CN117910402A - 模型设计方法、装置、设备及计算机可读存储介质 - Google Patents

模型设计方法、装置、设备及计算机可读存储介质 Download PDF

Info

Publication number
CN117910402A
CN117910402A CN202211263584.2A CN202211263584A CN117910402A CN 117910402 A CN117910402 A CN 117910402A CN 202211263584 A CN202211263584 A CN 202211263584A CN 117910402 A CN117910402 A CN 117910402A
Authority
CN
China
Prior art keywords
model
device model
design
simulation result
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211263584.2A
Other languages
English (en)
Inventor
王健
周国华
黎嘉勇
陈奎莅
周坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN202211263584.2A priority Critical patent/CN117910402A/zh
Priority to PCT/CN2023/086003 priority patent/WO2024077892A1/zh
Publication of CN117910402A publication Critical patent/CN117910402A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/373Design optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种模型设计方法、装置、设备及计算机可读存储介质,属于集成电路技术领域。该模型设计方法包括:基于预设的工艺库模型设计包含多种环形振荡器的器件模型,各环形振荡器的基本结构不同;基于器件模型进行仿真验证以得到模型仿真结果;若模型仿真结果符合预设标准,则基于器件模型进行流片以得到包括各环形振荡器的实际芯片;基于实际芯片进行硬件测试以得到硬件测试结果;基于硬件测试结果和模型仿真结果迭代优化器件模型。本申请实施例基于数字布局布线手段设计了包含多种环形振荡器的器件模型,将环形振荡器的模型仿真结果与实际流片测试结果进行对比分析,实现了器件模型的迭代优化,促进了模型仿真与实际生产制造的融合。

Description

模型设计方法、装置、设备及计算机可读存储介质
技术领域
本申请实施例涉及集成电路技术领域,尤其涉及模型设计方法、装置、设备及计算机可读存储介质。
背景技术
随着集成电路朝着更高密度、更小尺寸的方向发展,其对器件模型准确度以及工艺水平要求也越发严格。
目前,环形振荡器(RO,Ring Oscillator)经常被用于设计与工艺协同优化(Design Technology Co-Optimization,DTCO)研究,其结果可以应用于器件结构优化、电路设计裕度的收紧和S2S(Spice to Silicon,模型和测试数据)的校准,最终实现设计上的PPAC(Power Performance Area Cost,功耗、性能、面积和成本)收益。
现有的环形振荡器设计方案提供的器件模型中一般只包括了一种环形振荡器的设计方式,而随着先进工艺的导入,这种单一的器件模型往往不能全部覆盖设计使用要求;此外,这些方案的仿真结果与生产制造测试结果也存在一定误差,严重影响电路性能的提升。
发明内容
本申请实施例的主要目的在于提供一种模型设计方法、装置、设备及计算机可读存储介质,旨在促进模型仿真与实际生产制造相融合,最终实现覆盖面广、可制造性强、可靠性高、精度高的环形振荡器。
为实现上述目的,本申请实施例提供一种模型设计方法,所述方法包括:
基于预设的工艺库模型设计包含多种环形振荡器的器件模型,各所述环形振荡器的基本结构不同;
基于所述器件模型进行仿真验证以得到模型仿真结果;
若所述模型仿真结果符合预设标准,则基于所述器件模型进行流片以得到包括各所述环形振荡器的实际芯片;
基于所述实际芯片进行硬件测试以得到硬件测试结果;
基于所述硬件测试结果和所述模型仿真结果迭代优化所述器件模型。
此外,为实现上述目的,本申请实施例还提供一种模型设计装置,所述模型设计装置包括:
模型设计模块,设置为基于预设的工艺库模型设计包含多种环形振荡器的器件模型,各所述环形振荡器的基本结构不同;
仿真验证模块,设置为基于所述器件模型进行仿真验证以得到模型仿真结果;
试生产模块,设置为若所述模型仿真结果符合预设标准,则基于所述器件模型进行流片以得到包括各所述环形振荡器的实际芯片;
硬件测试模块,设置为基于所述实际芯片进行硬件测试以得到硬件测试结果;
迭代优化模块,设置为基于所述硬件测试结果和所述模型仿真结果迭代优化所述器件模型。
此外,为实现上述目的,本申请实施例还提供一种模型设计设备,所述模型设计设备包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述计算机程序被所述处理器执行时实现如上所述的模型设计方法。
此外,为实现上述目的,本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上所述的模型设计方法。
本申请实施例提出一种模型设计方法、装置、设备及计算机可读存储介质,在该模型设计方法中,基于预设的工艺库模型设计了包含多种环形振荡器的器件模型,各所述环形振荡器的基本结构不同,克服了现有技术中的器件模型不能全部覆盖设计使用要求的技术缺陷,显著地拓展了器件模型的适用场景,且该器件模型是通过数字PR(Place andRoute,布局与布线)手段进行的电路设计,电路布线由软件自动生成,使得设计电路能够更贴近数字设计环境,让测试芯片结果更贴近实际数字电路结果,加强了实验电路和数字电路的耦合;本申请实施例通过对所述器件模型进行仿真验证,并将环形振荡器的模型仿真结果与实际流片测试结果进行对比,通过分析对比结果,实现了器件模型的迭代优化,确保器件模型与生产制造结果趋于一致,促进了模型仿真与实际生产制造过程相融合,能够持续提升电路性能,最终实现覆盖面广、可制造性强、可靠性高、精度高的环形振荡器。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请实施例的一部分,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的一种模型设计方法的流程示意图;
图2为本申请一实施例提供的一种模型设计方法设计的不同结构的晶体管版图设计示意图;
图3为本申请一实施例提供的一种模型设计方法涉及的环形振荡器版图设计示意图;
图4为本申请一实施例提供的一种模型设计装置的结构示意图;
图5为本申请一实施例提供的一种模型设计设备的硬件结构示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请实施例。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请实施例的描述。
需要说明的是,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
还应当理解,在本申请实施例说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请实施例的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
在数字IC(Integrated Circuit Chip,集成电路芯片)设计中,先进工艺的设计裕度问题变得越来越突出。目前,环形振荡器(RO,Ring Oscillator)经常被用于设计与工艺协同优化研究,其结果可以应用于器件结构优化、电路设计裕度的收紧和S2S的校准,最终实现设计上的PPAC收益。现有的环形振荡器设计方案提供的器件模型中一般只包括了一种环形振荡器的设计方式,而随着先进工艺的导入,这种单一的器件模型往往不能全部覆盖设计使用要求;此外,这些方案的仿真结果与生产制造测试结果也存在一定误差,严重影响电路性能的提升。
基于此,本申请实施例提供了一种模型设计方法、装置、设备及计算机可读存储介质,基于预设的工艺库模型设计了包含多种环形振荡器的器件模型,各环形振荡器的基本结构不同,克服了现有技术中的器件模型不能全部覆盖设计使用要求的技术缺陷,显著地拓展了器件模型的适用场景,且该器件模型是通过数字布局与布线手段进行的电路设计,电路布线由软件自动生成,使得设计电路能够更贴近数字设计环境,让测试芯片结果更贴近实际数字电路结果,加强了实验电路和数字电路的耦合;本申请实施例通过对器件模型进行仿真验证,并将环形振荡器的模型仿真结果与实际流片测试结果进行对比,通过分析对比结果,实现了器件模型的迭代优化,确保器件模型与生产制造结果趋于一致,促进了模型仿真与实际生产制造过程相融合,能够持续提升电路性能,最终实现覆盖面广、可制造性强、可靠性高、精度高的环形振荡器。
本申请实施例提供的模型设计方法、装置、设备及计算机可读存储介质,具体通过如下实施例进行说明,首先描述本申请实施例中的模型设计方法。
参照图1,图1为本申请一实施例提供的一种模型设计方法的流程示意图,该模型设计方法可以应用于模型设计设备,如图1所示,本实施例提供的模型设计方法包括步骤S10至S50。
步骤S10,基于预设的工艺库模型设计包含多种环形振荡器的器件模型,各环形振荡器的基本结构不同;
需要说明的是,预设的工艺库模型来自于工艺厂,本实施例在进行环形振荡器的电路仿真设计之前,需要先导入由工艺厂提供的工艺库模型,并基于该工艺库模型根据环形振荡器中门电路种类、以及输入通路的不同将环形振荡器设计为多种基本结构,每一基本结构的环形振荡器由奇数级(例如201级)的反相逻辑门组成,其中,反相逻辑门可以是NAND与非门、INV求逆矩阵或NOR或非门;本实施例中,通过数字PR手段实现器件模型中各环形振荡器的电路结构设计,通过寄存器和选择器实现具体链路的选择,从而满足不同使用需求;通过调换输入端口的方式,实现不同Type(类型)链路的设计,进一步基于先进制程的要求,分别考虑FIN(鳍状物)、NF(FingerNumber,栅指数量)、POWER(电力,功率,性能)等因素对环形振荡器的影响,确保设计覆盖常见标准单元;采用相邻布局、整体镜像和S型排布等方式实现版图,达到节省器件空间和减小电源布线的目的,实现PPAC收益最大化。
步骤S20,基于器件模型进行仿真验证以得到模型仿真结果;
应理解的是,在完成器件模型的构建之后,本实施例会对该器件模型进行验证和后仿真,根据验证和后仿真结果确认该器件模型是否符合设计要求。
步骤S30,若模型仿真结果符合预设标准,则基于器件模型进行流片以得到包括各环形振荡器的实际芯片;
需要说明的是,预设标准可以是工艺厂给定的设计标准,也可以是在设计者在给定的设计标准的基础上进行调整后得到的设计要求,在器件模型中的各个环形振荡器的版图都符合设计要求的情况下,就可以将设计生成的GDSII(一个数据库文件格式,用于集成电路版图的数据转换)交由工艺厂进行流片,并获取工艺厂基于GDSII流片得到的芯片,该芯片中包括器件模型中的多路环形振荡器。
此外,应理解的是,若模型仿真结果不符合预设标准,则无需进行后续的流片步骤,而需要基于模型仿真结果重新进行器件模型的电路和版图设计。
步骤S40,基于实际芯片进行硬件测试以得到硬件测试结果;
本实施例中,通过外接电源给芯片中的某一路RO(Ring Oscillator,环形振荡器)上电,且电源的参数设置为器件模型中相应的环形振荡器的设计值,通过芯片的输出端口读取输出数据(例如输出电流、频率或相位噪声等),然后更换其他路RO进行相同的操作,直至测试完芯片中的所有RO,即可将从芯片的输出端口读取到的所有测试数据作为硬件测试结果。
步骤S50,基于硬件测试结果和模型仿真结果迭代优化器件模型。
本实施例中,通过对比模型仿真结果和实物芯片关键测试点的测试结果,并进行数据分析,当模型仿真结果与实际测试结果误差大于阈值时,通过调整模型参数对器件模型改进,直到模型仿真结果与实际测试误差小于设定值,此时认为所设计的环形振荡器模型在实际先进工艺下达到预期目标,能够应用于实际生产。通过反复分析模型仿真结果与实际测试结果的方式,实现器件模型的迭代和优化,从而促进模型仿真与实际制造相一致,促进设计性能及良率提升。
振荡器是作为时钟产生电路的核心模块,其自身性能很大程度的影响了整个时钟产生电路的性能。CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)振荡器的实现结构往往集中在LC(电感L、电容C)振荡器和环形振荡器两种,而环形振荡器主要由若干个延迟单元级联组成,当某一单元的输出信号经过整个环路并回到该单元的输入时,信号翻转,使得电路产生了周期性的振荡信号,由于环形振荡器没有高品质的滤波器,因此相位噪声受PVT(process,voltage,temperature,工艺,电压,温度)的影响十分大。本实施例基于环形振荡器的这一特点,仿真并流片出基于TSMC(台积电,台湾积体电路制造股份有限公司)先进制程的由奇数级(例如201个,也可以根据电路的实际需要改为其他奇数值)反相门电路构成不同种类的环形振荡器,并用于工艺库模型的校验。
本实施例提出一种模型设计方法,基于预设的工艺库模型设计了包含多种环形振荡器的器件模型,各环形振荡器的基本结构不同,克服了现有技术中的器件模型不能全部覆盖设计使用要求的技术缺陷,显著地拓展了器件模型的适用场景,且该器件模型是通过数字布局与布线手段进行的电路设计,电路布线由软件自动生成,使得设计电路能够更贴近数字设计环境,让测试芯片结果更贴近实际数字电路结果,加强了实验电路和数字电路的耦合;本申请实施例通过对器件模型进行仿真验证,并将环形振荡器的模型仿真结果与实际流片测试结果进行对比,通过分析对比结果,实现了器件模型的迭代优化,确保器件模型与生产制造结果趋于一致,促进了模型仿真与实际生产制造过程相融合,能够持续提升电路性能,最终实现覆盖面广、可制造性强、可靠性高、精度高的环形振荡器。
在一些可行的实施例中,步骤S10中基于预设的工艺库模型设计包含多种环形振荡器的器件模型的步骤可以包括但不限于以下步骤:
步骤S11,基于预设的工艺库模型设计多种环形振荡器,各环形振荡器的基本结构不同;
步骤S12,基于各环形振荡器分别进行拓展以得到多种设计方式;
步骤S13,基于各设计方式例化多个待验证单元,各待验证单元对应一种环形振荡器;
步骤S14,基于各待验证单元生成包含多种环形振荡器的器件模型。
在一些可行的实施例中,各环形振荡器包括多种元器件,步骤S12可以包括但不限于以下步骤:
步骤S121,改变各元器件的类型和数量,并将改变后的各元器件重新组合,以得到覆盖预设标准单元库的多种设计方式。
本实施例中,根据门电路类型(非门、与非门1、与非门2、或非门1、或非门2)和先进制程下FinFET(Fin Field-Effect Transistor,鳍式场效应晶体管)结构里Finger的数量、MOS管Vt(Threshold Voltage,阈值电压)大小将环形振荡器分为若干种,这些振荡器单元几乎能覆盖常见的标准单元类型;各环形振荡器的基本结构可以包括但不限于分别使用NAND+INV、NAND、以及INV+NOR进行环形振荡器链路的设计,考虑NAND和NOR在实际工艺中的不对称性,通过调换输入端口的方式实现不同场景的覆盖,因此共设计多种基本结构(Type)的环形振荡器链路;除了单栅极结构的晶体管外,本实施例还引入多栅指结构,台积电先进制程可以根据需求定制栅极和鳍片(FIN)数量,本实施例引入多栅指结构以模拟不同栅数量下的仿真情况,多栅指结构器件通过增加栅极的个数来增强控制电流的能力,参照图2,图2分别示出了FIN=2与NF=1、2、4的三种不同结构的晶体管版图,Metal即金属材料,Poly即多晶硅材料,G、D、S分别对应栅极、漏极、源极;本实施例将阈值电压Vt设计成ULVT(Ultra-LowVoltageThreshold,超低阈值电压)、SVT(Standard Value Threshold,标准值阈值)、LVT(LowVoltageThreshold,低阈值)、ELVT(Extra-LowVoltageThreshold,超低阈值电压)、LVTLL、ULVTLL 等多种类型,因此共有复数种环形振荡器;将每一个振荡器例化为一个模块(即待验证单元),例如将每个RO单独例化为一个Cell(单元)并命名,在FIN等于2的情况下,定义RO_FIN2_NFx_TYPEy_VTz为RO名称,其中x,y,z需替换为实际使用器件Finger Number,电路类型,Vt类型。Cell的输入pin定义为IN_FIN2_NFx_TYPEy_VTz,其中x,y,z需替换为实际使用器件Finger Number,电路类型,Vt类型。各链路中,Cell的输入信号分别为A1和A2。ZN_FIN2_NFx_TYPEy_VTz为输出pin定义,其中x,y,z需替换为实际使用器件Finger Number,电路类型,Vt类型;通过对Type、Fin、NF、Vt的组合,共构成多种设计方式,从而覆盖后端设置中的常见标准单元。需要注意的是,在本实施例提供的多种设计方式的基础上,通过调整链路种类、逻辑门个数、Fin、NF以及Vt以实现环形振荡器优化的技术方案均应该包含在本实施例的保护范围之内。
在一些可行的实施例中,步骤S14可以包括但不限于以下步骤:
基于各待验证单元进行版图设计以得到多种环形振荡器版图;
基于各环形振荡器版图生成包含多种环形振荡器的器件模型。
本实施例中,对完成链路设计的环形振荡器进行版图设计,参照图3,每个RO的排布方式可以如图3所示。其中,逻辑门以S型排布,从而确保版图设计上的宽长比合理性。示例性地,在200个逻辑门排布时,第一排横向放置50个逻辑门,第二排采用镜像的方式放置50个逻辑门,随后将上述100个逻辑门进行镜像,得到最终的排布方式,此时起点和终点位于同一侧(如图3所示的版图设计,起点在第一排右侧,终点在第四排右侧),形成一个环,达到节省器件空间和减小电源布线的目的。版图设计过程中,保持纵向AA(Active area,有源区面积)space与Device AA space一致,进一步减小后续器件空间使用,实现PPAC收益最大化。此外,其他RO同样以上述方式进行布局,并以纵向或者横向进行整个器件模型的版图排布。
在一些可行的实施例中,步骤S20可以包括但不限于以下步骤:
步骤S201,对各待验证单元进行仿真验证以得到模型仿真结果。
应理解的是,在进行仿真验证时,需要对器件模型中的每一个Cell中的环形振荡器进行仿真测试并读取各环形振荡器的输出数据,将器件模型中所有的待验证单元的测试数据作为模型仿真结果。
在一些可行的实施例中,步骤S50可以包括但不限于以下步骤:
步骤S501,若硬件测试结果和模型仿真结果之间的误差大于预设阈值,则调整模型参数对器件模型进行改进,并基于改进后的器件模型返回执行基于器件模型进行仿真验证以得到模型仿真结果的步骤,直至新的硬件测试结果和模型仿真结果之间的误差小于预设阈值。
应理解的是,预设阈值可以由工艺厂指定或设计者适当调整,当模型仿真结果与实际测试结果误差大于预设阈值时,通过调整模型参数对器件模型改进,直到模型仿真结果与实际测试误差小于设定值,此时认为所设计的环形振荡器模型在实际先进工艺下达到预期目标,能够应用于实际生产,本实施例通过反复分析模型仿真结果与实际测试结果的方式,可以实现器件模型优化的迭代,从而促进模型仿真与实际制造相一致,促进设计性能及良率提升。
在一些可行的实施例中,步骤S50之后,模型设计方法还可以包括但不限于以下步骤:
步骤A,若硬件测试结果和模型仿真结果之间的误差小于预设阈值,则将器件模型设定为量产模型。
应理解的是,若模型仿真结果与实际测试误差小于设定值,则认为所设计的环形振荡器模型在实际先进工艺下达到预期目标,能够应用于实际生产。
此外,本申请实施例还提供一种模型设计装置,参照图4,图4为本申请一实施例提供的一种模型设计装置的结构示意图,如图4所示,本实施例中,模型设计装置包括:模型设计模块100、仿真验证模块200、试生产模块300、硬件测试模块400和迭代优化模块500。
模型设计模块100,设置为基于预设的工艺库模型设计包含多种环形振荡器的器件模型,各环形振荡器的基本结构不同;
仿真验证模块200,设置为基于器件模型进行仿真验证以得到模型仿真结果;
试生产模块300,设置为若模型仿真结果符合预设标准,则基于器件模型进行流片以得到包括各环形振荡器的实际芯片;
硬件测试模块400,设置为基于实际芯片进行硬件测试以得到硬件测试结果;
迭代优化模块500,设置为基于硬件测试结果和模型仿真结果迭代优化器件模型。
本实施例提出一种模型设计装置,基于预设的工艺库模型设计了包含多种环形振荡器的器件模型,各环形振荡器的基本结构不同,克服了现有技术中的器件模型不能全部覆盖设计使用要求的技术缺陷,显著地拓展了器件模型的适用场景,且该器件模型是通过数字布局与布线手段进行的电路设计,电路布线由软件自动生成,使得设计电路能够更贴近数字设计环境,让测试芯片结果更贴近实际数字电路结果,加强了实验电路和数字电路的耦合;本申请实施例通过对器件模型进行仿真验证,并将环形振荡器的模型仿真结果与实际流片测试结果进行对比,通过分析对比结果,实现了器件模型的迭代优化,确保器件模型与生产制造结果趋于一致,促进了模型仿真与实际生产制造过程相融合,能够持续提升电路性能,最终实现覆盖面广、可制造性强、可靠性高、精度高的环形振荡器。
本实施例提供的模型设计装置与上述实施例提供的模型设计方法属于同一发明构思,未在本实施例中详尽描述的技术细节可参见上述任意实施例,并且本实施例具备与执行模型设计方法相同的有益效果。
以上所描述的装置实施例仅仅是示意性的,其中作为分离部件说明的单元可以是或者也可以不是物理上分开的,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
此外,本申请实施例还提供一种模型设计设备,上述应用于模型设计设备的模型设计方法可以由模型设计装置执行,该模型设计装置可以通过软件和/或硬件的方式实现,并集成在模型设计设备中。模型设计设备可以为手机、笔记本、平板电脑等可与网络侧通信的移动设备。
参照图5,图5为本申请一实施例提供的一种模型设计设备的硬件结构示意图。如图5所示,模型设计设备可以包括:处理器1001,例如中央处理器(Central ProcessingUnit,CPU),通信总线1002、用户接口1003,网络接口1004,存储器1005。其中,通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard),可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如无线保真(WIreless-FIdelity,WI-FI)接口)。存储器1005可以是高速的随机存取存储器(Random Access Memory,RAM),也可以是稳定的非易失性存储器(Non-Volatile Memory,NVM),例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储设备。
本领域技术人员可以理解,图5中示出的结构并不构成对模型设计设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。如图5所示,作为一种存储介质的存储器1005中可以包括操作系统、数据存储模块、网络通信模块、用户接口模块以及计算机程序。
在图5所示的模型设计设备中,网络接口1004主要用于与其他设备进行数据通信;用户接口1003主要用于与用户进行数据交互;本实施例中的处理器1001、存储器1005可以设置在模型设计设备中,模型设计设备通过处理器1001调用存储器1005中存储的计算机程序,并执行上述任一实施例提供的应用于模型设计设备的模型设计方法。
本实施例提出的模型设计设备与上述实施例提出的应用于模型设计设备的模型设计方法属于同一发明构思,未在本实施例中详尽描述的技术细节可参见上述任意实施例,并且本实施例具备与执行模型设计方法相同的有益效果。
此外,本申请实施例还提供一种计算机可读存储介质,该计算机可读存储介质可以为非易失性计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,该计算机程序被处理器执行时实现上述任一实施例提供的模型设计方法。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
以上是对本申请实施例的较佳实施进行了具体说明,但本申请实施例并不局限于上述实施方式,熟悉本领域的技术人员在不违背本申请实施例精神的前提下还可作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请实施例权利要求所限定的范围内。

Claims (10)

1.一种模型设计方法,其特征在于,包括:
基于预设的工艺库模型设计包含多种环形振荡器的器件模型,各所述环形振荡器的基本结构不同;
基于所述器件模型进行仿真验证以得到模型仿真结果;
若所述模型仿真结果符合预设标准,则基于所述器件模型进行流片以得到包括各所述环形振荡器的实际芯片;
基于所述实际芯片进行硬件测试以得到硬件测试结果;
基于所述硬件测试结果和所述模型仿真结果迭代优化所述器件模型。
2.如权利要求1所述的模型设计方法,其特征在于,所述基于预设的工艺库模型设计包含多种环形振荡器的器件模型的步骤,包括:
基于预设的工艺库模型设计多种环形振荡器,各所述环形振荡器的基本结构不同;
基于各所述环形振荡器分别进行拓展以得到多种设计方式;
基于各所述设计方式例化多个待验证单元,各所述待验证单元对应一种环形振荡器;
基于各所述待验证单元生成包含多种环形振荡器的器件模型。
3.如权利要求2所述的模型设计方法,其特征在于,各所述环形振荡器包括多种元器件,所述基于各所述环形振荡器分别进行拓展以得到多种设计方式的步骤,包括:
改变各所述元器件的类型和数量,并将改变后的各所述元器件重新组合,以得到覆盖预设标准单元库的多种设计方式。
4.如权利要求2所述的模型设计方法,其特征在于,所述基于所述器件模型进行仿真验证以得到模型仿真结果的步骤,包括:
对各所述待验证单元进行仿真验证以得到模型仿真结果。
5.如权利要求2所述的模型设计方法,其特征在于,所述基于各所述待验证单元生成包含多种环形振荡器的器件模型的步骤,包括:
基于各所述待验证单元进行版图设计以得到多种环形振荡器版图;
基于各所述环形振荡器版图生成包含多种环形振荡器的器件模型。
6.如权利要求1至5中任一项所述的模型设计方法,其特征在于,所述基于所述硬件测试结果和所述模型仿真结果迭代优化所述器件模型的步骤,包括:
若所述硬件测试结果和所述模型仿真结果之间的误差大于预设阈值,则调整模型参数对所述器件模型进行改进,并基于改进后的器件模型返回执行所述基于所述器件模型进行仿真验证以得到模型仿真结果的步骤,直至新的硬件测试结果和模型仿真结果之间的误差小于所述预设阈值。
7.如权利要求6所述的模型设计方法,其特征在于,所述基于所述硬件测试结果和所述模型仿真结果迭代优化所述器件模型的步骤之后,所述模型设计方法还包括:
若所述硬件测试结果和所述模型仿真结果之间的误差小于预设阈值,则将所述器件模型设定为量产模型。
8.一种模型设计装置,其特征在于,包括:
模型设计模块,设置为基于预设的工艺库模型设计包含多种环形振荡器的器件模型,各所述环形振荡器的基本结构不同;
仿真验证模块,设置为基于所述器件模型进行仿真验证以得到模型仿真结果;
试生产模块,设置为若所述模型仿真结果符合预设标准,则基于所述器件模型进行流片以得到包括各所述环形振荡器的实际芯片;
硬件测试模块,设置为基于所述实际芯片进行硬件测试以得到硬件测试结果;
迭代优化模块,设置为基于所述硬件测试结果和所述模型仿真结果迭代优化所述器件模型。
9.一种模型设计设备,其特征在于,所述模型设计设备包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述计算机程序被所述处理器执行时实现如权利要求1至7中任一项所述的模型设计方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述的模型设计方法。
CN202211263584.2A 2022-10-11 2022-10-11 模型设计方法、装置、设备及计算机可读存储介质 Pending CN117910402A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211263584.2A CN117910402A (zh) 2022-10-11 2022-10-11 模型设计方法、装置、设备及计算机可读存储介质
PCT/CN2023/086003 WO2024077892A1 (zh) 2022-10-11 2023-04-03 模型设计方法、装置、设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211263584.2A CN117910402A (zh) 2022-10-11 2022-10-11 模型设计方法、装置、设备及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN117910402A true CN117910402A (zh) 2024-04-19

Family

ID=90668639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211263584.2A Pending CN117910402A (zh) 2022-10-11 2022-10-11 模型设计方法、装置、设备及计算机可读存储介质

Country Status (2)

Country Link
CN (1) CN117910402A (zh)
WO (1) WO2024077892A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118643677A (zh) * 2024-08-13 2024-09-13 杭州广立微电子股份有限公司 芯片表面形态仿真方法、装置及计算机可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161487B (zh) * 2015-08-20 2018-10-16 上海华力微电子有限公司 一种互连寄生电阻电容校准结构
CN111027270B (zh) * 2019-11-26 2023-05-16 西安电子科技大学 一种用于集成电路设计流程可信设计的方法及电路
US11126769B2 (en) * 2020-02-04 2021-09-21 Applied Materials, Inc. Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing
CN112232007B (zh) * 2020-10-14 2022-12-09 西安交通大学 一种电子学系统总剂量效应的系统级仿真方法
CN115147094B (zh) * 2022-09-01 2022-12-27 中国电子科技集团公司信息科学研究院 异构集成微系统工艺库开发平台的开发方法及建设方法

Also Published As

Publication number Publication date
WO2024077892A1 (zh) 2024-04-18

Similar Documents

Publication Publication Date Title
KR101904417B1 (ko) 반도체 집적 회로 및 그 설계 방법
EP1168205B1 (en) Automatic circuit generation apparatus and method, and computer program product for executing the method
US20210406439A1 (en) Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level
US20060253823A1 (en) Semiconductor integrated circuit and method for designing same
US20080104552A1 (en) Power consumption optimizing method for semiconductor integrated circuit and semiconductor designing apparatus
KR20170122039A (ko) 집적 회로 및 집적 회로의 설계 방법
US12073167B2 (en) Analog cells utilizing complementary mosfet pairs
US7831945B2 (en) Manufacturing a clock distribution network in an integrated circuit
US20110320989A1 (en) Minimal leakage-power standard cell library
WO2024077892A1 (zh) 模型设计方法、装置、设备及计算机可读存储介质
TWI229921B (en) Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same
US7904847B2 (en) CMOS circuit leakage current calculator
US20120030642A1 (en) Hyper-concurrent multi-scenario optimization
US20230325574A1 (en) Method for Automated Standard Cell Design
KR20220161478A (ko) 자동화된 표준 셀 설계를 위한 방법
JP2002215705A (ja) 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体
US8418116B2 (en) Zone-based optimization framework for performing timing and design rule optimization
US7624361B2 (en) Method and device for designing semiconductor integrated circuit
US20230267259A1 (en) System and method employing power-optimized timing closure
US8707241B2 (en) Performing scenario reduction using a dominance relation on a set of corners
US8621412B1 (en) Micro-regions for auto place and route optimization
US11532352B2 (en) Enhanced read sensing margin for SRAM cell arrays
CN116569336A (zh) 聚比特单元
US11398271B2 (en) Memory device having a comparator circuit
US11481535B2 (en) Numerical information generation apparatus, numerical information generation method, and program

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Country or region after: China

Address after: 518000, 2nd Floor, ZTE Industrial Park, No. 2 Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, China

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518000 Zhongxing Industrial Park, Liuxian Avenue, Xili Street, Nanshan District, Shenzhen, Guangdong

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information