JP2002215705A - 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 - Google Patents
回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体Info
- Publication number
- JP2002215705A JP2002215705A JP2001014340A JP2001014340A JP2002215705A JP 2002215705 A JP2002215705 A JP 2002215705A JP 2001014340 A JP2001014340 A JP 2001014340A JP 2001014340 A JP2001014340 A JP 2001014340A JP 2002215705 A JP2002215705 A JP 2002215705A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- database
- information
- leak current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リーク電流を十分に削減するとができる回路
を容易に生成する。 【解決手段】 生成しようとする回路のネットリストや
セルライブラリの回路を生成する情報が入力され、回路
接続情報とリーク電流データの内部データベース（１
５）を生成して登録する入力読み込み／内部データベー
ス生成処理部（１１）と、テストベクタに基づいて回路
のスタンバイ時と動作時の各ノードを解析し、各ノード
が各状態にある確率を求めるノード状態解析部（１２）
と、セルライブラリと解析結果が入力され、回路に対称
となる入力信号がある場合には、それらを入れ替えて、
リーク電流が最小となる組み合わてを求めるリーク電流
見積／入れ替え処理部（１３）と、入れ替え結果にした
がって入力信号を入れ替えた回路のネットリストを出力
するネットリスト出力処理部（１４）を備える。求めた
リーク電流はレポートとして出力される。
を容易に生成する。 【解決手段】 生成しようとする回路のネットリストや
セルライブラリの回路を生成する情報が入力され、回路
接続情報とリーク電流データの内部データベース（１
５）を生成して登録する入力読み込み／内部データベー
ス生成処理部（１１）と、テストベクタに基づいて回路
のスタンバイ時と動作時の各ノードを解析し、各ノード
が各状態にある確率を求めるノード状態解析部（１２）
と、セルライブラリと解析結果が入力され、回路に対称
となる入力信号がある場合には、それらを入れ替えて、
リーク電流が最小となる組み合わてを求めるリーク電流
見積／入れ替え処理部（１３）と、入れ替え結果にした
がって入力信号を入れ替えた回路のネットリストを出力
するネットリスト出力処理部（１４）を備える。求めた
リーク電流はレポートとして出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、入力状態を考慮す
ることによって、リーク電流を削減した回路を自動生成
する回路自動生成装置、回路自動生成方法及び回路自動
生成プログラムを記録した記録媒体に関する。
ることによって、リーク電流を削減した回路を自動生成
する回路自動生成装置、回路自動生成方法及び回路自動
生成プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】近年のＬＳＩの微細化と低電圧化に伴
い、トランジスタのしきい値（Ｖｔｈ）は低下の一途を
たどっている。この低しきい値化によって、トランジス
タのサブスレッショルド・リーク電流が増大する。この
リーク電流は、回路が停止しているスタンバイ時、及び
動作しているアクティブ時のいずれの状態においても流
れる。したがって、このようなトランジスタを用いた携
帯電話や携帯端末などの機器では、バッテリ寿命を短く
する要因として大きな問題となっていた。
い、トランジスタのしきい値（Ｖｔｈ）は低下の一途を
たどっている。この低しきい値化によって、トランジス
タのサブスレッショルド・リーク電流が増大する。この
リーク電流は、回路が停止しているスタンバイ時、及び
動作しているアクティブ時のいずれの状態においても流
れる。したがって、このようなトランジスタを用いた携
帯電話や携帯端末などの機器では、バッテリ寿命を短く
する要因として大きな問題となっていた。
【０００３】従来、リーク電流を削減する手法として
は、Dual Vth技術が提案されている。このDual Vth技術
では、同一論理回路中において、低Ｖthのトランジスタ
で構成されるセル（低Ｖthセル）と、高Ｖthのトランジ
スタで構成されるセル（高Ｖthセル）の両方を使用して
いる。すなわち、タイミングに余裕があるパス上では、
低速の高Ｖthセルを使用することによってリーク電流を
低減し、タイミングが厳しいパス上では、高速の低Ｖth
セルを使用することによってタイミング制約を満たして
いた。
は、Dual Vth技術が提案されている。このDual Vth技術
では、同一論理回路中において、低Ｖthのトランジスタ
で構成されるセル（低Ｖthセル）と、高Ｖthのトランジ
スタで構成されるセル（高Ｖthセル）の両方を使用して
いる。すなわち、タイミングに余裕があるパス上では、
低速の高Ｖthセルを使用することによってリーク電流を
低減し、タイミングが厳しいパス上では、高速の低Ｖth
セルを使用することによってタイミング制約を満たして
いた。
【０００４】このような回路を生成する方法としては、 （１）論理回路全体を低Ｖthセルで生成しておき、タイ
ミングに余裕のあるパス上のセルを、タイミングが許す
限り高Ｖthセルに置換する手法 （２）論理回路全体を高Ｖthセルで生成しておき、タイ
ミング違反のあるパス上のセルをタイミング制約を満た
すまで、低Ｖthセルに置換する手法 があった。
ミングに余裕のあるパス上のセルを、タイミングが許す
限り高Ｖthセルに置換する手法 （２）論理回路全体を高Ｖthセルで生成しておき、タイ
ミング違反のあるパス上のセルをタイミング制約を満た
すまで、低Ｖthセルに置換する手法 があった。
【０００５】一方、回路のリーク電流は、入力信号の組
み合わせによって異なるという特徴がある。例えば図６
に示すような、ＣＭＯＳ構成の２入力ＮＡＮＤ回路にお
いて、リーク電流は、図７に示すように、信号（Ａ，
Ｂ）＝（０，０）のとき、リーク電流は直列接続された
オフ状態の２つのＮＭＯＳ（ＮチャネルのＭＯＳトラン
ジスタ）Ｎ１、Ｎ２を流れるために、比較的小さい。
（Ａ，Ｂ）＝（０，０）のとき、リーク電流は、並列接
続されたオフ状態の２つのＰＭＯＳ（ＰチャネルのＭＯ
Ｓトランジスタ）Ｐ１、Ｐ２を流れるため、比較的大き
くなる。（Ａ，Ｂ）＝（０，１）と（Ａ，Ｂ）＝（１，
０）のときは、ともに１つのオフ状態のＮＭＯＳを流れ
る。ところが、前者は、下側のＮＭＯＳＮ２のドレイン
電位が、上側のＮＭＯＳＮ１のしきい値電圧だけ降下し
てしまう。これにより、下側のＮＭＯＳＮ２のソース・
ドレイン電圧が小さくなり、その分リーク電流も小さく
なる。一方、後者の場合には、下側のＮＭＯＳＮ２には
電流が流れず、上側のＮＭＯＳＮ１のソース電位は
“０”となる。したがって、上側のＮＭＯＳＮ１のソー
ス・ドレイン電圧は電源電圧Ｖｄｄとなるので、前者の
場合に比べて、リーク電流が大きくなる。
み合わせによって異なるという特徴がある。例えば図６
に示すような、ＣＭＯＳ構成の２入力ＮＡＮＤ回路にお
いて、リーク電流は、図７に示すように、信号（Ａ，
Ｂ）＝（０，０）のとき、リーク電流は直列接続された
オフ状態の２つのＮＭＯＳ（ＮチャネルのＭＯＳトラン
ジスタ）Ｎ１、Ｎ２を流れるために、比較的小さい。
（Ａ，Ｂ）＝（０，０）のとき、リーク電流は、並列接
続されたオフ状態の２つのＰＭＯＳ（ＰチャネルのＭＯ
Ｓトランジスタ）Ｐ１、Ｐ２を流れるため、比較的大き
くなる。（Ａ，Ｂ）＝（０，１）と（Ａ，Ｂ）＝（１，
０）のときは、ともに１つのオフ状態のＮＭＯＳを流れ
る。ところが、前者は、下側のＮＭＯＳＮ２のドレイン
電位が、上側のＮＭＯＳＮ１のしきい値電圧だけ降下し
てしまう。これにより、下側のＮＭＯＳＮ２のソース・
ドレイン電圧が小さくなり、その分リーク電流も小さく
なる。一方、後者の場合には、下側のＮＭＯＳＮ２には
電流が流れず、上側のＮＭＯＳＮ１のソース電位は
“０”となる。したがって、上側のＮＭＯＳＮ１のソー
ス・ドレイン電圧は電源電圧Ｖｄｄとなるので、前者の
場合に比べて、リーク電流が大きくなる。
【０００６】このように、回路のリーク電流は、入力状
態に依存するにもかかわらず、上述したリーク電流の削
減手法を採用した従来の回路自動生成方法では、回路の
入力状態が考慮されていなかった。
態に依存するにもかかわらず、上述したリーク電流の削
減手法を採用した従来の回路自動生成方法では、回路の
入力状態が考慮されていなかった。
【０００７】
【発明が解決しようとする課題】以上説明したように、
リーク電流を削減する従来の回路自動生成手法にあって
は、回路のリーク電流が入力状態に依存するにもかかわ
らず、この要件を考慮しておらず、リーク電流を十分に
削減することができないといった不具合を招いていた。
リーク電流を削減する従来の回路自動生成手法にあって
は、回路のリーク電流が入力状態に依存するにもかかわ
らず、この要件を考慮しておらず、リーク電流を十分に
削減することができないといった不具合を招いていた。
【０００８】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的は、リーク電流を十分に削減す
るとができる回路を容易に生成する回路自動生成装置、
回路自動生成方法及び回路自動生成プログラムを記録し
た記録媒体を提供することにある。
たものであり、その目的は、リーク電流を十分に削減す
るとができる回路を容易に生成する回路自動生成装置、
回路自動生成方法及び回路自動生成プログラムを記録し
た記録媒体を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、課題を解決する第１の手段は、回路を生成するため
に必要な回路生成情報を入力し、入力した回路生成情報
を解釈し、回路接続情報とリーク電流データを得て、得
られた回路接続情報ならびにリーク電流データをデータ
ベースに登録する生成処理部と、回路をテスト動作させ
る入力となるテストベクタを入力し、入力したテストベ
クタにしたがって回路を動作させて前記データベースに
登録された情報を参照し、回路の各ノードの状態、その
状態にある確率を求め、求めた解析結果をデータベース
に格納する解析部と、前記回路生成情報ならびに前記解
析部で解析されて前記データベースに格納された前記解
析結果を入力し、回路のリーク電流を算出し、回路に対
称な入力がある場合にはそれらの入力を入れ替えた時の
リーク電流を算出し、リーク電流が最小なるように対称
となる入力が入れ替えられ、入力が入れ替えられた回路
を前記データベースに登録する見積入替処理部と、前記
見積入替処理部により入力が入れ替えられた回路のネッ
トリストを出力する出力部とを有することを特徴とす
る。
に、課題を解決する第１の手段は、回路を生成するため
に必要な回路生成情報を入力し、入力した回路生成情報
を解釈し、回路接続情報とリーク電流データを得て、得
られた回路接続情報ならびにリーク電流データをデータ
ベースに登録する生成処理部と、回路をテスト動作させ
る入力となるテストベクタを入力し、入力したテストベ
クタにしたがって回路を動作させて前記データベースに
登録された情報を参照し、回路の各ノードの状態、その
状態にある確率を求め、求めた解析結果をデータベース
に格納する解析部と、前記回路生成情報ならびに前記解
析部で解析されて前記データベースに格納された前記解
析結果を入力し、回路のリーク電流を算出し、回路に対
称な入力がある場合にはそれらの入力を入れ替えた時の
リーク電流を算出し、リーク電流が最小なるように対称
となる入力が入れ替えられ、入力が入れ替えられた回路
を前記データベースに登録する見積入替処理部と、前記
見積入替処理部により入力が入れ替えられた回路のネッ
トリストを出力する出力部とを有することを特徴とす
る。
【００１０】第２の手段は、回路を生成するために必要
な回路生成情報を入力し、入力した回路生成情報を解釈
し、回路接続情報とリーク電流データを得て、得られた
回路接続情報ならびにリーク電流データをデータベース
に登録する第１のステップと、回路をテスト動作させる
入力となるテストベクタを入力し、入力したテストベク
タにしたがって回路を動作させて前記データベースに登
録された情報を参照し、回路の各ノードの状態、その状
態にある確率を求め、求めた解析結果をデータベースに
格納する第２のステップと、前記回路生成情報ならびに
前記第２のステップで解析されて前記データベースに格
納された前記解析結果を入力し、回路のリーク電流を算
出し、回路に対称な入力がある場合にはそれらの入力を
入れ替えた時のリーク電流を算出し、リーク電流が最小
なるように対称となる入力が入れ替えられ、入力が入れ
替えられた回路を前記データベースに登録する第３のス
テップと、前記第３のステップで入力が入れ替えられた
回路のネットリストを出力する４のステップとを有する
ことを特徴とする。
な回路生成情報を入力し、入力した回路生成情報を解釈
し、回路接続情報とリーク電流データを得て、得られた
回路接続情報ならびにリーク電流データをデータベース
に登録する第１のステップと、回路をテスト動作させる
入力となるテストベクタを入力し、入力したテストベク
タにしたがって回路を動作させて前記データベースに登
録された情報を参照し、回路の各ノードの状態、その状
態にある確率を求め、求めた解析結果をデータベースに
格納する第２のステップと、前記回路生成情報ならびに
前記第２のステップで解析されて前記データベースに格
納された前記解析結果を入力し、回路のリーク電流を算
出し、回路に対称な入力がある場合にはそれらの入力を
入れ替えた時のリーク電流を算出し、リーク電流が最小
なるように対称となる入力が入れ替えられ、入力が入れ
替えられた回路を前記データベースに登録する第３のス
テップと、前記第３のステップで入力が入れ替えられた
回路のネットリストを出力する４のステップとを有する
ことを特徴とする。
【００１１】第３の手段は、回路を生成するために必要
な回路生成情報を入力し、入力した回路生成情報を解釈
し、回路接続情報とリーク電流データを得て、得られた
回路接続情報ならびにリーク電流データをデータベース
に登録する第１のステップと、回路をテスト動作させる
入力となるテストベクタを入力し、入力したテストベク
タにしたがって回路を動作させて前記データベースに登
録された情報を参照し、回路の各ノードの状態、その状
態にある確率を求め、求めた解析結果をデータベースに
格納する第２のステップと、前記回路生成情報ならびに
前記第２のステップで解析されて前記データベースに格
納された前記解析結果を入力し、回路のリーク電流を算
出し、回路に対称な入力がある場合にはそれらの入力を
入れ替えた時のリーク電流を算出し、リーク電流が最小
なるように対称となる入力が入れ替えられ、入力が入れ
替えられた回路を前記データベースに登録する第３のス
テップと、前記第３のステップで入力が入れ替えられた
回路のネットリストを出力する４のステップとを実行さ
せるためのプログラムでコンピュータ読み取り可能なこ
とを特徴とする。
な回路生成情報を入力し、入力した回路生成情報を解釈
し、回路接続情報とリーク電流データを得て、得られた
回路接続情報ならびにリーク電流データをデータベース
に登録する第１のステップと、回路をテスト動作させる
入力となるテストベクタを入力し、入力したテストベク
タにしたがって回路を動作させて前記データベースに登
録された情報を参照し、回路の各ノードの状態、その状
態にある確率を求め、求めた解析結果をデータベースに
格納する第２のステップと、前記回路生成情報ならびに
前記第２のステップで解析されて前記データベースに格
納された前記解析結果を入力し、回路のリーク電流を算
出し、回路に対称な入力がある場合にはそれらの入力を
入れ替えた時のリーク電流を算出し、リーク電流が最小
なるように対称となる入力が入れ替えられ、入力が入れ
替えられた回路を前記データベースに登録する第３のス
テップと、前記第３のステップで入力が入れ替えられた
回路のネットリストを出力する４のステップとを実行さ
せるためのプログラムでコンピュータ読み取り可能なこ
とを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
施形態を説明する。
【００１３】図１はこの発明の一実施形態に係る回路自
動生成装置の構成を示す図である。図１において、この
実施形態の回路自動生成装置１は、入力読み込み／内部
データベース生成処理部１１、ノード状態解析部１２、
リーク電流見積／入力信号入れ替え処理部１３、ネット
リスト出力部１４及び内部データベース１５を備えて構
成されている。入力読み込み／内部データベース生成処
理部１１は、自動生成しようとする回路のネットリス
ト、回路のプロセスパラメータ等の情報を有するセルラ
イブラリの回路を自動生成するために必要な情報が入力
され、これらの情報に基づいて回路接続情報ならびにリ
ーク電流データの内部データベース１５を生成して登録
する。ノード状態解析部１２は、テストベクタが入力さ
れ、このテストベクタに基づいて回路のスタンバイ時な
らびに動作時の各ノードの状態を解析し、また各ノード
がその状態にある割合（確率）を求める。リーク電流見
積／入力信号入れ替え処理部１３は、セルライブラリ
と、内部ノード状態解析部１２でなされた解析結果が入
力され、リーク電流を求める。回路に対称となる入力信
号がある場合には、対称となる入力信号を入れ替えて、
リーク電流が最小となる入力信号の組み合わせを求め
る。求めたリーク電流はリーク電流レポートとして出力
してもよい。ネットリスト出力処理部１４は、リーク電
流見積／入力信号入れ替え処理部１４でなされた入力信
号の入れ替えの結果にしたがって、回路の入力信号を入
れ替えた回路のネットリストを出力する。
動生成装置の構成を示す図である。図１において、この
実施形態の回路自動生成装置１は、入力読み込み／内部
データベース生成処理部１１、ノード状態解析部１２、
リーク電流見積／入力信号入れ替え処理部１３、ネット
リスト出力部１４及び内部データベース１５を備えて構
成されている。入力読み込み／内部データベース生成処
理部１１は、自動生成しようとする回路のネットリス
ト、回路のプロセスパラメータ等の情報を有するセルラ
イブラリの回路を自動生成するために必要な情報が入力
され、これらの情報に基づいて回路接続情報ならびにリ
ーク電流データの内部データベース１５を生成して登録
する。ノード状態解析部１２は、テストベクタが入力さ
れ、このテストベクタに基づいて回路のスタンバイ時な
らびに動作時の各ノードの状態を解析し、また各ノード
がその状態にある割合（確率）を求める。リーク電流見
積／入力信号入れ替え処理部１３は、セルライブラリ
と、内部ノード状態解析部１２でなされた解析結果が入
力され、リーク電流を求める。回路に対称となる入力信
号がある場合には、対称となる入力信号を入れ替えて、
リーク電流が最小となる入力信号の組み合わせを求め
る。求めたリーク電流はリーク電流レポートとして出力
してもよい。ネットリスト出力処理部１４は、リーク電
流見積／入力信号入れ替え処理部１４でなされた入力信
号の入れ替えの結果にしたがって、回路の入力信号を入
れ替えた回路のネットリストを出力する。
【００１４】次に、上記構成の回路自動生成装置１の動
作について、図２の動作フローチャートを参照して説明
する。図２において、まず、ゲートレベルネットリス
ト、セルライブラリの情報が入力読み込み／内部データ
ベース生成処理部１１に読み込まれ（ステップＳ１）、
これらの情報が入力読み込み／内部データベース生成処
理部１１で解釈され、回路接続情報やリーク電流データ
が得られ、得られた回路接続情報やリーク電流データの
内部データベース１５が生成されて登録される（ステッ
プＳ２）。
作について、図２の動作フローチャートを参照して説明
する。図２において、まず、ゲートレベルネットリス
ト、セルライブラリの情報が入力読み込み／内部データ
ベース生成処理部１１に読み込まれ（ステップＳ１）、
これらの情報が入力読み込み／内部データベース生成処
理部１１で解釈され、回路接続情報やリーク電流データ
が得られ、得られた回路接続情報やリーク電流データの
内部データベース１５が生成されて登録される（ステッ
プＳ２）。
【００１５】次に、回路をテスト動作させる入力となる
テストベクタがノード状態解析部１２に読み込まれ、読
み込まれたテストベクタに基づいて回路を動作させ、内
部データベース１５として登録された回路接続情報を参
照し、回路の各ノードの状態や、その状態にある確率が
ノード状態解析部１２で求められ、求められた情報は内
部データベース１５として登録される（ステップＳ
３）。続いて、ノード状態解析部１２で求められた回路
の各ノード状態や、その状態にある確率に基づいて、回
路のリーク電流がリーク電流見積／入力信号入れ替え処
理部１３で算出され、算出されたリーク電流が内部デー
タベース１５に登録される。このとき、回路の入力ピン
に対称なピンが存在すれば、対称な入力ピンの入力を入
れ替えた場合のリーク電流も算出され、内部データベー
ス１５に登録される（ステップＳ４）。この結果、リー
ク電流が最小となる入力信号の入れ替えが行われ、入れ
替えられた入力信号が内部データベース１５に登録され
る（ステップＳ５）。また、算出されたリーク電流は、
リーク電流レポートして出力される（ステップＳ６）。
続いて、リーク電流が最小なるように入力信号が入れ替
えられた回路のネットリストは、ネットリスト出力部１
４から出力される（ステップＳ７）。
テストベクタがノード状態解析部１２に読み込まれ、読
み込まれたテストベクタに基づいて回路を動作させ、内
部データベース１５として登録された回路接続情報を参
照し、回路の各ノードの状態や、その状態にある確率が
ノード状態解析部１２で求められ、求められた情報は内
部データベース１５として登録される（ステップＳ
３）。続いて、ノード状態解析部１２で求められた回路
の各ノード状態や、その状態にある確率に基づいて、回
路のリーク電流がリーク電流見積／入力信号入れ替え処
理部１３で算出され、算出されたリーク電流が内部デー
タベース１５に登録される。このとき、回路の入力ピン
に対称なピンが存在すれば、対称な入力ピンの入力を入
れ替えた場合のリーク電流も算出され、内部データベー
ス１５に登録される（ステップＳ４）。この結果、リー
ク電流が最小となる入力信号の入れ替えが行われ、入れ
替えられた入力信号が内部データベース１５に登録され
る（ステップＳ５）。また、算出されたリーク電流は、
リーク電流レポートして出力される（ステップＳ６）。
続いて、リーク電流が最小なるように入力信号が入れ替
えられた回路のネットリストは、ネットリスト出力部１
４から出力される（ステップＳ７）。
【００１６】次に、上記回路自動生成装置１において、
例えば図３に示すような３入力ＮＡＮＤゲートを生成す
る場合について説明する。なお、図３に示す論理ゲート
のリーク電流は図４に示すデータを使用するものとす
る。
例えば図３に示すような３入力ＮＡＮＤゲートを生成す
る場合について説明する。なお、図３に示す論理ゲート
のリーク電流は図４に示すデータを使用するものとす
る。
【００１７】図３に示す３入力ＮＡＮＤゲートにおい
て、入力信号Ａ，Ｂ，Ｃを入れ替えても、論理は変わら
ない、すなわち、入力信号Ａ，Ｂ，Ｃは論理が対称であ
る。このような論理ゲートにおいて、回路がスタンバイ
状態時の入力信号（Ａ，Ｂ，Ｃ）のレベルが（１，０，
０）であった場合について考える。回路の入力信号は対
称であることから、入力信号をどのように入れ替えても
論理は変わらない。したがって、入力信号Ａ，Ｂ，Ｃの
いずれか１つの入力信号が“１”であり、他の２つの入
力信号が“０”である状態、入力信号（Ａ，Ｂ，Ｃ）＝
（１，０，０）、（０，１，０）、（０，０，１）のう
ち、図４に示すようにリーク電流が最小となる入力信号
（Ａ，Ｂ，Ｃ）＝（０，０，１）を選択して、図５に示
すように入力信号ＡとＣを入れ替える。
て、入力信号Ａ，Ｂ，Ｃを入れ替えても、論理は変わら
ない、すなわち、入力信号Ａ，Ｂ，Ｃは論理が対称であ
る。このような論理ゲートにおいて、回路がスタンバイ
状態時の入力信号（Ａ，Ｂ，Ｃ）のレベルが（１，０，
０）であった場合について考える。回路の入力信号は対
称であることから、入力信号をどのように入れ替えても
論理は変わらない。したがって、入力信号Ａ，Ｂ，Ｃの
いずれか１つの入力信号が“１”であり、他の２つの入
力信号が“０”である状態、入力信号（Ａ，Ｂ，Ｃ）＝
（１，０，０）、（０，１，０）、（０，０，１）のう
ち、図４に示すようにリーク電流が最小となる入力信号
（Ａ，Ｂ，Ｃ）＝（０，０，１）を選択して、図５に示
すように入力信号ＡとＣを入れ替える。
【００１８】一方、回路が動作している場合には、回路
への入力が変化する。このように回路における動作時の
リーク電流を削減する場合には、テストベクタに基づい
てノード解析部１２で回路の入力状態の割合（確率）を
求め、求められた入力状態の割合と、回路の入力状態毎
のリーク電流とに基づいて、リーク電流が最小となる入
力信号の割り当てを求める。例えば入力信号（Ａ，Ｂ，
Ｃ）＝（１，０，０）、（０，１，０）、（０，０，
１）である確率が、それぞれ０．５、０．３、０．２で
あった場合は、図３に示すように入力信号ＡとＣを入れ
替えることによって、リーク電流は、１．１６×１０
−１１ （＝０．５×１．０×１０−１１＋０．３×
１．２×１０−１１＋０．２×１．５×１０−１１）と
なり、入力信号を入れ替える前の入力信号の状態に比べ
てリーク電流は確率的に最小となる。なお、回路のスタ
ンバイ時と動作時のリーク電流が最小となる入力状態が
異なる場合に、いずれを優先させるかに関しては、回路
設計の仕様に応じて適宜選択するようにすればよい。ま
た、上記手法は、論理的に対称な入力を有するあらゆる
回路に適用できるのは、明らかである。
への入力が変化する。このように回路における動作時の
リーク電流を削減する場合には、テストベクタに基づい
てノード解析部１２で回路の入力状態の割合（確率）を
求め、求められた入力状態の割合と、回路の入力状態毎
のリーク電流とに基づいて、リーク電流が最小となる入
力信号の割り当てを求める。例えば入力信号（Ａ，Ｂ，
Ｃ）＝（１，０，０）、（０，１，０）、（０，０，
１）である確率が、それぞれ０．５、０．３、０．２で
あった場合は、図３に示すように入力信号ＡとＣを入れ
替えることによって、リーク電流は、１．１６×１０
−１１ （＝０．５×１．０×１０−１１＋０．３×
１．２×１０−１１＋０．２×１．５×１０−１１）と
なり、入力信号を入れ替える前の入力信号の状態に比べ
てリーク電流は確率的に最小となる。なお、回路のスタ
ンバイ時と動作時のリーク電流が最小となる入力状態が
異なる場合に、いずれを優先させるかに関しては、回路
設計の仕様に応じて適宜選択するようにすればよい。ま
た、上記手法は、論理的に対称な入力を有するあらゆる
回路に適用できるのは、明らかである。
【００１９】上述した回路自動生成手法は、回路自動生
成プログラムに基づいて回路自動生成装置１において実
現することができる。このプログラムは記録媒体に保存
することができる。この記録媒体を回路自動生成装置１
によって読み込ませ、プログラムを実行して回路自動生
成装置１を制御しながら上述した回路自動生成方法を実
現することができる。ここで、記録媒体とは、メモリ装
置、磁気ディスク装置、光ディスク装置等、プログラム
を記録して回路自動生成装置１が読み取ることができる
装置が含まれる。
成プログラムに基づいて回路自動生成装置１において実
現することができる。このプログラムは記録媒体に保存
することができる。この記録媒体を回路自動生成装置１
によって読み込ませ、プログラムを実行して回路自動生
成装置１を制御しながら上述した回路自動生成方法を実
現することができる。ここで、記録媒体とは、メモリ装
置、磁気ディスク装置、光ディスク装置等、プログラム
を記録して回路自動生成装置１が読み取ることができる
装置が含まれる。
【００２０】このような実施形態においては、回路構造
を大きく変えることなく、リーク電流を効果的に低減さ
れた回路を容易に自動生成することができるようにな
る。
を大きく変えることなく、リーク電流を効果的に低減さ
れた回路を容易に自動生成することができるようにな
る。
【００２１】
【発明の効果】以上説明したように、この発明によれ
ば、出力論理に影響を与えることなく、リーク電流が最
小となるように入力信号の組み合わせを設定するように
したので、回路構成を大幅に変更することなく、リーク
電流を十分に低減した回路を容易に自動生成することが
可能となる。
ば、出力論理に影響を与えることなく、リーク電流が最
小となるように入力信号の組み合わせを設定するように
したので、回路構成を大幅に変更することなく、リーク
電流を十分に低減した回路を容易に自動生成することが
可能となる。
【図１】この発明の一実施形態に係る回路自動生成装置
の構成を示す図である。
の構成を示す図である。
【図２】図１に示す回路自動生成装置の動作フローチャ
ートを示す図である。
ートを示す図である。
【図３】３入力ＮＡＮＤ回路の構成を示す図である。
【図４】図３に示す３入力ＮＡＮＤ回路の入力状態にお
けるリーク電流の一例を示す図である。
けるリーク電流の一例を示す図である。
【図５】図１に示す回路自動生成装置で自動生成された
３入力ＮＡＮＤ回路の一例を示す図である。
３入力ＮＡＮＤ回路の一例を示す図である。
【図６】２入力ＮＡＮＤ回路の構成を示す図である。
【図７】図６に示す２入力ＮＡＮＤ回路の入力状態にお
けるリーク電流の一例を示す図である。
けるリーク電流の一例を示す図である。
１ 回路自動生成装置 １１ 入力読み込み／内部データベース生成処理部 １２ ノード状態解析部 １３ リーク電流見積／入力信号入れ替え処理部 １４ ネットリスト出力部 １５ 内部データベース
フロントページの続き (72)発明者 北原 健 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5B046 AA08 BA05 JA03 KA06 5F064 BB05 CC09 DD15 DD25 FF04 FF12 FF52 HH10 HH12 HH13 HH14 HH20
Claims (3)
- 【請求項１】 回路を生成するために必要な回路生成情
報を入力し、入力した回路生成情報を解釈し、回路接続
情報とリーク電流データを得て、得られた回路接続情報
ならびにリーク電流データをデータベースに登録する生
成処理部と、 回路をテスト動作させる入力となるテストベクタを入力
し、入力したテストベクタにしたがって回路を動作させ
て前記データベースに登録された情報を参照し、回路の
各ノードの状態、その状態にある確率を求め、求めた解
析結果をデータベースに格納する解析部と、 前記回路生成情報ならびに前記解析部で解析されて前記
データベースに格納された前記解析結果を入力し、回路
のリーク電流を算出し、回路に対称な入力がある場合に
はそれらの入力を入れ替えた時のリーク電流を算出し、
リーク電流が最小なるように対称となる入力が入れ替え
られ、入力が入れ替えられた回路を前記データベースに
登録する見積入替処理部と、 前記見積入替処理部により入力が入れ替えられた回路の
ネットリストを出力する出力部とを有することを特徴と
する回路自動生成装置。 - 【請求項２】 回路を生成するために必要な回路生成情
報を入力し、入力した回路生成情報を解釈し、回路接続
情報とリーク電流データを得て、得られた回路接続情報
ならびにリーク電流データをデータベースに登録する第
１のステップと、 回路をテスト動作させる入力となるテストベクタを入力
し、入力したテストベクタにしたがって回路を動作させ
て前記データベースに登録された情報を参照し、回路の
各ノードの状態、その状態にある確率を求め、求めた解
析結果をデータベースに格納する第２のステップと、 前記回路生成情報ならびに前記第２のステップで解析さ
れて前記データベースに格納された前記解析結果を入力
し、回路のリーク電流を算出し、回路に対称な入力があ
る場合にはそれらの入力を入れ替えた時のリーク電流を
算出し、リーク電流が最小なるように対称となる入力が
入れ替えられ、入力が入れ替えられた回路を前記データ
ベースに登録する第３のステップと、 前記第３のステップで入力が入れ替えられた回路のネッ
トリストを出力する４のステップとを有することを特徴
とする回路自動生成方法。 - 【請求項３】 回路を生成するために必要な回路生成情
報を入力し、入力した回路生成情報を解釈し、回路接続
情報とリーク電流データを得て、得られた回路接続情報
ならびにリーク電流データをデータベースに登録する第
１のステップと、 回路をテスト動作させる入力となるテストベクタを入力
し、入力したテストベクタにしたがって回路を動作させ
て前記データベースに登録された情報を参照し、回路の
各ノードの状態、その状態にある確率を求め、求めた解
析結果をデータベースに格納する第２のステップと、 前記回路生成情報ならびに前記第２のステップで解析さ
れて前記データベースに格納された前記解析結果を入力
し、回路のリーク電流を算出し、回路に対称な入力があ
る場合にはそれらの入力を入れ替えた時のリーク電流を
算出し、リーク電流が最小なるように対称となる入力が
入れ替えられ、入力が入れ替えられた回路を前記データ
ベースに登録する第３のステップと、 前記第３のステップで入力が入れ替えられた回路のネッ
トリストを出力する４のステップとを実行させるための
プログラムでコンピュータ読み取り可能なことを特徴と
する回路自動生成プログラムを記録した記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001014340A JP2002215705A (ja) | 2001-01-23 | 2001-01-23 | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 |
| US10/056,426 US20020099989A1 (en) | 2001-01-23 | 2002-01-23 | Automatic circuit generation system and automatic circuit generation method and automatic circuit generation program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001014340A JP2002215705A (ja) | 2001-01-23 | 2001-01-23 | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002215705A true JP2002215705A (ja) | 2002-08-02 |
Family
ID=18881051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001014340A Pending JP2002215705A (ja) | 2001-01-23 | 2001-01-23 | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020099989A1 (ja) |
| JP (1) | JP2002215705A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008020953A (ja) * | 2006-07-10 | 2008-01-31 | Freescale Semiconductor Inc | 半導体集積回路設計方法、半導体集積回路設計装置 |
| JP2010218289A (ja) * | 2009-03-17 | 2010-09-30 | Fujitsu Ltd | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 |
| JP2021050979A (ja) * | 2019-09-24 | 2021-04-01 | 株式会社東芝 | 半導体装置、及び半導体装置の制御方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299454A (ja) * | 2001-04-02 | 2002-10-11 | Toshiba Corp | 論理回路設計方法、論理回路設計装置及び論理回路マッピング方法 |
| US6711720B2 (en) * | 2002-03-14 | 2004-03-23 | Hewlett-Packard Development Company, L.P. | Method of optimizing high performance CMOS integrated circuit designs for power consumption and speed through genetic optimization |
| US6745371B2 (en) * | 2002-03-15 | 2004-06-01 | Sun Microsystems, Inc. | Low Vt transistor substitution in a semiconductor device |
| US6910197B2 (en) * | 2003-06-20 | 2005-06-21 | Sun Microsystems, Inc. | System for optimizing buffers in integrated circuit design timing fixes |
| US7084464B2 (en) * | 2003-07-10 | 2006-08-01 | Stmicroelectronics, Inc. | Library of cells for use in designing sets of domino logic circuits in a standard cell library, or the like, and method for using same |
| US7032200B1 (en) | 2003-09-09 | 2006-04-18 | Sun Microsystems, Inc. | Low threshold voltage transistor displacement in a semiconductor device |
| JP3990339B2 (ja) | 2003-10-30 | 2007-10-10 | 株式会社東芝 | 回路自動設計装置、回路自動設計方法及び回路自動設計プログラム |
| US10318681B1 (en) * | 2017-06-28 | 2019-06-11 | Xilinx, Inc. | Static leakage current and power estimation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3213198B2 (ja) * | 1995-03-15 | 2001-10-02 | 株式会社東芝 | 集積回路の電力評価方法 |
| US6308312B1 (en) * | 1997-12-19 | 2001-10-23 | Texas Instruments Incorporated | System and method for controlling leakage current in an integrated circuit using current limiting devices |
| JP3912960B2 (ja) * | 2000-06-20 | 2007-05-09 | 株式会社東芝 | 半導体集積回路、論理演算回路およびフリップフロップ |
| JP3853576B2 (ja) * | 2000-06-29 | 2006-12-06 | 株式会社東芝 | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記載した記録媒体 |
| JP3727838B2 (ja) * | 2000-09-27 | 2005-12-21 | 株式会社東芝 | 半導体集積回路 |
| US6687883B2 (en) * | 2000-12-28 | 2004-02-03 | International Business Machines Corporation | System and method for inserting leakage reduction control in logic circuits |
-
2001
- 2001-01-23 JP JP2001014340A patent/JP2002215705A/ja active Pending
-
2002
- 2002-01-23 US US10/056,426 patent/US20020099989A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008020953A (ja) * | 2006-07-10 | 2008-01-31 | Freescale Semiconductor Inc | 半導体集積回路設計方法、半導体集積回路設計装置 |
| JP2010218289A (ja) * | 2009-03-17 | 2010-09-30 | Fujitsu Ltd | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 |
| JP2021050979A (ja) * | 2019-09-24 | 2021-04-01 | 株式会社東芝 | 半導体装置、及び半導体装置の制御方法 |
| JP7214602B2 (ja) | 2019-09-24 | 2023-01-30 | 株式会社東芝 | 半導体装置、及び半導体装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020099989A1 (en) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493856B2 (en) | Automatic circuit generation apparatus and method, and computer program product for executing the method | |
| KR100201398B1 (ko) | 전하 재활용 미분논리 회로 및 그 회로를 이용하는 장치 | |
| US7797646B2 (en) | Method for using mixed multi-Vt devices in a cell-based design | |
| US6850103B2 (en) | Low leakage single-step latch circuit | |
| JP2002299454A (ja) | 論理回路設計方法、論理回路設計装置及び論理回路マッピング方法 | |
| JP2011526091A (ja) | クロック・ゲーティング・システム及び方法 | |
| Vijayan et al. | Fine-grained aging-induced delay prediction based on the monitoring of run-time stress | |
| JP2002215705A (ja) | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 | |
| US20050213380A1 (en) | Multiple power source-semiconductor integrated circuit | |
| US5515302A (en) | Method for identifying excessive power consumption sites within a circuit | |
| JP2008112318A (ja) | 半導体集積回路の消費電力最適化方法及び半導体設計装置 | |
| US6869808B2 (en) | Method for evaluating property of integrated circuitry | |
| US20050197816A1 (en) | Circuit simulation system with simulation models assigned based on layout information and connection information | |
| US7624361B2 (en) | Method and device for designing semiconductor integrated circuit | |
| US7415685B2 (en) | Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect | |
| CN113946200B (zh) | 电路动态电压降的检测方法、装置及电子设备和存储介质 | |
| US7216329B2 (en) | Automatic circuit design apparatus, method for automatically designing a circuit, and computer program product for executing an application for an automatic circuit design apparatus | |
| JP2005268694A (ja) | 半導体集積回路およびその作製方法 | |
| JPH10187786A (ja) | Ｌｓｉ設計支援装置 | |
| JPH1092942A (ja) | 半導体集積回路の最適化装置とその最適化方法 | |
| US8539272B1 (en) | Reducing leakage current during low power mode | |
| KR20070059626A (ko) | Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법 | |
| US20050160385A1 (en) | Method, circuit library and computer program product for implementing enhanced performance and reduced leakage current for asic designs | |
| US7102904B1 (en) | System and method for minimizing noise on a dynamic node | |
| US7791968B2 (en) | Determining history state of data in data retaining device based on state of partially depleted silicon-on-insulator |