CN113946200B - 电路动态电压降的检测方法、装置及电子设备和存储介质 - Google Patents

Abstract

本申请公开了一种电路动态电压降的检测方法、装置及一种电子设备和计算机可读存储介质，该方法包括：确定需要检测的目标电路；在目标电路中确定所有时序路径的终点，并统计每个终点对应的起点数量和逻辑门数量；确定起点数量基准值和逻辑门数量基准值；若目标终点对应的起点数量大于起点数量基准值或逻辑门数量大于逻辑门数量基准值，则判定目标终点对应的时序路径中存在动态电压降风险。本申请在后端实现之前实现动态电压降的检测，提高了检测动态电压降的准确率。

Description

电路动态电压降的检测方法、装置及电子设备和存储介质

技术领域

本申请涉及计算机技术领域，更具体地说，涉及一种电路动态电压降的检测方法、装置及一种电子设备和一种计算机可读存储介质。

背景技术

芯片电源网格的作用是向芯片内部的元件提供充足的电压和电流。在超深亚微米阶段，芯片的工作频率越来越高，金属连线越来越细，而工作电压越来越低，这使得电源网络的电压降(IR-drop)对芯片的影响不能被忽视。动态IR-drop是电源在电路开关切换的时候电流波动引起的电压压降。

在相关技术中，一种检测动态IR-drop的方法为在后端实现还没有完成之前，人为输入预估的翻转率，基于vectorless(无激励)方式进行动态IR-drop分析。该方案的缺点是人为输入的预估翻转率不够精确，而且很难做到把芯片各模块部分分别用不同的翻转率来模拟。另外，由于后端实现还没完成，数据缺少了金属绕线延时的影响。时钟翻转时，逻辑门的多个输入端信号基本是同一时间到达逻辑门，因此逻辑门的输出在一个时钟周期内的不会有很多的跳变。等到后端实现后，分析动态IR-drop的数据带上了金属绕线的延时，逻辑门多个输入端口信号到达逻辑门的时间不一致，从而逻辑门输出在一个时钟周期内的翻转次数会大大增加。在算法模块里，单单一个时序路径里的一个寄存器D端前的逻辑门数目可能会达到上千个。在局部区域内，非常多的逻辑门在一个时钟周期内过快的翻转，导致该区域的电流急剧增大，IR-drop也就跟着增大，附近区域的电路单元所需电压就不能满足，很容易引起电路功能失效，这种结果在后端实现前很难检查出来。

在相关技术中，另一种检测动态IR-drop的方法为后端实现基本完成后，通过后仿真，得到VCD(Value Change Dump)波形进行动态IR-drop分析，这样的结果是最接近真实情况的。但是由于后端实现基本完成，如果发现问题，就很难从根源，即前端设计上想办法去修改，而只能在后端设计上做一些补救的办法，有时候是无法到达设计要求的。

因此，如何在后端实现之前实现动态电压降的检测，并提高检测的准确率是本领域技术人员需要解决的技术问题。

发明内容

本申请的目的在于提供一种电路动态电压降的检测方法、装置及一种电子设备和一种计算机可读存储介质，在后端实现之前实现动态电压降的检测，并提高了检测的准确率。

为实现上述目的，本申请提供了一种电路动态电压降的检测方法，包括：

确定需要检测的目标电路；

在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；

确定起点数量基准值和逻辑门数量基准值；

若目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值，则判定所述目标终点对应的时序路径中存在动态电压降风险。

其中，在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量，包括：

在所述目标电路中确定所有时序路径，基于每条所述时序路径确定终点和起点，并确定每条所述时序路径中包含的逻辑门数量；

统计每个所述终点对应的所有时序路径中包含的起点数量作为每个所述终点对应的起点数量，统计每个所述终点对应的所有时序路径中包含的逻辑门数量作为每个所述终点对应的逻辑门数量。

其中，所述确定起点数量基准值和逻辑门数量基准值，包括：

将所有所述终点对应的起点数量的平均值确定为起点数量基准值；

将所有所述终点对应的逻辑门数量的平均值确定为逻辑门数量基准值。

其中，所述确定起点数量基准值和逻辑门数量基准值，包括：

计算所有所述终点对应的起点数量的平均值和逻辑门数量的平均值；

对所有所述终点对应的起点数量的平均值进行调整得到起点数量基准值；

对所有所述终点对应的逻辑门数量的平均值进行调整得到逻辑门数量基准值。

其中，判定所述目标终点对应的时序路径中存在电压降之后，还包括：

输出所述目标终点对应的风险信息；其中，所述风险信息至少包括所述目标终点的名称、对应的所有起点的名称。

其中，所述输出所述目标终点对应的风险信息之后，还包括：

基于所述目标终点的名称和对应的所有起点的名称确定风险位置。

其中，所述风险信息还包括所述目标终点对应的起点数量和逻辑门数量。

为实现上述目的，本申请提供了一种电路动态电压降的检测装置，包括：

第一确定模块，用于确定需要检测的目标电路；

统计模块，用于在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；

第二确定模块，用于确定起点数量基准值和逻辑门数量基准值；

判定模块，用于当目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值时，则判定所述目标终点对应的时序路径中存在动态电压降风险。

为实现上述目的，本申请提供了一种电子设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上述电路动态电压降的检测方法的步骤。

为实现上述目的，本申请提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述电路动态电压降的检测方法的步骤。

通过以上方案可知，本申请提供的一种电路动态电压降的检测方法，包括：确定需要检测的目标电路；在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；确定起点数量基准值和逻辑门数量基准值；若目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值，则判定所述目标终点对应的时序路径中存在动态电压降风险。

本申请提供的电路动态电压降的检测方法，在后端实现之前统计目标电路中每个终点对应的起点数量和逻辑门数量，设置起点数量基准值和逻辑门数量基准值，通过比较每个终点对应的起点数量和起点数量基准值、逻辑门数量和逻辑门数量基准值，进而在后端实现之前实现动态电压降风险的检测，提高了检测动态电压降风险的准确率。本申请还公开了一种电路动态电压降的检测装置及一种电子设备和一种计算机可读存储介质，同样能实现上述技术效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1为根据一示例性实施例示出的一种电路动态电压降的检测方法的流程图；

图2为根据一示例性实施例示出的一种时序路径的结构图；

图3为根据一示例性实施例示出的一种目标电路的结构图；

图4为根据一示例性实施例示出的一种电路动态电压降的检测装置的结构图；

图5为根据一示例性实施例示出的一种电子设备的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外，在本申请实施例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

本申请实施例公开了一种电路动态电压降的检测方法，在后端实现之前实现动态电压降的检测，并提高了检测的准确率。

参见图1，根据一示例性实施例示出的一种电路动态电压降的检测方法的流程图，如图1所示，包括：

S101：确定需要检测的目标电路；

本实施例的目的在于对目标电路进行动态电压降风险点的检测。在本步骤中，配置需要检测的目标电路，可以配置当前设计模块或者当前设计模块下的任意子设计模块为目标电路。同时，还可以按需要添加一些目标电路所需的属性，供后续的算法提取使用。在具体实施中，可以首先配置当前设计模块作为目标电路进行动态电压降风险点的检测。如果检测到风险点或者设计修改后需要重新检测时，可以配置风险点或修改点对应的子设计模块作为目标电路进行针对性的动态电压降检测，减少了检测时间。

S102：在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；

本步骤的目的在于统计目标电路中所有终点对应的起点数量和逻辑门数量，此处的终点可以包括寄存器的D引脚和存储器的D引脚，起点可以包括寄存器的CLK引脚。

作为一种可行的实施方式，本步骤可以包括：在所述目标电路中确定所有时序路径，基于每条所述时序路径确定终点和起点，并确定每条所述时序路径中包含的逻辑门数量；统计每个所述终点对应的所有时序路径中包含的起点数量作为每个所述终点对应的起点数量，统计每个所述终点对应的所有时序路径中包含的逻辑门数量作为每个所述终点对应的逻辑门数量。

在具体实施中，首先确定目标电路中的所有时序路径，然后根据时序路径模型，提取出每条时序路径的终点，从每个终点开始，向前记录逻辑门数量，最终找到其对应起点后，停止记录逻辑门数量，统计出每个终点的起点数量。需要说明的是，在统计终点对应的逻辑门数量时，点对应的逻辑门中，需要过滤掉inverter cell(反相器)和buffer cell(缓冲器)。

例如，如图2所示，时序路径为：寄存器1的CLK pin→寄存器1的Q pin→逻辑电路→寄存器2的D pin，该时序路径中起点为寄存器1的CLK pin，终点为寄存器2的D pin。

又如，如图3所示，寄存器1、2、3、4和5分别到寄存器6有5条时序路径，这5条时序路径包含共同的一个终点寄存器6的D pin，同时包括5个不同的起点，分别为寄存器1、2、3、4和5的CLK pin。终点寄存器6D pin对应的起点数量为5，对应的逻辑门数量为5，逻辑门级数为3级。带上金属绕线延时后，考虑动态IR-drop最差的情况，即组合逻辑门的输入pin都是错开翻转的。在一个时钟周期内，第一级逻辑门的翻转次数等于逻辑门输入pin的数目，逻辑门1的输出端会翻转2次，逻辑门2的输出端会翻转3次，逻辑门3的输出端会翻转2次。第二级逻辑门即逻辑门4的输出端翻转次数为6，即逻辑门1的输出端翻转次数2乘以逻辑门2的输出端翻转次数3。第三级逻辑门即逻辑门5的输出端翻转次数为12，即逻辑门4的输出端翻转次数6乘以逻辑门3的输出端翻转次数2。由此可见，在组合逻辑电路中，越后级的逻辑门翻转率越大，逻辑门数量越多，整体上各逻辑门的平均翻转率越大，动态电压降的风险越大。也即，在前端电路设计之后，在后端布局布线设计之前统计逻辑门数量可以预测后端实现时逻辑门的翻转和金属绕线。

S103：确定起点数量基准值和逻辑门数量基准值；

在本步骤中，确定起点数量基准值和逻辑门数量基准值。在具体实施中，默认情况采用自动配置基准值，作为一种可行的实施方式，可以将所有终点对应的起点数量的平均值确定为起点数量基准值，将所有终点对应的逻辑门数量的平均值确定为逻辑门数量基准值。

S104：若目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值，则判定所述目标终点对应的时序路径中存在动态电压降风险。

在本步骤中，比较每个终点对应的起点数量和起点数量基准值、逻辑门数量和逻辑门数量基准值，若存在起点数量大于起点数量基准值或逻辑门数量大于逻辑门数量基准值的目标终点，则判定目标终点对应的时序路径中存在动态电压降风险。

优选的，在本步骤之后，还包括：输出所述目标终点对应的风险信息；其中，所述风险信息至少包括所述目标终点的名称、对应的所有起点的名称。在具体实施中，对存在动态电压降的时序路径进行输出，输出的风险信息可以包括目标终点的名称和对应的所有起点的名称，还可以包括目标终点对应的起点数量和逻辑门数量，并按照超过基准从大至小进行排序，当然还可以同时起点数量基准值和逻辑门数量基准值，在此不进行具体限定。可以理解的是，起点和终点的名称中携带RTL(寄存器传输级)设计的层次结构，可以基于目标终点的名称和对应的所有起点的名称确定风险位置。

进一步的，设计人员可以根据输出的时序路径的数量判断是否需要进行数据筛选，即当输出的时序路径数量较多时，设计人员可以手动提高起点数量基准值和逻辑门数量基准值，重新比较每个终点对应的起点数量和起点数量基准值、逻辑门数量和逻辑门数量基准值，从而减少输出的时序路径数量，更加精准的定位动态电压降风险点。也即，所述确定起点数量基准值和逻辑门数量基准值可以包括：计算所有所述终点对应的起点数量的平均值和逻辑门数量的平均值；对所有所述终点对应的起点数量的平均值进行调整得到起点数量基准值；对所有所述终点对应的逻辑门数量的平均值进行调整得到逻辑门数量基准值。

本申请实施例提供的电路动态电压降的检测方法，在后端实现之前统计目标电路中每个终点对应的起点数量和逻辑门数量，设置起点数量基准值和逻辑门数量基准值，通过比较每个终点对应的起点数量和起点数量基准值、逻辑门数量和逻辑门数量基准值，进而在后端实现之前实现动态电压降风险的检测，提高了检测动态电压降风险的准确率。

下面对本申请实施例提供的一种电路动态电压降的检测装置进行介绍，下文描述的一种电路动态电压降的检测装置与上文描述的一种电路动态电压降的检测方法可以相互参照。

参见图4，根据一示例性实施例示出的一种电路动态电压降的检测装置的结构图，如图4所示，包括：

第一确定模块401，用于确定需要检测的目标电路；

统计模块402，用于在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；

第二确定模块403，用于确定起点数量基准值和逻辑门数量基准值；

判定模块404，用于当目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值时，判定所述目标终点对应的时序路径中存在动态电压降风险。

本申请实施例提供的电路动态电压降的检测装置，在后端实现之前统计目标电路中每个终点对应的起点数量和逻辑门数量，设置起点数量基准值和逻辑门数量基准值，通过比较每个终点对应的起点数量和起点数量基准值、逻辑门数量和逻辑门数量基准值，进而在后端实现之前实现动态电压降风险的检测，提高了检测动态电压降风险的准确率。

在上述实施例的基础上，作为一种优选实施方式，所述统计模块402包括：

第一确定单元，用于在所述目标电路中确定所有时序路径，基于每条所述时序路径确定终点和起点，并确定每条所述时序路径中包含的逻辑门数量；

统计单元，用于统计每个所述终点对应的所有时序路径中包含的起点数量作为每个所述终点对应的起点数量，统计每个所述终点对应的所有时序路径中包含的逻辑门数量作为每个所述终点对应的逻辑门数量。

在上述实施例的基础上，作为一种优选实施方式，所述第二确定模块403包括：

第二确定单元，用于将所有所述终点对应的起点数量的平均值确定为起点数量基准值；

第三确定单元，用于将所有所述终点对应的逻辑门数量的平均值确定为逻辑门数量基准值。

在上述实施例的基础上，作为一种优选实施方式，所述第二确定模块403包括：

计算单元，用于计算所有所述终点对应的起点数量的平均值和逻辑门数量的平均值；

第一调整单元，用于对所有所述终点对应的起点数量的平均值进行调整得到起点数量基准值；

第二调整单元，用于对所有所述终点对应的逻辑门数量的平均值进行调整得到逻辑门数量基准值。

在上述实施例的基础上，作为一种优选实施方式，还包括：

输出模块，用于输出所述目标终点对应的风险信息；其中，所述风险信息至少包括所述目标终点的名称、对应的所有起点的名称。

在上述实施例的基础上，作为一种优选实施方式，还包括：

第三确定模块，用于基于所述目标终点的名称和对应的所有起点的名称确定风险位置。

在上述实施例的基础上，作为一种优选实施方式，所述风险信息还包括所述目标终点对应的起点数量和逻辑门数量。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

基于上述程序模块的硬件实现，且为了实现本申请实施例的方法，本申请实施例还提供了一种电子设备，图5为根据一示例性实施例示出的一种电子设备的结构图，如图5所示，电子设备包括：

通信接口1，能够与其它设备比如网络设备等进行信息交互；

处理器2，与通信接口1连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的电路动态电压降的检测方法。而所述计算机程序存储在存储器3上。

当然，实际应用时，电子设备中的各个组件通过总线系统4耦合在一起。可理解，总线系统4用于实现这些组件之间的连接通信。总线系统4除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图5中将各种总线都标为总线系统4。

本申请实施例中的存储器3用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。

可以理解，存储器3可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本申请实施例描述的存储器3旨在包括但不限于这些和任意其它适合类型的存储器。

上述本申请实施例揭示的方法可以应用于处理器2中，或者由处理器2实现。处理器2可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器2中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器2可以是通用处理器、DSP，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器2可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器3，处理器2读取存储器3中的程序，结合其硬件完成前述方法的步骤。

处理器2执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。

在示例性实施例中，本申请实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器3，上述计算机程序可由处理器2执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种电路动态电压降的检测方法，其特征在于，包括：

确定需要检测的目标电路；

在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；

确定起点数量基准值和逻辑门数量基准值；

若目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值，则判定所述目标终点对应的时序路径中存在动态电压降风险；

其中，所述确定起点数量基准值和逻辑门数量基准值，包括：

计算所有所述终点对应的起点数量的平均值和逻辑门数量的平均值；

根据所有所述终点对应的起点数量的平均值确定起点数量基准值，根据所有所述终点对应的逻辑门数量的平均值确定逻辑门数量基准值。

2.根据权利要求1所述电路动态电压降的检测方法，其特征在于，在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量，包括：

在所述目标电路中确定所有时序路径，基于每条所述时序路径确定终点和起点，并确定每条所述时序路径中包含的逻辑门数量；

统计每个所述终点对应的所有时序路径中包含的起点数量作为每个所述终点对应的起点数量，统计每个所述终点对应的所有时序路径中包含的逻辑门数量作为每个所述终点对应的逻辑门数量。

3.根据权利要求1所述电路动态电压降的检测方法，其特征在于，所述根据所有所述终点对应的起点数量的平均值确定起点数量基准值，根据所有所述终点对应的逻辑门数量的平均值确定逻辑门数量基准值，包括：

将所有所述终点对应的起点数量的平均值确定为起点数量基准值；

将所有所述终点对应的逻辑门数量的平均值确定为逻辑门数量基准值。

4.根据权利要求3所述电路动态电压降的检测方法，其特征在于，所述根据所有所述终点对应的起点数量的平均值确定起点数量基准值，根据所有所述终点对应的逻辑门数量的平均值确定逻辑门数量基准值，包括：

对所有所述终点对应的起点数量的平均值进行调整得到起点数量基准值；

对所有所述终点对应的逻辑门数量的平均值进行调整得到逻辑门数量基准值。

5.根据权利要求1所述电路动态电压降的检测方法，其特征在于，判定所述目标终点对应的时序路径中存在动态电压降风险之后，还包括：

输出所述目标终点对应的风险信息；其中，所述风险信息至少包括所述目标终点的名称、对应的所有起点的名称。

6.根据权利要求5所述电路动态电压降的检测方法，其特征在于，所述输出所述目标终点对应的风险信息之后，还包括：

基于所述目标终点的名称和对应的所有起点的名称确定风险位置。

7.根据权利要求5所述电路动态电压降的检测方法，其特征在于，所述风险信息还包括所述目标终点对应的起点数量和逻辑门数量。

8.一种电路动态电压降的检测装置，其特征在于，包括：

第一确定模块，用于确定需要检测的目标电路；

统计模块，用于在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；

第二确定模块，用于确定起点数量基准值和逻辑门数量基准值；

判定模块，用于当目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值时，则判定所述目标终点对应的时序路径中存在动态电压降风险；

其中，所述第二确定模块具体用于：计算所有所述终点对应的起点数量的平均值和逻辑门数量的平均值；根据所有所述终点对应的起点数量的平均值确定起点数量基准值，根据所有所述终点对应的逻辑门数量的平均值确定逻辑门数量基准值。

9.一种电子设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述电路动态电压降的检测方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述电路动态电压降的检测方法的步骤。