KR20070059626A - Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법 - Google Patents

Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법 Download PDF

Info

Publication number
KR20070059626A
KR20070059626A KR1020050118674A KR20050118674A KR20070059626A KR 20070059626 A KR20070059626 A KR 20070059626A KR 1020050118674 A KR1020050118674 A KR 1020050118674A KR 20050118674 A KR20050118674 A KR 20050118674A KR 20070059626 A KR20070059626 A KR 20070059626A
Authority
KR
South Korea
Prior art keywords
flop
flip
transfer level
mtcmos
simulation
Prior art date
Application number
KR1020050118674A
Other languages
English (en)
Inventor
문성필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050118674A priority Critical patent/KR20070059626A/ko
Publication of KR20070059626A publication Critical patent/KR20070059626A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

MTCMOS 회로에 대한 레지스터 전송 수준(Register-Transfer Level) 모델링 및 시뮬레이션을 이용하여 리텐션 플립플롭의 사용 개수를 감소시키는 방법이 개시된다. 상기 MTCMOS 회로에서의 리텐션 플립플롭 감소방법은, (a) MTCMOS(Multi-Threshold Complementary Metal Oxide Semiconductor) 회로에서 리텐션 플립플롭을 사용하는 블록들과 일반 플립플롭을 사용하는 블록들을 분할하는 단계, (b) 소정의 블록들에 대해 원본 레지스터 전송수준(Register-Transfer Level) 코드를 입력받아 MTCMOS 시뮬레이션 모델을 생성하는 단계, (c) 상기 레지스터 전송수준 코드를 이용하여 레지스터 전송수준의 시뮬레이션을 수행하는 단계, (d) 상기 시뮬레이션 결과, 상기 레지스터 전송수준 코드와 다른 동작을 하는 경우에는 상기 (a) 단계를 다시 수행하는 단계, (e) 상기 시뮬레이션 결과, 상기 레지스터 전송수준 코드와 동일하게 정상적인 동작을 하는 경우에는 상기 리텐션 플립플롭을 사용하는 블록들과 상기 일반 플립플롭을 사용하는 블록들에 대해 합성 스크립트(Synthesis script)를 생성하는 단계, 및 (f) 상기 레지스터 전송수준 코드를 이용하여 논리합성을 수행하는 단계를 구비하는 것을 특징으로 한다.

Description

ＭＴＣＭＯＳ 회로에 대한 레지스터 전송 수준 모델링 및 시뮬레이션을 이용한 리텐션 플립플롭 감소 방법{A retention flip-flop reduction method using the register-transfer level modeling and simulation for MTCMOS circuit}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 MTCMOS 회로에서의 리텐션 플립플롭 감소방법을 나타내는 플로우차트(flow chart)이다.
도 2는 조합 논리회로에 대한 MTCMOS 모델링 예를 나타내는 도면이다.
도 3은 일반 플립플롭에 대한 MTCMOS 모델링 예를 나타내는 도면이다.
도 4는 리텐션 플립플롭 모델의 간단화를 나타내는 도면이다.
도 5는 리텐션 플립플롭에 대한 MTCMOS 모델링 예를 나타내는 도면이다.
본 발명은 MTCMOS(Multi-Threshold Complementary Metal Oxide Semiconductor) 회로에 관한 것으로, 특히 MTCMOS 회로에서의 리텐션(Retention) 플립플롭 감소방법에 관한 것이다.
반도체 기술의 발달로 고성능 시스템이 많이 출현함에 따라서, 반도체 회로의 저전력 동작에 대한 요구도 크게 증대되고 있다. 특히 배터리 성능 개발에는 한계가 있기 때문에 휴대용 제품, 즉 휴대폰이나 PDA등과 같은 모바일(mobile) 제품군에서는 저전력 소모가 설계에서 가장 중요하게 고려돼야 하는 요소이다. 최근에는 이러한 모바일 제품들의 스탠바이 모드에서 소모되는 누설 전력(leakage power)를 줄이기 위한 방법으로 MTCMOS(Multi-Threshold Complementary Metal Oxide Semiconductor) 기법이 많이 사용되고 있다.
MTCMOS 회로는 일반적인 CMOS(Complementary Metal Oxide Semiconductor) 회로와 접지(ground) 사이에 트랜지스터를 연결하여 동작 모드에 따라서 스위칭하도록 구성되어 있다. 즉, 액티브(Active) 모드 시에는 트랜지스터를 온(on)시켜 CMOS회로와 동일한 동작을 하게 되고, 스탠바이 모드 시에는 트랜지스터를 오프(off)시켜 CMOS 회로와 접지 사이에 형성되는 전류 경로(current path)를 끊어지게 함으로써 누설 전류(leakage current)를 줄인다.
한편 MTCMOS 회로에서 스탠바이 모드 시 누설전류 경로를 끊어 버리면 MTCMOS 회로내의 논리 게이트의 출력이 플로우트(float)되어서 "0"이나 "1"의 정확한 값을 같지 않는 불확실한 상태(unknown state)가 되어 버려 이전의 데이터가 소실되는 문제점이 발생한다. 이 문제를 해결하기 위해서 MTCMOS 회로에서는 스탠바이 모드 이전의 데이터를 보존하기 위해서 기억소자로서 일반 플립플롭대신에 리텐션(Retention) 플립플롭이라는 특수한 기능의 논리 게이트를 사용한다.
그런데 리텐션 플립플롭은 스탠바이 모드 시에 기존 데이터를 보존하는 기능 을 가지고 있기 때문에 일반 플립플롭보다 칩 면적이 약 1.8배 크다. 따라서 종래의 MTCMOS 회로에서는 시스템 내에 존재하는 모든 기억소자를 리텐션 플립플롭으로 사용함으로써 일반 CMOS 회로보다 누설전력 소모는 적지만 칩 면적이 커지는 문제점이 발생하였다.
한편 시스템내의 기억소자들 중에는 스탠바이 모드 이전의 데이터를 굳이 가지고 있지 않아도 시스템의 동작에 아무런 문제를 일으키지 않는 것들이 있다. 따라서 시스템 내에서 데이터 보존이 필요한 기억소자에만 리텐션 플립플롭을 사용하고 그렇지 않은 경우에는 일반 플립플롭을 사용함으로써 기존의 MTCMOS 회로보다 칩 면적을 줄일 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는, MTCMOS 회로에 대한 레지스터 전송 수준(Register-Transfer Level) 모델링 및 시뮬레이션을 이용하여 시스템 내에서 리텐션 플립플롭의 필요여부를 확인하고 필요가 없는 블록에서는 일반 플립플롭으로 대체함으로써 리텐션 플립플롭의 사용 개수를 감소시키는 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 MTCMOS 회로에서의 리텐션 플립플롭 감소방법은, (a) MTCMOS(Multi-Threshold Complementary Metal Oxide Semiconductor) 회로에서 리텐션 플립플롭을 사용하는 블록들과 일반 플립플롭을 사용하는 블록들을 분할하는 단계; (b) 소정의 블록들에 대해 원본 레지스터 전송 수준(Register-Transfer Level) 코드를 입력받아 MTCMOS 시뮬레이션 모델을 생성하는 단계; (c) 상기 레지스터 전송수준 코드를 이용하여 레지스터 전송수준의 시뮬레이션을 수행하는 단계; (d) 상기 시뮬레이션 결과, 상기 레지스터 전송수준 코드와 다른 동작을 하는 경우에는 상기 (a) 단계를 다시 수행하는 단계; (e) 상기 시뮬레이션 결과, 상기 레지스터 전송수준 코드와 동일하게 정상적인 동작을 하는 경우에는 상기 리텐션 플립플롭을 사용하는 블록들과 상기 일반 플립플롭을 사용하는 블록들에 대해 합성 스크립트(Synthesis script)를 생성하는 단계; 및 (f) 상기 레지스터 전송수준 코드를 이용하여 논리합성을 수행하는 단계를 구비하는 것을 특징으로 한다.
상기 리텐션 플립플롭을 사용하는 블록은 기억소자가 스탠바이 모드 이전의 값을 보존해야 하는 블록을 의미한다. 상기 일반 플립플롭을 사용하는 블록은 기억소자가 값을 보존할 필요가 없는 블록을 의미한다.
상기 MTCMOS 시뮬레이션 모델은, 리텐션 플립플롭에 대한 모델과 일반 플립플롭에 대한 모델을 포함한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 MTCMOS 회로에서의 리텐션 플립플롭 감소방법을 나타내는 플로우차트(flow chart)이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 리텐션 플립플롭 감소방법은 단계(11) 내지 단계(17)을 포함한다.
먼저 MTCMOS 회로에서 리텐션 플립플롭을 사용하는 블록들과 일반 플립플롭을 사용하는 블록들을 분할한다(단계(11)). 여기에서 리텐션 플립플롭을 사용하는 블록은 기억소자가 스탠바이 모드 이전의 값을 보존해야 하는 블록을 의미하고, 일반 플립플롭을 사용하는 블록은 기억소자가 값을 보존할 필요가 없는 블록을 의미한다.
다음에 소정의 블록들에 대해 원본 레지스터 전송수준(Register-Transfer Level, RTL) 코드(18)를 입력받아 MTCMOS 시뮬레이션 모델을 생성한다(단계(12)). 여기에서 MTCMOS 시뮬레이션 모델은 기억소자의 모델링 방법에 따라서 리텐션 플립플롭에 대한 모델과 일반 플립플롭에 대한 모델의 2가지로 구분된다. 첫 번째 작업에서 리텐션 플립플롭 블록과 일반 플립플롭 블록으로 분할한 정보대로 시뮬레이션 모델을 자동 생성한다. MTCMOS 모델 자동 생성 방법은 뒤에서 설명하겠다.
다음에 MTCMOS 시뮬레이션 모델이 생성되면, 상기 레지스터 전송수준 코드(18)를 이용하여 레지스터 전송수준의 시뮬레이션을 수행하여 원본 레지스터 전송수준 코드(18)와 동일하게 정상적인 동작을 하는지 확인한다(단계(13)).
상기 시뮬레이션 결과, 원본 레지스터 전송수준 코드(18)와 다른 동작을 하는 경우에는, 즉 정상동작을 수행하지 않는 경우에는 단계(11)을 다시 수행하도록 한다(단계(14) 및 단계(11)). 원본 레지스터 전송수준 코드(18)와 다른 동작을 한다는 것은 데이터를 보존해야 하는 블록에서 리텐션 플립플롭이 사용되지 않고 일반 플립플롭이 사용되었음을 의미한다. 따라서 시뮬레이션 결과로부터 어느 블록이 오동작의 원인임을 밝혀 내고 이를 바탕으로 리텐션 플립플롭 블록과 일반 플립플롭 블록을 분할하는 첫 번째 작업을 다시 수행한다.
상기 시뮬레이션 결과, 레지스터 전송수준 코드(18)와 동일하게 정상적인 동작을 하는 경우에는 상기 리텐션 플립플롭을 사용하는 블록들과 상기 일반 플립플롭을 사용하는 블록들에 대해 합성 스크립트(Synthesis script)를 생성한다(단계(14) 및 단계(15)).
다음에 상기 레지스터 전송수준 코드(18)를 이용하여 논리합성(logic synthesis)을 수행한다(단계(16)). 그리고 최종적으로 논리합성된 게이트 레벨 네트리스트(netlist)를 출력한다(단계(17)).
도 2는 조합 논리회로에 대한 MTCMOS 모델링 예를 나타내는 도면이다. 조합 논리회로를 MTCMOS로 구현할 경우에 동작은 비교적 간단하다. 만약 스탠바이 모드로 전환되어 파우워 오프(power off) 신호가 활성화되면 모든 조합 논리회로의 출력이 불확실한 상태(unknown state)가 되도록 레지스터 전송 수준의 코드를 변환한다. 도 2에서 왼편은 일반적으로 기술되는 레지스터 전송 수준의 코드 중에서 조합 논리회로 부분이고, 오른편은 이를 MTCMOS로 모델링한 예이다.
도 2에 도시된 바와 같이, 모듈(module) 포트 및 입력(input) 포트 선언에는 MTCMOS 제어신호인 "PD"와 "reset_nff" 포트를 추가해준다. 여기에서 "PD" 신호는 파우워 오프(power off)를 의미하며 이 신호가 "1"이 되면 스탠바이 모드로 전환되는 것을 의미하고, "reset_nff" 신호는 일반 플립플롭을 위한 신호로 아래에서 설명된다.
물리적인 net을 의미하는 continuous assignment는 ternary operator인 "?"를 사용하여 "PD" 신호가 "1"일 때 좌항에 해당되는 net이 "x"(unknown state)가 되도록 변환한다. 조합 논리회로로 구성되는 always statement는 conditional operator인 "if" statement를 이용해 "PD" 신호가 "1"일 때 always statement내에 있는 모든 출력 신호를 검색하여 "x"(unknown state)가 되도록 변환한다. 마지막으로 서브 모듈 instance의 경우에는 parent 모듈과 동일하게 "PD"와 "reset_nff" 포트를 추가해준다.
도 3은 일반 플립플롭에 대한 MTCMOS 모델링 예를 나타내는 도면이다. 먼저 always statement의 sensitivity list에 "PD"와 "reset_nff" 신호를 추가한다. 그리고 조합 논리회로와 마찬가지로 "if" conditional statement를 이용해 "PD" 신호가 "1"일 때 always statement내의 모든 출력 신호를 검색하여 "x"(unknown state)가 되도록 변환한다.
한편 일반 플립플롭의 경우에는 스탠바이 모드에서 액티브 모드로 전환이 되면, 즉 "PD" 신호가 "1"에서 "0"으로 바뀌면 출력을 "x"에서 "0" 또는 "1"의 안정된 값으로 셋팅(setting)해 줘야 하는데, 이를 위해서 별도의 리셋 신호인 "reset_nff" 신호를 추가해 준다. 도 3에 도시된 예에서는 "reset_nff" 신호가 "0"이면 always statement내의 모든 출력 신호가 "0"으로 셋팅된다.
도 4는 리텐션 플립플롭 모델의 간단화를 나타내는 도면이다. 도 4에서 왼쪽은 리텐션 플립플롭의 모든 동작을 모델링한 것이고, 오른쪽은 실적용하기 쉽도록 간단하게 모델링한 것이다. 원본 리텐션 플립플롭은 일반 플립플롭 대비 "sc"와 "mtc" 신호를 추가로 가지고 있으며, "sc" 신호가 "0"일 경우에는 플립플롭의 출력이 "x"가 되고 "mtc" 신호가 "1"이 되면 이전의 출력 신호를 내부에서 보존하도록 되어있다.
도 4에 도시된 모델을 보면 알 수 있듯이 상당히 많은 신호와 동작 방식으로 인해 빠른 검증을 위한 레지스터 전송 수준에서의 모델링 방법으로는 적절하지가 않다. 따라서 본 발명에서는 몇 가지 가정을 통해서 리텐션 플립플롭의 동작을 간단화 시켜 모델링한다. 첫 번째 가정은 "mtc" 신호가 활성화되었을 때 클럭(clock)과 글로벌 리셋(global reset) 신호가 변화가 없다는 것이다. 두 번째 가정은 "mtc" 신호가 활성화될 때만 "sc"신호가 활성화된다는 것이다.
앞에서 언급한 두 가지 가정은 종래의 MTCMOS 구현 회로 동작에 모두 적용되고 있는 사항이며, 이 가정들을 만족한다면 도 4의 오른쪽과 같이 간단한 일반 플립플롭처럼 모델링이 가능하게 된다. 이렇게 간단화시킨 리텐션 플립플롭 모델은 실제로 MTCMOS 모델 생성기의 구현을 손쉽게 하고 레지스터 전송 수준 시뮬레이션 수행 속도도 높이는 역할을 한다.
도 5는 리텐션 플립플롭에 대한 MTCMOS 모델링 예를 나타내는 도면이다. 모델링이라 하지만, 실제로는 원본 레지스터 전송 코드를 그대로 가져다 쓰게 되며, 일반 플립플롭이 사용된 MTCMOS 회로에 대한 모델링과 달리 "PD" 신호와 무관한 동 작을 하게 된다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 리텐션 플립플롭 감소방법을 이용하여 MTCMOS 회로내의 리텐션 플립플롭을 선택적으로 사용하면 종래의 MTCMOS 회로보다 리텐션 플립플롭의 사용 개수를 줄일 수가 있다. 본 발명의 효과는 시스템 내의 스탠바이 모드에서 데이터를 보존하지 않아도 되는 기억소자가 많을 경우일수록 극대화된다. 일반적으로 MTCMOS로 구현된 시스템 내에서 리텐션 플립플롭이 약 30~40% 차지한다고 했을 때, 만약 50%의 리텐션 플립플롭을 일반 플립플롭으로 바꿀 수 있다면 기억소자 부분의 면적을 25~27%, 전체 시스템의 면적을 7~10% 가량 줄일 수가 있다.

Claims (4)

  1. (a) MTCMOS(Multi-Threshold Complementary Metal Oxide Semiconductor) 회로에서 리텐션 플립플롭을 사용하는 블록들과 일반 플립플롭을 사용하는 블록들을 분할하는 단계;
    (b) 소정의 블록들에 대해 원본 레지스터 전송수준(Register-Transfer Level) 코드를 입력받아 MTCMOS 시뮬레이션 모델을 생성하는 단계;
    (c) 상기 레지스터 전송수준 코드를 이용하여 레지스터 전송수준의 시뮬레이션을 수행하는 단계;
    (d) 상기 시뮬레이션 결과, 상기 레지스터 전송수준 코드와 다른 동작을 하는 경우에는 상기 (a) 단계를 다시 수행하는 단계;
    (e) 상기 시뮬레이션 결과, 상기 레지스터 전송수준 코드와 동일하게 정상적인 동작을 하는 경우에는 상기 리텐션 플립플롭을 사용하는 블록들과 상기 일반 플립플롭을 사용하는 블록들에 대해 합성 스크립트(Synthesis script)를 생성하는 단계; 및
    (f) 상기 레지스터 전송수준 코드를 이용하여 논리합성을 수행하는 단계를 구비하는 것을 특징으로 하는 MTCMOS 회로에서의 리텐션 플립플롭 감소방법.
  2. 제1항에 있어서, 상기 리텐션 플립플롭을 사용하는 블록은, 기억소자가 스탠바이 모드 이전의 값을 보존해야 하는 블록인 것을 특징으로 하는 MTCMOS 회로에서 의 리텐션 플립플롭 감소방법.
  3. 제1항에 있어서, 상기 일반 플립플롭을 사용하는 블록은, 기억소자가 값을 보존할 필요가 없는 블록인 것을 특징으로 하는 MTCMOS 회로에서의 리텐션 플립플롭 감소방법.
  4. 제1항에 있어서, 상기 MTCMOS 시뮬레이션 모델은, 리텐션 플립플롭에 대한 모델과 일반 플립플롭에 대한 모델을 포함하는 것을 특징으로 하는 MTCMOS 회로에서의 리텐션 플립플롭 감소방법.
KR1020050118674A 2005-12-07 2005-12-07 Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법 KR20070059626A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050118674A KR20070059626A (ko) 2005-12-07 2005-12-07 Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118674A KR20070059626A (ko) 2005-12-07 2005-12-07 Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법

Publications (1)

Publication Number Publication Date
KR20070059626A true KR20070059626A (ko) 2007-06-12

Family

ID=38355907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118674A KR20070059626A (ko) 2005-12-07 2005-12-07 Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법

Country Status (1)

Country Link
KR (1) KR20070059626A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010131076A1 (en) * 2009-05-14 2010-11-18 Freescale Semiconductor, Inc. Method for power reduction and a device having power reduction capabilities
WO2014106844A1 (en) * 2013-01-03 2014-07-10 B.G. Negev Technologies And Applications Ltd. Method for finding non-essential flip flops in a vlsi design that do not require retention in standby mode
US9985610B2 (en) 2016-01-25 2018-05-29 Samsung Electronics Co., Ltd. Semiconductor device and a method of operating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010131076A1 (en) * 2009-05-14 2010-11-18 Freescale Semiconductor, Inc. Method for power reduction and a device having power reduction capabilities
US8432209B2 (en) 2009-05-14 2013-04-30 Freescale Semiconductor, Inc. Method for power reduction and a device having power reduction capabilities
WO2014106844A1 (en) * 2013-01-03 2014-07-10 B.G. Negev Technologies And Applications Ltd. Method for finding non-essential flip flops in a vlsi design that do not require retention in standby mode
US9985610B2 (en) 2016-01-25 2018-05-29 Samsung Electronics Co., Ltd. Semiconductor device and a method of operating the same

Similar Documents

Publication Publication Date Title
Benini et al. Transformation and synthesis of FSMs for low-power gated-clock implementation
CN102823143B (zh) 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
US6813750B2 (en) Logic circuit design equipment and method for designing logic circuit for reducing leakage current
US6640333B2 (en) Architecture for a sea of platforms
CN101539958B (zh) 一种标准单元库和集成电路的设计方法和装置
US20040060023A1 (en) Voltage island chip implementation
US20020002701A1 (en) Automatic circuit generation apparatus and method, and computer program product for executing the method
US9471278B2 (en) Low area full adder with shared transistors
CN102016749B (zh) 时钟门控系统和方法
CN113408222B (zh) 文件生成方法、装置、电子设备及存储介质
Rauchenecker et al. Exploiting reversible logic design for implementing adiabatic circuits
US7958476B1 (en) Method for multi-cycle path and false path clock gating
Xue et al. Fine-tuning CLB placement to speed up reconfigurations in NVM-based FPGAs
KR20070059626A (ko) Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법
Liu et al. Asynchronous computing in sense amplifier-based pass transistor logic
US7415685B2 (en) Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect
US7844937B2 (en) Method and apparatus for making a semiconductor device using hardware description having merged functional and test logic blocks
US20160217239A1 (en) Method and system for selecting stimulation signals for power estimation
CN109842402B (zh) 一种低功耗隔离电路及其方法、芯片
WO2020106339A2 (en) All-digital camouflage circuit
Salah An area efficient multi-mode memory controller based on dynamic partial reconfiguration
CN117236254B (zh) 可配置逻辑块控制方法、可配置逻辑块及存储介质
CN117235007B (zh) 互连模块控制方法、互连模块及存储介质
Xue et al. Non-volatile memories in FPGAs: Exploiting logic similarity to accelerate reconfiguration and increase programming cycles
US20230418556A1 (en) Static cmos-based full adder circuits

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination