CN117235007B - 互连模块控制方法、互连模块及存储介质 - Google Patents

Abstract

本发明公开了一种互连模块控制方法、互连模块及存储介质。其中，该方法包括：获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；基于上述背偏置电压值对上述互连模块进行控制。本发明解决了现有的可编程类芯片中的互连模块在工作时为固定延时和固定功耗的技术问题。

Description

互连模块控制方法、互连模块及存储介质

技术领域

本发明涉及芯片技术领域，具体而言，涉及一种互连模块控制方法、互连模块及存储介质。

背景技术

互连模块是FPGA或CPLD等可编程类芯片的重要组成部分，面积上占据了整体芯片的大部分，其功耗和延时对芯片整体的影响也是巨大的。在可编程芯片的实际布局布线过程中，还需要对关键路径、其他路径进行电路级的延时匹配，这种匹配一般需要消耗更多的逻辑资源（比如反相器或者查找表等）。所以，降低INTB模块的功耗或者调节其延时，是优化可编程芯片架构与电路的重要研究目标。

现有技术中，通过设置不同类型的互连线，比如优化速度的高速布线、优化面积的正常绕线，赋予互连模块更多的可操作参数，比如信号延时、布线便利度等。但是，这些布线资源的速度是固定的，专线专用，不能调节这些布线上的延时。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种互连模块控制方法、互连模块及存储介质，以至少解决现有的可编程类芯片中的互连模块在工作时为固定延时和固定功耗的技术问题。

根据本发明实施例的一个方面，提供了一种互连模块控制方法，包括：获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；基于上述背偏置电压值对上述互连模块进行控制。

可选的，上述获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息，包括：基于上述工作路径信息，确定上述互连模块的工作路径，其中，上述工作路径包括以下至少之一：标准路径、关键路径和补偿路径；基于上述工作路径，确定上述工作模式信息，其中，上述标准路径下上述互连模块的工作模式信息为标准模式，上述关键路径下上述互连模块的工作模式信息为高性能模式，上述补偿路径下上述互连模块的工作模式信息为低功耗模式。

可选的，上述基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值，包括：在上述工作模式为上述高性能模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0；在上述工作模式为上述低功耗模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1；在上述工作模式为上述标准模式的情况下，确定上述互连模块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与上述高性能模式的配置位目标值组合和上述低功耗模式的配置位目标值组合不同。

可选的，上述基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，包括：基于上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的配置位目标值，以及上述互连模块的配置单元阵列中预先存储的上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的字线和位线，对上述每个P型晶体管配置位和上述每个N型晶体管配置位进行赋值；基于上述P型晶体管配置位的赋值，确定P型晶体管背偏置电压；基于上述N型晶体管配置位的赋值，确定N型晶体管背偏置电压；基于上述P型晶体管背偏置电压和上述N型晶体管背偏置电压，确定配置信息。

可选的，上述基于上述背偏置电压值对上述互连模块进行控制，包括：将上述P型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的P型晶体管；将上述N型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的N型晶体管。

根据本发明实施例的另一方面，还提供了一种互连模块，包括：模式选择单元，用于获取互连模块的工作路径信息，基于上述工作路径信息确定工作模式信息，并基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；配置单元阵列，用于基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；上述输入缓冲器、上述多路选通器和上述输出缓冲器，用于接收上述背偏置电压值，基于上述背偏置电压值完成对上述互连模块的控制。

根据本发明实施例的另一方面，还提供了一种非易失性存储介质，上述非易失性存储介质存储有多条指令，上述指令适于由处理器加载并执行任意一项上述的互连模块控制方法。

根据本发明实施例的另一方面，还提供了一种处理器，上述处理器用于运行程序，其中，上述程序被设置为运行时执行任意一项上述的互连模块控制方法。

根据本发明实施例的另一方面，还提供了一种电子设备，包括存储器和处理器，上述存储器中存储有计算机程序，上述处理器被设置为运行上述计算机程序以执行任意一项上述的互连模块控制方法。

在本发明实施例中，通过获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；基于上述背偏置电压值对上述互连模块进行控制，达到了调节互连模块的背偏压来实现不同的工作模式，给模块中电路中的背偏置电压赋予合适的值，改变晶体管的阈值的目的，从而实现了降低功耗或者提高性能的技术效果，进而解决了现有的可编程类芯片中的互连模块在工作时为固定延时和固定功耗的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的互连模块控制方法流程图；

图2是根据本发明实施例的一种可选的互连模块结构示意图；

图3是根据本发明实施例的一种可选的实施电路结构示意图；

图4是根据本发明实施例的一种可选的配置单元阵列结构示意图；

图5是根据本发明实施例的一种可选的互连模块控制流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

为了便于描述，以下对本申请实施例涉及的部分名词或术语进行说明：

FPGA，FieldProgrammableGateArray，现场可编程门阵列，属于专用集成电路中的一种半定制电路，能够有效的解决器件制备完成后无法进行升级或修改逻辑功能的问题。FPGA的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元等。FPGA类芯片逻辑资源丰富、可重复编程、上市周期快，广泛应用于众多市场领域。

INTB，Interconnect Block，互连模块，是FPGA芯片中用来实现逻辑互连的基础模块，主要由多路选通器（MUX，Multiplexer）组成，通过不同的配置来实现不同信号之间的相互联通。INTB模块的延时是FPGA内部电路延时的重要组成，也常被用做匹配元素以满足时序电路所需要的建立/保持时间等关键延时要求。每个INTB的配置信息都放在存储单元阵列中，该阵列包含26*64个存储单元。

CLB，Configurable Logic Block，可配置逻辑块，是FPGA中实现组合/时序逻辑的基础模块，一般由查找表、寄存器和进位逻辑构成。在现代FPGA设计中，每个CLB都会搭配一个相邻的INTB模块，以实现信号的输入输出。用户应用经过综合后，会将相关的逻辑功能进行打包，放入一个或多个CLB模块中，再与其他逻辑块实现互连。

互连模块是FPGA芯片中用来实现逻辑互连的基础模块，主要由多路选通器（MUX，Multiplexer）和缓冲器组成，通过不同的配置来实现不同信号之间的相互联通。INTB模块的延时是FPGA内部电路延时的重要组成，也常被用做匹配元素以满足时序电路所需要的建立/保持时间等关键延时要求。

根据本发明实施例，提供了一种互连模块控制的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1是根据本发明实施例的互连模块控制方法流程图，如图1所示，该方法包括如下步骤：

步骤S102，获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；

步骤S104，基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；

步骤S106，基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；

步骤S108，基于上述背偏置电压值对上述互连模块进行控制。

在本发明实施例中，上述步骤S102至S108中提供的互连模块控制方法的执行主体为互连模块控制系统，采用上述系统获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；基于上述背偏置电压值对上述互连模块进行控制。

根据本发明实施例，还提供一种互连模块，如图2所示的互连模块结构示意图，上述INTB模块（互连模块）除了标准的IBUF（输入缓冲器）、MUX（多路选通器）、OBUF（输出缓冲器）和CFGMEM（配置单元阵列）之外，还增加了新的MSel（模式选择单元），为互连模块提供标准模式、低功耗模式和高性能模式三种工作模式。

上述模式选择单元，用于获取互连模块的工作路径信息，基于上述工作路径信息确定工作模式信息，并基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；上述配置单元阵列，用于基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；上述输入缓冲器、上述多路选通器和上述输出缓冲器，用于接收上述背偏置电压值，基于上述背偏置电压值完成对上述互连模块的控制。

可选的，当该INTB模块被设置到关键路径上时，则设置为高性能模式，降低传输延时，提高工作频率；当该INTB模块需要用来补偿路径延时，则设置为低功耗模式，同时获得更长一些的传输延时；当该INTB模块未被使用时，为了降低静态功耗，可设置为低功耗模式；其他情况，则可以设置为标准模式。

通过本发明实施例，新增加的模式选择单元MSel，通过调节INTB功能模块的背偏压来实现不同的工作模式，给INTB模块中MUX选通器、输入/输出缓冲器等电路中的背偏置电压赋予合适的值，改变P管和N管（P型和N型晶体管）的阈值，从而起到降低功耗或者提高性能的效果。

在一种可选的实施例中，上述获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息，包括：基于上述工作路径信息，确定上述互连模块的工作路径，其中，上述工作路径包括以下至少之一：标准路径、关键路径和补偿路径；基于上述工作路径，确定上述工作模式信息，其中，上述标准路径下上述互连模块的工作模式信息为标准模式，上述关键路径下上述互连模块的工作模式信息为高性能模式，上述补偿路径下上述互连模块的工作模式信息为低功耗模式。

作为一种可选的实施例，获取INTB模块被设置路径的路径信息，当该INTB模块被设置到关键路径上时，则确定上述工作模式信息设置为高性能模式，降低传输延时，提高工作频率；当该INTB模块被设置到补偿路径时，需要用来补偿路径延时，则确定上述工作模式信息设置为低功耗模式，同时获得更长一些的传输延时；当该INTB模块未被使用时，为了降低静态功耗，可设置为低功耗模式；其他情况，则可以确定上述工作模式信息设置为标准模式。

在一种可选的实施例中，上述基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值，包括：在上述工作模式为上述高性能模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0；在上述工作模式为上述低功耗模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1；在上述工作模式为上述标准模式的情况下，确定上述互连模块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与上述高性能模式的配置位目标值组合和上述低功耗模式的配置位目标值组合不同。

可选的，该模式选择单元的具体实现方式可以有多种方法，如图3所示的模式选择单元实施电路结构示意图，VDD是电源，GND是地信号，P1、P0、N1、N0是四个配置位，PBB是P管背偏压，NBB是N管背偏压。

作为一种可选的实施例，通过调节INTB功能模块的背偏压来实现不同的工作模式，给模块中MUX选通器、输入/输出缓冲器等电路中的背偏置电压赋予合适的值，改变P管和N管（P型和N型晶体管）的阈值，从而起到降低功耗或者提高性能的效果。

可选的，在上述工作模式设置为上述高性能模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0，例如：P1=1/P0=1/N1=0/N0=0，即P管背偏接地/N管背偏接电源。

可选的，在上述工作模式设置为上述低功耗模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1，例如：P1=0/P0=0/N1=1/N0=1，即P管背偏接电源/N管背偏接地。

可选的，在上述工作模式设置为上述标准模式的情况下，确定上述互连模块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与上述高性能模式的配置位目标值组合和上述低功耗模式的配置位目标值组合不同，例如：不同于P1=1/P0=1/N1=0/N0=0和P1=0/P0=0/N1=1/N0=1的其他组合，即P管和N管背偏置电压均接地。

需要说明的是，上述P型晶体管配置位和上述N型晶体管配置位可以为多个，如：P2、P1、P0、N2、N1、N0，或者P1、P0、N1、N0，上述配置位目标值组合仅仅以P1、P0、N1、N0为例。

在一种可选的实施例中，上述基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，包括：基于上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的配置位目标值，以及上述互连模块的配置单元阵列中预先存储的上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的字线和位线，对上述每个P型晶体管配置位和上述每个N型晶体管配置位进行赋值；基于上述P型晶体管配置位的赋值，确定P型晶体管背偏置电压；基于上述N型晶体管配置位的赋值，确定N型晶体管背偏置电压；基于上述P型晶体管背偏置电压和上述N型晶体管背偏置电压，确定配置信息。

作为一种可选的实施例，仍以P1、P0、N1、N0为例，工作模式、配置位赋值和背偏压连接方式三者之间的对应关系如下：低功耗模式时，P1=0/P0=0/N1=1/N0=1，即P管背偏接电源/N管背偏接地；高性能模式时，P1=1/P0=1/N1=0/N0=0，即P管背偏接地/N管背偏接电源；正常工作模式，P1/P0/N1/N0的其他组合，即P管和N管背偏置电压均接地。

需要说明的是，如图4所示的CFGMEM配置单元阵列结构示意图，是一个由26×64=1664个配置位组成的配置阵列，从00~25共26条字线、00~63共64条位线。相关模式选择信息存储在配置阵列中，具体使用P1、P0、N1、N0四个配置位的信息，为兼容现有INTB应用生态，四个配置位的字线和位线有特殊安排，序号如表1所示：

表1

还需要说明的是，P1、P0、N1、N0，4个配置位仅为举例，实际P型晶体管配置位和N型晶体管配置位可以为多个，例如P2、P1、P0，N2、N1、N0等，越多的配置位可以实现配置备份，从而防止导通，降低故障概率。当P型配置位只有一个P0时，若P0故障导致电平变化为中间值，VDD和GND端就会导通造成模式选择单元出故障；当P型配置位有P1和P0时，若只有P0故障，VDD电平输入到P1是正常的，所以即使P0电平变化为中间值，也不会导通造成模式选择单元出故障，除非P1和P0同时故障。因此，越多的配置位，就越能降低故障率。

在一种可选的实施例中，上述基于上述背偏置电压值对上述互连模块进行控制，包括：将上述P型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的P型晶体管；将上述N型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的N型晶体管。

作为一种可选的实施例，将上述P型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的P型晶体管；以及将上述N型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的N型晶体管，从而改变MUX选通器、输入/输出缓冲器等电路中P管和N管的阈值，起到调节功耗和延时的效果。

在本发明实施例中，如图5所示的互连模块控制流程示意图，增加了工作模式选择的INTB模块，可以动态调整功耗和延时情况，其具体工作流程如下，先进行模式选择，布局布线后完成功能/性能验证，生成码流文件，通过下载配置给CFGMEM中的存储单元进行赋值，然后INTB模块就可以正常工作了。

通过上述步骤，首先给上述配置位赋不同值，然后通过背偏压选择电路给模块中功能电路的背偏置电压赋予相应值，改变MUX选通器、输入/输出缓冲器等电路中P管和N管的阈值，从而起到调节功耗和延时的效果；为INTB模块增加了模式选择功能，包含低功耗、高性能、正常工作三种模式，并将相关模式选择信息存储在配置阵列中，通过改变MUX和缓冲器单元中晶体管的背偏置电压来动态调节INTB模块功耗/延时的技术路径，利用INTB模块的配置阵列中特定位置进行存储，应用优势明显，实现电路结构简单，实用性强。

根据本发明的实施例，还提供了一种非易失性存储介质的实施例。可选的，在本实施例中，上述非易失性存储介质可以用于保存上述实施例1所提供的互连模块控制方法所执行的程序代码。

可选的，在本实施例中，上述非易失性存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中。

可选的，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；基于上述背偏置电压值对上述互连模块进行控制。

可选的，上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码：基于上述工作路径信息，确定上述互连模块的工作路径，其中，上述工作路径包括以下至少之一：标准路径、关键路径和补偿路径；基于上述工作路径，确定上述工作模式信息，其中，上述标准路径下上述互连模块的工作模式信息为标准模式，上述关键路径下上述互连模块的工作模式信息为高性能模式，上述补偿路径下上述互连模块的工作模式信息为低功耗模式。

可选的，上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码：在上述工作模式为上述高性能模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0；在上述工作模式为上述低功耗模式的情况下，确定上述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1；在上述工作模式为上述标准模式的情况下，确定上述互连模块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与上述高性能模式的配置位目标值组合和上述低功耗模式的配置位目标值组合不同。

可选的，上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码：基于上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的配置位目标值，以及上述互连模块的配置单元阵列中预先存储的上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的字线和位线，对上述每个P型晶体管配置位和上述每个N型晶体管配置位进行赋值；基于上述P型晶体管配置位的赋值，确定P型晶体管背偏置电压；基于上述N型晶体管配置位的赋值，确定N型晶体管背偏置电压；基于上述P型晶体管背偏置电压和上述N型晶体管背偏置电压，确定配置信息。

可选的，上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码：将上述P型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的P型晶体管；将上述N型晶体管背偏置电压输入上述输入缓冲器、上述多路选通器和上述输出缓冲器中的N型晶体管。

根据本发明的实施例，还提供了一种处理器的实施例。可选的，在本实施例中，上述非易失性存储介质可以用于保存上述实施例1所提供的互连模块控制方法所执行的程序代码。

本申请实施例提供了一种电子设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现以下步骤：获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；基于上述背偏置电压值对上述互连模块进行控制。

本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：获取互连模块的工作路径信息，并基于上述工作路径信息确定工作模式信息；基于上述工作模式信息，确定上述互连模块的多个配置位分别对应的多个配置位目标值；基于上述多个配置位目标值对上述多个配置位进行赋值，确定配置信息，其中，上述配置信息用于确定上述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；基于上述背偏置电压值对上述互连模块进行控制。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种互连模块控制方法，其特征在于，包括：

获取互连模块的工作路径信息，并基于所述工作路径信息确定工作模式信息；

基于所述工作模式信息，确定所述互连模块的多个配置位分别对应的多个配置位目标值；

基于所述多个配置位目标值对所述多个配置位进行赋值，确定配置信息，其中，所述配置信息用于确定所述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；

基于所述背偏置电压值对所述互连模块进行控制；

所述获取互连模块的工作路径信息，并基于所述工作路径信息确定工作模式信息，包括：

基于所述工作路径信息，确定所述互连模块的工作路径，其中，所述工作路径包括以下至少之一：标准路径、关键路径和补偿路径；

基于所述工作路径，确定所述工作模式信息，其中，所述标准路径下所述互连模块的工作模式信息为标准模式，所述关键路径下所述互连模块的工作模式信息为高性能模式，所述补偿路径下所述互连模块的工作模式信息为低功耗模式；

所述基于所述工作模式信息，确定所述互连模块的多个配置位分别对应的多个配置位目标值，包括：

在所述工作模式为所述高性能模式的情况下，确定所述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0；

在所述工作模式为所述低功耗模式的情况下，确定所述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1；

在所述工作模式为所述标准模式的情况下，确定所述互连模块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与所述高性能模式的配置位目标值组合和所述低功耗模式的配置位目标值组合不同。

2.根据权利要求1所述的方法，其特征在于，所述基于所述多个配置位目标值对所述多个配置位进行赋值，确定配置信息，包括：

基于所述每个P型晶体管配置位和所述每个N型晶体管配置位对应的配置位目标值，以及所述互连模块的配置单元阵列中预先存储的所述每个P型晶体管配置位和所述每个N型晶体管配置位对应的字线和位线，对所述每个P型晶体管配置位和所述每个N型晶体管配置位进行赋值；

基于所述P型晶体管配置位的赋值，确定P型晶体管背偏置电压；

基于所述N型晶体管配置位的赋值，确定N型晶体管背偏置电压；

基于所述P型晶体管背偏置电压和所述N型晶体管背偏置电压，确定配置信息。

3.根据权利要求2所述的方法，其特征在于，所述基于所述背偏置电压值对所述互连模块进行控制，包括：

将所述P型晶体管背偏置电压输入所述输入缓冲器、所述多路选通器和所述输出缓冲器中的P型晶体管；

将所述N型晶体管背偏置电压输入所述输入缓冲器、所述多路选通器和所述输出缓冲器中的N型晶体管。

4.一种互连模块，其特征在于，包括：

模式选择单元，用于获取互连模块的工作路径信息，基于所述工作路径信息确定工作模式信息，并基于所述工作模式信息，确定所述互连模块的多个配置位分别对应的多个配置位目标值；

配置单元阵列，用于基于所述多个配置位目标值对所述多个配置位进行赋值，确定配置信息，其中，所述配置信息用于确定所述互连模块中输入缓冲器、多路选通器和输出缓冲器的背偏置电压值；

所述输入缓冲器、所述多路选通器和所述输出缓冲器，用于接收所述背偏置电压值，基于所述背偏置电压值完成对所述互连模块的控制；

所述模式选择单元，还用于基于所述工作路径信息，确定所述互连模块的工作路径，其中，所述工作路径包括以下至少之一：标准路径、关键路径和补偿路径；基于所述工作路径，确定所述工作模式信息，其中，所述标准路径下所述互连模块的工作模式信息为标准模式，所述关键路径下所述互连模块的工作模式信息为高性能模式，所述补偿路径下所述互连模块的工作模式信息为低功耗模式；

所述模式选择单元，还用于在所述工作模式为所述高性能模式的情况下，确定所述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0；在所述工作模式为所述低功耗模式的情况下，确定所述互连模块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1；在所述工作模式为所述标准模式的情况下，确定所述互连模块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与所述高性能模式的配置位目标值组合和所述低功耗模式的配置位目标值组合不同。

5.一种非易失性存储介质，其特征在于，所述非易失性存储介质存储有多条指令，所述指令适于由处理器加载并执行权利要求1至3中任意一项所述的互连模块控制方法。

6.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序被设置为运行时执行权利要求1至3中任意一项所述的互连模块控制方法。

7.一种电子设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行权利要求1至3中任意一项所述的互连模块控制方法。