CN110632501A - 集成电路的操作特性的预测方法与装置 - Google Patents

集成电路的操作特性的预测方法与装置 Download PDF

Info

Publication number
CN110632501A
CN110632501A CN201910921170.6A CN201910921170A CN110632501A CN 110632501 A CN110632501 A CN 110632501A CN 201910921170 A CN201910921170 A CN 201910921170A CN 110632501 A CN110632501 A CN 110632501A
Authority
CN
China
Prior art keywords
integrated circuit
timing
parameters
sequential
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910921170.6A
Other languages
English (en)
Other versions
CN110632501B (zh
Inventor
李翊
李小静
刘淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN201910921170.6A priority Critical patent/CN110632501B/zh
Publication of CN110632501A publication Critical patent/CN110632501A/zh
Priority to US16/742,160 priority patent/US11080445B2/en
Application granted granted Critical
Publication of CN110632501B publication Critical patent/CN110632501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种集成电路的操作特性的预测方法，包括下列步骤。提供集成电路设计上所使用的多个单元。通过测试模型，对单元分别进行电压频率扫描测试，以产生多个参数，其中所述多个参数与电压值相对应。依据所述多个参数，建立查找表。取得集成电路设计上对应的时序分析签核。依据时序分析签核与查找表中的参数，对集成电路的多个时序路径进行时序分析，以取得关键时序路径，并以该关键时序路径预测集成电路的操作特性。

Description

集成电路的操作特性的预测方法与装置
技术领域
本发明关于一种预测方法与装置，特别是一种集成电路的操作特性的预测方法与装置。
背景技术
一般来说，处理器(central processing unit,CPU)的最高工作频率是处理器的最重要的指标之一。并且，处理器的最高工作频率会与处理器的工作模式(例如单核、多核)、工作电压、工作时间等相关联。
然而，对于取得处理器的最高工作频率来说，通常都是在处理器已完成产品开发阶段且已完成封装的情况下，对处理器进行相关检测以取得处理器的最高工作频率，以确定处理器是否可达到制定规格的需求。如此，将会增加电路的使用成本。若是可以在产品设计时间就可以取得处理器的最高工作频率，将可增加集成电路的布图设计上的便利性及灵活性。因此，如何快速且准确地预测出集成电路的操作特性将成为各家厂商亟欲研究的课题。
发明内容
本发明提供一种集成电路的操作特性的预测方法与装置，借以快速且准确地预测出集成电路的操作特性，以增加集成电路的布图设计上的便利性及灵活性。
本发明提供一种集成电路的操作特性的预测方法，包括下列步骤。提供集成电路设计上所使用的多个单元。通过测试模型，对单元分别进行电压频率扫描测试，以产生多个参数，其中参数与电压值相对应。依据参数，建立查找表。取得集成电路设计上对应的时序分析签核。依据时序分析签核与查找表中的参数，对集成电路的多个时序路径进行时序分析，以取得关键时序路径，并以关键时序路径预测集成电路的操作特性。
本发明提供一种集成电路的操作特性的预测装置，包括提供装置、测试装置与处理装置。提供装置提供集成电路设计上所使用的多个单元。测试装置耦接提供装置，取得上述单元，并通过测试模型，对上述单元分别进行电压频率扫描测试，以产生多个参数，其中参数与电压值相对应。处理装置耦接测试装置，取得参数，依据参数，建立查找表，且取得集成电路设计上对应的时序分析签核，并依据时序分析签核与查找表中的参数，对集成电路的多个时序路径进行时序分析，以取得关键时序路径，并以关键时序路径预测集成电路的操作特性。
本发明所揭示的集成电路的操作特性的预测方法与装置，通过提供集成电路设计上所使用的多个单元，且通过测试模型，对上述单元分别进行一电压频率扫描测试，以产生多个参数并建立查找表，再依据集成电路设计上对应的时序分析签核与查找表中的参数，对集成电路的多个时序路径进行时序分析，以取得关键时序路径，并以关键时序路径预测所述集成电路的操作特性。如此一来，可以有效地快速且准确地预测出集成电路的操作特性，以增加集成电路的布图设计上的便利性及灵活性。
附图说明
图1为依据本发明之一实施例的集成电路的操作特性的预测装置的示意图。
图2为依据本发明之一实施例的测试模型的示意图。
图3为依据本发明之一实施例的集成电路的多个时序路径的示意图。
图4为依据本发明之一实施例的集成电路的操作特性的预测方法的流程图。
图5为图4的步骤S410的详细流程图。
图6为依据本发明之另一实施例的集成电路的操作特性的预测方法的流程图。
具体实施方式
在以下所列举的各实施例中，将以相同的标号代表相同或相似的元件或组件。
图1为依据本发明之一实施例的集成电路的操作特性的预测装置的示意图。请参考图1，集成电路的操作特性的预测装置100包括提供装置110、测试装置120、处理装置130。在本实施例中，集成电路的操作特性的预测装置100可为一计算装置，如：笔记本计算机或桌面计算机等。并且，本实施例的集成电路的操作特性的预测装置100适于对布图(layout)设计上的集成电路的操作特性进行预测，亦即对在产品开发阶段且尚未完成封装的集成电路的操作特性进行预测，以便作为产品规格的调整及优化策略的调适的依据。
提供装置110提供集成电路设计上所使用的多个单元(cell)。在本实施例中，集成电路例如为处理器(central processing unit,CPU)。上述多个单元可以是逻辑组件或逻辑器件，例如但不限定于与门(AND gate)、缓冲器(buffer)等。进一步来说，上述单元可以是集成电路布图设计的多个时序路径所使用的所有单元，或是集成电路设计的关键时序路径所使用的单元。
举例来说，提供装置110例如可以由处理装置130所执行并通过用户界面呈现于一显示器上，且使用者可以通过显示器上所呈现的操作用户界面进行选择，即选择集成电路设计所使用的所有单元或是集成电路的关键时序路径所使用的单元。如此，提供装置110便可对应地提供集成电路设计上所使用的单元
测试装置120耦接提供装置110，取得提供装置110所提供的单元。并且，测试装置120可以通过测试模型200(如图2所示)，对上述单元分别进行电压频率扫描测试，以产生多个参数，其中上述参数与电压值相对应。
在本实施例中，测试模型200可以包括二个时序部件210与220，如图2所示。并且，时序部件210与220可以是逻辑组件或逻辑器件，例如触发器(flip flop,FF)。另外，测试装置120可以将提供装置110所提供的每一单元耦接于时序部件210与220之间。
接着，测试装置120可通过图2所示的测试模型200，依序对提供装置110所提供的每一单元进行电压频率扫描测试，以取得每一单元的操作时间，实时序部件210的输出端产生输出信号至时序部件的输入端接收输入信号之间的时间。之后，测试装置120将每一单元的操作时间进行归一化处理，以产生对应每一单元的参数，例如归一化延迟因子(normalized del ay factor)。其中，归一化延迟因子例如与电压及频率相关联。
举例来说，测试装置120可以通过内插法或模拟工具(例如xTime)模拟，并使用一指定电压对测试模型200的每一单元进行电压频率扫描测试，以产生对应上述单元的多个参数。其中，上述参数与指定电压的电压值相对应。另外，上述参数会随着指定电压的大小而改变。举例来说，当指定电压的电压值大于1V时，上述参数的值会小于1，表示上述单元的操作速度快。当指定电压的电压值小于1时，上述参数的值会大于1，表示上述单元的操作速度慢。另外，当指定电压的电压值为1V时，上述参数的值会等于1。
在本实施例中，指定电压的电压值例如以1.3V为例。但本发明实施例不限于此，使用者可视其需求自行调整，指定电压的电压值例如为0.95V、1.05V、1.1V、1.15V、1.2V、1.25V等，都属于本发明的保护范畴。
处理装置130耦接测试装置120。处理装置130取得测试装置120所产生的参数，并依据所取得的参数，建立查找表。也就是说，处理装置130取得上述参数以及对应的指定电压，并依据上述参数与对应的指定电压的对应关系，建立上述参数与指定电压相关联的查找表，如表1所示。在表1中，单元1在指定电压1.3V下所对应的参数为0.843、单元2在指定电压1.3V下所对应的参数为0.897、单元3在指定电压1.3V下所对应的参数为0.842、…、单元N在指定电压1.3V下所对应的参数为0.842，其中N为正整数。
表1
Figure BDA0002217596740000041
接着，处理装置130取得集成电路设计上对应的时序分析签核(timing signoff)。在本实施例中，集成电路设计上的时序分析签核例如为利用1V的电压对集成电路设计的所有时序路径进行时序分析的结果，并且将此时序分析签核作为后续分析的基础。之后，处理装置130会依据时序分析签核与查找表中的参数，对集成电路的多个时序路径进行时序分析，以取得关键时序路径，并以关键时序路径预测集成电路的操作特性。
举例来说，当处理装置130取得集成电路设计上对应的时序分析签核时，处理装置130可以进一步取得集成电路设计的所有时序路径进行时序分析的结果，如图3所示对应电压1V的时序路径1、时序路径2与时序路径3的时序分析结果。在图3中，对应电压1V的时序路径1的空闲时间(slack time)Ts为-30ps，对应电压1V的时序路径2的空闲时间TS为-29ps，对应电压1V的时序路径3的空闲时间TS为-27ps。其中，空闲时间可以根据下列公式(1)计算：
Ts＝Tp+DC-(DL+DD)-CU-T (1)
其中，TS为空闲时间，Tp为一个运行周期的时间，Dc为获取频率(capture clock)路径的延迟时间，DL为发射频率(1aunch clock)路径的延迟时间，DD为数据路径的延迟时间、CU为频率不确定的时间、T为预设时间。另外，当空闲时间TS越大时，表示该时序路径所对应的运作频率越慢。
接着，处理装置130可以于查找表中，搜寻对应1V的时序路径1、时序路径2与时序路径3中的各单元与指定电压1.3V所对应的参数。在处理装置130找到各单元与指定电压1.3V所对应的参数后，处理装置130可以将各单元的延迟时间乘以对应的参数，再对与指定电压1.3V所对应的时序路径1、时序路径2、时序路径3进行时序分析，以取得与指定电压1.3V所对应的时序路径1、时序路径2、时序路径3的空闲时间。
如图3所示，与指定电压1.3V所对应的时序路径1的空闲时间TS为-24ps，与指定电压1.3V所对应的时序路径2的空闲时间TS为-27ps，与指定电压1.3V所对应的时序路径3的空闲时间TS为-20ps。之后，处理装置130可以对与指定电压1.3V所对应的时序路径1、时序路径2与时序路径3的空闲时间进行排序，且选择与指定电压1.3V所对应的时序电路的空闲时间中最大的时序电路作为关键时序路径。此时，关键时序路径即为与指定电压1.3V所对应的时序路径2。
接着，处理装置130便以此关键时序路径的空闲时间，预测与指定电压1.3V所对应的集成电路的操作特性。也就是说，关键时序路径所运行的频率，即可作为集成电路设计在指定电压1.3V的条件下可以运行最高工作频率。如此一来，使用者便可尽早得知此集成电路的最高工作频率与其所对应的指定电压的对应关系，以便制定调整产品设计的规格并进一步调整优化的策略，进而增加集成电路的布图设计上的便利性。
在前述实施例中，集成电路设计的时序路径以3个(时序路径1、时序路径2、时序路径3)为例，且时序路径中所设置的单元及其连接关系的示例也仅是本发明实施例的一种实施范例。但本发明实施例不限于此。用户可视其需求自行调整时序路径的数量以及时序路径中所设置的单元的数量及其连接关系，且调整后的实施方式可参考如上实施例的说明，仍可达到相同的效果，故在此不再赘述。
另外，在前述实施例中，测试装置120是通过如图2所示的测试模型200，并使用1个指定电压(例如1.3V)对集成电路设计上所使用的单元分别进行电压频率扫描测试，以产生在指定电压1.3V下与上述单元对应的参数。但本发明实施例不限于此。测试装置120亦可利用多个不同的指定电压，例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V等。
接着，测试装置120通过如图2所示的测试模型200，并使用上述不同的电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)对集成电路设计上所使用的单元分别进行电压频率扫描测试，以产生在不同指定电压下与上述单元对应的参数。也就是说，测试装置120可以产生在指定电压0.95V下与上述单元对应的参数、在指定电压1.05V下与上述单元对应的参数、在指定电压1.1V下与上述单元对应的参数、在指定电压1.15V下与上述单元对应的参数、在指定电压1.2V下与上述单元对应的参数、在指定电压1.25V下与上述单元对应的参数、在指定电压1.3V下与上述单元对应的参数。
处理装置130取得测试装置120所产生的参数，并依据所取得的参数，建立查找表。也就是说，处理装置130取得上述参数以及对应的指定电压，并依据上述参数与对应的指定电压的对应关系，建立上述参数与指定电压相关联的查找表，如表2所示。
表2
接着，在处理装置130取得集成电路设计上对应的时序分析签核后，处理装置130可以于查找表中，搜寻与时序分析签核所对应的时序电路所使用的单元在上述不同指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)下的参数。
在处理装置130找到各单元与不同指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)所对应的参数后，处理装置130可以将各单元的延迟时间乘以对应的参数，再对与不同指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)所对应的时序路径进行时序分析，以取得与不同指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)所对应的空闲时间。
之后，处理装置130可以对与不同指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)所对应的时序路径的空闲时间进行排序，且选择与不同指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)所对应的时序电路的空闲时间中最大的时序电路作为关键时序路径。在本实施例中，不同指定电压所对应的关键时序路径的选择方式可参考如上图3的实施例的说明，故在此不再赘述。
接着，处理装置130便以所选择的关键时序路径的空闲时间，预测与不同指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)所对应的集成电路的操作特性。也就是说，关键时序路径所运行的频率，即可作为集成电路设计在指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)的条件下可以运行最高工作频率。如此一来，使用者便可尽早得知此集成电路的最高工作频率与其所对应的指定电压(例如0.95V、1.05V、1.1V、1.15V、1.2V、1.25V、1.3V)的对应关系，以便制定调整产品设计的规格并进一步调整优化的策略，进而增加集成电路的布图设计上的便利性。
另外，本实施例不需要生成很多如处理过程-电压-时间(process-voltage-timetest,PVT)的标准单元的数据及对应时序库，可以增加预测的速度及便利性，并减少设计上的复杂度。此外，可以使用集成电路布图设计的多个时序路径所使用的所有单元，或是集成电路设计的关键时序路径所使用的单元所产生的参数来预测集成电路的操作特性，也可增加预测上的灵活度及准确度。
进一步来说，集成电路的操作特性的预测装置100还包括储存装置140。储存装置140耦接处理装置130，储存上述查找表。在本实施例中，储存装置140例如为易失性内存、非易失性内存、硬盘或固态硬盘等。
借由上述实施例的说明，本发明另提出一种集成电路的操作特性的预测方法。图4为依据本发明之一实施例的集成电路的操作特性的预测方法的流程图。在步骤S402中，提供集成电路设计上所使用的多个单元。在步骤S404中，通过测试模型，对单元分别进行电压频率扫描测试，以产生多个参数，其中参数与电压值相对应。
在步骤S406中，依据参数，建立查找表。在步骤S408中，取得集成电路设计上对应的时序分析签核。在步骤S410中，依据时序分析签核与查找表中的参数，对集成电路的多个时序路径进行时序分析，以取得关键时序路径，并以关键时序路径预测集成电路的操作特性。在本实施例中，测试模型包括二个时序部件，且单元分别耦接于二个时序部件之间。另外，上述单元是集成电路的时序路径所使用的所有单元，或是集成电路的关键时序路径所使用的单元。
图5为图4的步骤S410的详细流程图。在步骤S502中，将与时序分析签核所对应的时序电路所使用的单元的每一延迟时间乘以对应的参数，以取得时序电路的空闲时间。在步骤S504中，依据时序电路的空闲时间，选择时序电路的空闲时间中最大的时序电路作为关键时序路径。在步骤S506中，以关键时序路径的空闲时间预测集成电路的操作特性。
图6为依据本发明的另一实施例的集成电路的操作特性的预测方法的流程图。在步骤S602中，提供集成电路设计上所使用的多个单元。在步骤S604中，通过测试模型，以多个不同电压分别对单元进行电压频率扫描测试，以产生参数，其中参数对应不同电压值。
在步骤S606中，依据参数，建立查找表。在步骤S608中，取得集成电路设计上对应的时序分析签核。在步骤S610中，将与时序分析签核所对应的时序电路所使用的单元的每一延迟时间乘以对应的参数，以取得与不同电压所对应的时序电路的空闲时间。在步骤S612中，依据与不同电压所对应的时序电路的空闲时间，选择与不同电压所对应的时序电路的空闲时间中最大的时序电路分别作为关键时序路径。
在步骤S614中，以关键时序路径的空闲时间预测与不同电压所对应的集成电路的操作特性。在本实施例中，测试模型包括二个时序部件，且单元分别耦接于二个时序部件之间。另外，上述单元是集成电路的时序路径所使用的所有单元，或是集成电路的关键时序路径所使用的单元。
综上所述，本发明所揭示的集成电路的操作特性的预测方法与装置，提供集成电路设计上所使用的多个单元(例如集成电路设计上所使用的的所有单元或部分单元)，且通过测试模型，对上述单元分别进行一电压频率扫描测试，以产生多个参数并建立查找表，再依据集成电路设计上对应的时序分析签核与查找表中的参数，对集成电路的多个时序路径进行时序分析，以取得关键时序路径，并以关键时序路径预测所述集成电路的操作特性。如此一来，可以有效地快速且准确地预测出集成电路的操作特性，以增加集成电路的布图设计上的便利性及灵活性。
本发明虽以实施例揭示如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明之精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (13)

1.一种预测集成电路的操作参数的方法，包括：
提供一集成电路设计上所使用的多个单元；
通过一测试模型，对所述多个单元分别进行一电压频率扫描测试，以产生多个参数，其中所述多个参数与一电压值相对应；
依据所述多个参数，建立一查找表；
取得所述集成电路设计上对应的一时序分析签核；以及
依据所述时序分析签核与所述查找表中的所述多个参数，对所述集成电路的多个时序路径进行时序分析，以取得一关键时序路径，并以该关键时序路径预测所述集成电路的一操作参数。
2.如权利要求1所述的集成电路的操作参数的预测方法，其中所述测试模型包括二个时序部件，且所述多个单元分别耦接于所述二个时序部件之间。
3.如权利要求1所述的集成电路的操作参数的预测方法，其中通过该测试模型，对所述多个单元分别进行所述电压频率扫描测试，以产生所述多个参数的步骤包括：
通过该测试模型，以多个不同电压分别对所述多个单元进行所述电压频率扫描测试，以产生所述多个参数，其中所述多个参数对应所述多个不同电压值。
4.如权利要求3所述的集成电路的操作参数的预测方法，其中依据所述时序分析签核与所述查找表中的所述多个参数，对所述集成电路的所述多个时序路径进行时序分析，以取得所述关键时序路径，以该关键时序路径预测所述集成电路的所述操作参数的步骤包括：
将与所述时序分析签核所对应的所述多个时序电路所使用的所述多个单元的每一延迟时间乘以对应的所述参数，以取得与所述多个不同电压所对应的所述多个时序电路的空闲时间；
依据与所述多个不同电压所对应的所述多个时序电路的空闲时间，选择与所述多个不同电压所对应的所述多个时序电路的空闲时间中最大的一时序电路分别作为所述关键时序路径；以及
以所述多个关键时序路径的空闲时间预测与所述多个不同电压所对应的所述集成电路的操作参数。
5.如权利要求1所述的集成电路的操作参数的预测方法，其中依据所述时序分析签核与所述查找表中的所述多个参数，对所述集成电路的所述多个时序路径进行时序分析，以取得所述关键时序路径，并以该关键时序路径预测所述集成电路的所述操作参数的步骤包括：
将与所述时序分析签核所对应的所述多个时序电路所使用的所述多个单元的每一延迟时间乘以对应的所述参数，以取得所述多个时序电路的空闲时间；
依据所述多个时序电路的空闲时间，选择所述多个时序电路的空闲时间中最大的一时序电路作为所述关键时序路径；以及
以所述关键时序路径的空闲时间预测所述集成电路的操作参数。
6.如权利要求1所述的集成电路的操作参数的预测方法，其中所述多个单元为所述集成电路的所述多个时序路径所使用的所有单元，或是所述集成电路的所述关键时序路径所使用的单元。
7.一种集成电路的操作参数的预测装置，包括：
一提供装置，提供一集成电路设计上所使用的多个单元；
一测试装置，耦接所述提供装置，取得所述多个单元，并通过一测试模型，对所述多个单元分别进行一电压频率扫描测试，以产生多个参数，其中所述多个参数与一电压值相对应；以及
一处理装置，耦接所述测试装置，取得所述多个参数，依据所述多个参数，建立一查找表，且取得所述集成电路对应的一时序分析签核，并依据所述时序分析签核与所述查找表中的所述多个参数，对所述集成电路的多个时序路径进行时序分析，以取得一关键时序路径，并以该关键时序路径预测所述集成电路的一操作参数。
8.如权利要求7所述的集成电路的操作参数的预测装置，还包括一储存单元，储存所述查找表。
9.如权利要求7所述的集成电路的操作参数的预测装置，其中所述测试模型包括二个时序部件，且所述多个单元分别耦接于所述二个时序部件之间。
10.如权利要求7所述的集成电路的操作参数的预测装置，其中所述测试装置通过测试模型，以多个不同电压分别对所述多个单元进行所述电压频率扫描测试，以产生所述多个参数，其中所述多个参数对应所述多个不同电压值。
11.如权利要求10所述的集成电路的操作参数的预测装置，其中所述处理装置将与所述时序分析签核所对应的所述多个时序电路所使用的所述多个单元的每一延迟时间乘以对应的所述参数，以取得与所述多个不同电压所对应的所述多个时序电路的空闲时间，且依据与所述多个不同电压所对应的所述多个时序电路的空闲时间，选择与所述多个不同电压所对应的所述多个时序电路的空闲时间中最大的一时序电路作为所述多个关键时序路径，并以所述多个关键时序路径的空闲时间预测与所述多个不同电压所对应的所述集成电路的操作参数。
12.如权利要求7所述的集成电路的操作参数的预测方法，其中所述处理装置将与所述时序分析签核所对应的所述多个时序电路所使用的所述多个单元的每一延迟时间乘以对应的所述参数，以取得所述多个时序电路的空闲时间，且依据所述多个时序电路的空闲时间，选择所述多个时序电路的空闲时间中最大的一时序电路作为所述关键时序路径，并以所述关键时序路径的空闲时间预测所述集成电路的操作参数。
13.如权利要求7所述的集成电路的操作参数的预测方法，其中所述多个单元是所述集成电路设计的所述多个时序路径所使用的所有单元，或是所述集成电路设计的所述关键时序路径所使用的单元。
CN201910921170.6A 2019-09-27 2019-09-27 集成电路的操作特性的预测方法与装置 Active CN110632501B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910921170.6A CN110632501B (zh) 2019-09-27 2019-09-27 集成电路的操作特性的预测方法与装置
US16/742,160 US11080445B2 (en) 2019-09-27 2020-01-14 Method and device for predicting operation parameter of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910921170.6A CN110632501B (zh) 2019-09-27 2019-09-27 集成电路的操作特性的预测方法与装置

Publications (2)

Publication Number Publication Date
CN110632501A true CN110632501A (zh) 2019-12-31
CN110632501B CN110632501B (zh) 2022-05-06

Family

ID=68973326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910921170.6A Active CN110632501B (zh) 2019-09-27 2019-09-27 集成电路的操作特性的预测方法与装置

Country Status (2)

Country Link
US (1) US11080445B2 (zh)
CN (1) CN110632501B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101334440A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 提高标准单元库性能的测量装置
CN102033990A (zh) * 2010-11-30 2011-04-27 深圳市国微电子股份有限公司 组合逻辑电路逻辑参数提取激励波形的产生方法
CN102436533A (zh) * 2011-12-30 2012-05-02 中国科学院微电子研究所 标准单元库模型的时序验证方法
US20120284680A1 (en) * 2011-05-05 2012-11-08 Advanced Micro Devices, Inc. Method and apparatus for designing an integrated circuit
CN103218026A (zh) * 2011-11-04 2013-07-24 联发科技（新加坡）私人有限公司 电压调整装置与方法、移动装置及使其运行的方法
CN103941788A (zh) * 2014-04-24 2014-07-23 华为技术有限公司 芯片自适应电压调整器及方法
CN108090288A (zh) * 2017-12-21 2018-05-29 北京华大九天软件有限公司 一种通过机器学习获取时序参数的方法
CN108804719A (zh) * 2017-04-26 2018-11-13 华为技术有限公司 数字电路老化仿真方法及装置
CN110222388A (zh) * 2019-05-24 2019-09-10 西安理工大学 一种基于关键路径复制的电路最高工作频率测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9690889B2 (en) * 2014-06-18 2017-06-27 Arm Limited Method for adjusting a timing derate for static timing analysis

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101334440A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 提高标准单元库性能的测量装置
CN102033990A (zh) * 2010-11-30 2011-04-27 深圳市国微电子股份有限公司 组合逻辑电路逻辑参数提取激励波形的产生方法
US20120284680A1 (en) * 2011-05-05 2012-11-08 Advanced Micro Devices, Inc. Method and apparatus for designing an integrated circuit
CN103218026A (zh) * 2011-11-04 2013-07-24 联发科技（新加坡）私人有限公司 电压调整装置与方法、移动装置及使其运行的方法
CN102436533A (zh) * 2011-12-30 2012-05-02 中国科学院微电子研究所 标准单元库模型的时序验证方法
CN103941788A (zh) * 2014-04-24 2014-07-23 华为技术有限公司 芯片自适应电压调整器及方法
CN108804719A (zh) * 2017-04-26 2018-11-13 华为技术有限公司 数字电路老化仿真方法及装置
CN108090288A (zh) * 2017-12-21 2018-05-29 北京华大九天软件有限公司 一种通过机器学习获取时序参数的方法
CN110222388A (zh) * 2019-05-24 2019-09-10 西安理工大学 一种基于关键路径复制的电路最高工作频率测试方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
来新泉主编: "《混合信号专用集成电路设计》", 31 January 2014, 西安电子科技大学出版社 *
袁靖茹等: ""基于关键路径的FPGA时序电路最大工作频率测试方法"", 《复旦学报（自然科学报）》 *
陈铖颖等: "《集成电路EDA与验证技术》", 28 February 2019, 西安电子科技大学出版社 *

Also Published As

Publication number Publication date
US20210096171A1 (en) 2021-04-01
US11080445B2 (en) 2021-08-03
CN110632501B (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
TWI796494B (zh) 高效積體電路模擬及測試
KR100862113B1 (ko) 공정 변화에 대한 정보를 이용하여 공급전압/공급주파수를제어할 수 있는 장치와 방법
CN111158967B (zh) 人工智能芯片测试方法、装置、设备及存储介质
US9082333B2 (en) Integrated circuit configured to detect a short circuit therein and apparatus having the same
US11783106B2 (en) Circuit testing and manufacture using multiple timing libraries
US11287866B2 (en) Computing device, power consumption prediction method thereof and non-transitory computer-readable storage medium
US7469393B2 (en) Method and device for supporting verification, and computer product
JP4905354B2 (ja) 電源電圧調整装置
CN107807841A (zh) 服务器模拟方法、装置、设备及可读存储介质
US20090094569A1 (en) Test pattern evaluation method and test pattern evaluation device
CN114461481A (zh) 电子设备的功耗确定方法、装置、存储介质及电子设备
US8901917B2 (en) Element measurement circuit and method thereof
CN113484585B (zh) 芯片压降的测量方法及相关产品
CN110632501B (zh) 集成电路的操作特性的预测方法与装置
Huang et al. Sensor-based approximate adder design for accelerating error-tolerant and deep-learning applications
CN108664066B (zh) 一种芯片及其电压调节方法
Song et al. Chip test pattern reordering method using adaptive test to reduce cost for testing of ICs
US20130106438A1 (en) System and method for examining asymetric operations
US20230177243A1 (en) Processor chip timing adjustment enhancement
US20150145580A1 (en) Apparatus for controlling semiconductor chip characteristics
CN112257363B (zh) 内存的选择方法及装置
US20140244548A1 (en) System, method, and computer program product for classification of silicon wafers using radial support vector machines to process ring oscillator parametric data
CN110619132B (zh) 用于适应性电压缩放的方法与装置
CN115857655B (zh) Gpu的功耗控制方法、装置、设备、介质和程序产品
US20200225283A1 (en) Dynamically power noise adaptive automatic test pattern generation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.