CN113114235A - 电阻式环形振荡器的频率校准方法、装置、介质及设备 - Google Patents

电阻式环形振荡器的频率校准方法、装置、介质及设备 Download PDF

Info

Publication number
CN113114235A
CN113114235A CN202110397932.4A CN202110397932A CN113114235A CN 113114235 A CN113114235 A CN 113114235A CN 202110397932 A CN202110397932 A CN 202110397932A CN 113114235 A CN113114235 A CN 113114235A
Authority
CN
China
Prior art keywords
value
output signal
counting
period
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110397932.4A
Other languages
English (en)
Inventor
苏杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Bairui Internet Electronic Technology Co ltd
Original Assignee
Chongqing Bairui Internet Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Bairui Internet Electronic Technology Co ltd filed Critical Chongqing Bairui Internet Electronic Technology Co ltd
Priority to CN202110397932.4A priority Critical patent/CN113114235A/zh
Publication of CN113114235A publication Critical patent/CN113114235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

本申请公开了一种电阻式环形振荡器的频率校准方法、装置、介质及设备，属于集成电路技术领域。该方法主要包括：根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的初始逻辑值；经等待周期后，在初始计数周期内对参考信号的上升沿个数进行计数，获得计数值；根据计数值与在标准计数周期内对应的理论计数值，对初始逻辑值进行相应的调整，进而使输出信号的频率进行校准，获得校准输出信号。本申请通过使能信号确定电阻式环形振荡器中控制电阻的初始逻辑值，根据初始计数周期内参考信号上升沿个数的计数值与标准计数周期内参考信号上升沿个数的理论计数值，调整初始逻辑值，进而改变输出信号的频率，提高电阻式环形振荡器的时钟精度。

Description

电阻式环形振荡器的频率校准方法、装置、介质及设备
技术领域
本申请涉及集成电路技术领域，特别涉及一种电阻式环形振荡器的频率校准方法、装置、介质及设备。
背景技术
传统的环形振荡器包括CMOS反相器级联的环形振荡器与差分形式级联的环形振荡器；其中上述两种形式的环形振荡器均由延时单元构成，但CMOS反相器级联的环形振荡器的环路反相次数必须是奇数次，否则电路会锁定；差分形式级联的环形振荡器相比于CMOS反相器级联的环形振荡器的最大优势为其环路反相次数可以为偶数次，只需要将其中一级接成不反相的即可，电路更加灵活。
现有技术中，传统的环形振荡器虽然能通过由延时单元构成的环路产生振荡，提供时钟，但是不具备频率校准功能，芯片封装后振荡输出频率无法进行校准，进而导致时钟精度不够精确且无法校准。
发明内容
针对现有技术存在的传统的环形振荡器不具备频率校准功能，导致时钟精度不够精确的问题，本申请主要提供一种电阻式环形振荡器的频率校准方法、装置、介质及设备。
为了实现上述目的，本申请采用的一个技术方案是：提供一种电阻式环形振荡器的频率校准方法，其包括：根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的初始逻辑值，其中工作类别包括粗调谐使能和、或细调谐使能；经等待周期后，在根据输出信号的周期确定的初始计数周期内对参考信号的上升沿个数进行计数，获得计数值；根据计数值与在根据目标输出信号的周期确定的标准计数周期内参考信号的上升沿个数的理论计数值，对初始逻辑值进行相应的调整，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号。
本申请采用的另一个技术方案是：提供一种电阻式环形振荡器的频率校准装置，其包括：用于根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的初始逻辑值，其中工作类别包括粗调谐使能和、或细调谐使能的模块；用于经等待周期后，在根据输出信号的周期确定的初始计数周期内对参考信号的上升沿个数进行计数，获得计数值的模块；用于根据计数值与在根据目标输出信号的周期确定的标准计数周期内参考信号的上升沿个数的理论计数值，对初始逻辑值进行相应的调整，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号的模块。
本申请采用的另一个技术方案是：提供一种计算机可读存储介质，其存储有计算机指令，该计算机指令被操作以执行方案一中的电阻式环形振荡器的频率校准方法。
本申请采用的另一个技术方案是：提供一种计算机设备，其包括处理器和存储器，存储器存储有计算机指令，该计算机指令被操作以执行方案一中的电阻式环形振荡器的频率校准方法。
本申请的技术方案可以达到的有益效果是：本申请设计了电阻式环形振荡器的频率校准方法、装置、介质及设备。本申请通过使能信号的工作类别确定电阻式环形振荡器中控制电阻的逻辑值，根据计数周期内参考信号上升沿个数的计数值与目标输出信号上升沿个数的理论计数值，调整逻辑值，进而调整输出信号的频率，使输出信号得以校准，提高电阻式环形振荡器的时钟精度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一种电阻式环形振荡器的频率校准方法中传统环形振荡器的一个具体实例的电路图；
图2是本申请一种电阻式环形振荡器的频率校准方法中传统环形振荡器的一个具体实例的电路图；
图3是本申请一种电阻式环形振荡器的频率校准方法的一个具体实施方式的流程示意图；
图4是本申请一种电阻式环形振荡器的频率校准装置的一个具体实施方式的示意图；
图5是本申请一种电阻式环形振荡器的频率校准装置的一个具体实例的结构示意图；
图6是本申请一种电阻式环形振荡器的频率校准装置中粗调谐的一个具体实例的计数时序图；
图7是本申请一种电阻式环形振荡器的频率校准装置中细调谐的一个具体实例的计数时序图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
下面结合附图对本申请的较佳实施例进行详细阐述，以使本申请的优点和特征能更易于被本领域技术人员理解，从而对本申请的保护范围做出更为清楚明确的界定。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
传统的环形振荡器包括CMOS反相器级联的环形振荡器与差分形式级联的环形振荡器；其中图1为CMOS反相器级联的环形振荡器的环形电路图，假设图1中的环形电路开始工作时每个结点的初始电压为反相器的逻辑阈值Vtrip。如果各级反相器相同并且器件没有噪声，那么电路将永远保持这个状态，但噪声成分会扰动每个结点的电压，结果产生不断放大的波形，最终信号达到电源电压摆幅。CMOS反相器级联的环形振荡器基本工作原理为，假设电路开始时，第一级反相器的输出电压VX＝VDD，此时VY＝0，VZ＝VDD，当电路开始工作时，第一级反相器的输入是VZ即高电平，VX开始降到零，迫使VY在经过一个反相器延时TD后上升到VDD，而VZ在经过一个反相器延时TD后降到零。那么电路在连续结点电压之间以TD延时振荡，产生的振荡周期为6TD，频率为1/(6TD)。环形电路反相的次数必须是奇数，否则电路会锁定。
图2为差分形式级联的环形振荡器的环形电路图，图2所示的环形电路图中X1、Y1为第一级反相器的结点，X2、Y2为第二级反相器的结点，X3、Y3为第三级反相器的结点，X4、Y4为第四级反相器的结点。差分形式级联的环形振荡器的工作原理与CMOS反相器级联的环形振荡器的工作原理类似，但差分形式级联的环形振荡器的环形电路在连接过程中，将其中一级的反相器反接，使该级反相器不反相，使差分形式级联的环形振荡器环形电路反相次数不仅可以为奇数，还可以为偶数，使得环形电路更加灵活。
现有技术中，传统的环形振荡器虽然能通过由延时单元构成的环路产生振荡，提供时钟，但是不具备频率校准功能，芯片封装后振荡输出频率无法进行校准，进而导致时钟精度不够精确且无法校准。
本申请的发明构思是：由于频率与电阻的关系为f＝1/(2πRC)，其中，电阻越大，其对应的频率越小，因此本申请通过调整电阻使得输出信号的频率改变，进而达到校准输出信号的目的；本申请通过使能信号的工作类别确定电阻式环形振荡器中控制电阻的初始逻辑值，根据初始计数周期内参考信号上升沿个数的计数值与在根据目标输出信号的周期确定的标准计数周期内参考信号的上升沿个数的理论计数值，调整初始逻辑值，进而改变输出信号的频率，使输出信号得以校准。其中，当计数值与理论计数值的差值在预定差值范围内，则逻辑值的初始逻辑值不调整，输出信号即为校准输出信号，校准工作完成；当计数值与理论计数值的差值超出预定差值范围，则比较计数值与理论计数值的大小，当计数值大于理论计数值时，调整初始逻辑值获得更新逻辑值，使电阻减小，进而使得输出信号的频率增大，获得更新输出信号，并重新对参考信号进行计数；当计数值小于理论计数值时，调整初始逻辑值获得更新逻辑值，使电阻增大，进而使得输出信号的频率减小，获得更新输出信号，并重新对参考信号进行计数。依次调整更新逻辑值，当逻辑值的调整次数等于预定调整次数阈值时，当前更新输出信号逻辑值位数即为校准输出信号，校准工作完成，其中逻辑值包括初始逻辑值和、或更新逻辑值。通过对输出信号的频率进行校准，提高电阻式环形振荡器的时钟精度。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
图3示出了本申请一种电阻式环形振荡器的频率校准方法的一个具体实施方式。
在图3所示的具体实施方式中，电阻式环形振荡器的频率校准方法主要包括步骤S301，根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的初始逻辑值，其中工作类别包括粗调谐使能和、或细调谐使能；步骤S302，经等待周期后，在根据输出信号的周期确定的初始计数周期内对参考信号的上升沿个数进行计数，获得计数值；步骤S303，根据计数值与在根据目标输出信号的周期确定的标准计数周期内参考信号的上升沿个数的理论计数值，对初始逻辑值进行相应的调整，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号。
在该具体实施方式中，根据使能信号的类别，确定当前电阻式环形振荡器中控制电阻的初始逻辑值，其中，根据粗调谐使能信号确定当前粗调谐校准工作中电阻式环形振荡器中控制电阻的初始逻辑值，根据细调谐使能信号确定当前细调谐校准工作中电阻式环形振荡器中控制电阻的初始逻辑值；对参考信号根据输出信号的周期确定的初始计数周期内的上升沿个数进行计数，获得计数值；将计数值与在根据目标输出信号的周期确定的标准计数周期内参考信号的上升沿个数的理论计数值进行对比，根据对比结果，对初始逻辑值进行相应的调整，获得更新逻辑值，使电阻式环形振荡器中的控制电阻相应改变，进而使得输出信号的频率改变，获得校准输出信号；或对频率改变后的输出信号在上升沿个数进行计数，直至获得与目标输出信号频率相应的校准输出信号。
在图3所示的具体实施方式中，电阻式环形振荡器的频率校准方法主要包括步骤S301，根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的初始逻辑值，其中工作类别包括粗调谐使能和、或细调谐使能。
在该具体实施方式中，当粗调谐使能信号工作时，当前的使能信号的工作类别为粗调谐使能，确定当前粗调谐使能信号的电阻式环形振荡器中控制电阻的初始逻辑值，以便后续对电阻式环形振荡器的输出信号进行粗调谐校准；当细调谐使能信号工作时，当前的使能信号的工作类别为细调谐使能，确定当前细调谐使能信号的电阻式环形振荡器中控制电阻的初始逻辑值，以便后续对电阻式环形振荡器的输出信号进行粗调谐校准；当粗调谐使能信号与细调谐使能信号均工作时，首先选择粗调谐使能信号与细调谐使能信号中的其中一种进行使能工作，在根据当前其中一种使能信号对的电阻式环形振荡器的输出信号完成相应的校准工作后，再根据另一种使能信号对的电阻式环形振荡器的输出信号完成相应的校准工作。优选的，优先选择粗调谐使能信号对输出信号进行相应的粗调谐，在粗调谐完成后再选择细调谐使能信号对输出信号进行相应的细调谐。使得对电阻式环形振荡器的输出信号的频率校准的精度更高。
在本申请的一个具体实例中，当粗调谐使能信号为“1”时，粗调谐开始工作，确定电阻式环形振荡器中控制电阻的初始逻辑值，例如，控制电阻的初始逻辑值表示为二进制的Rcal<13:6>＝10000000；当细调谐使能信号为“1”时，细调谐开始工作，确定电阻式环形振荡器中控制电阻的初始逻辑值，例如，控制电阻的初始逻辑值表示为二进制的Rcal<5:0>＝100000。
在图3所示的具体实施方式中，电阻式环形振荡器的频率校准方法主要包括步骤S302，经等待周期后，在根据输出信号的周期确定的初始计数周期内对参考信号的上升沿个数进行计数，获得计数值。
在该具体实施方式中，根据电阻式环形振荡器的输出信号的周期，确定初始计数周期，经等待周期后，在初始计数周期内对参考信号的上升沿个数进行计数，获得计数周期内的计数值；为后续的比较步骤做准备，进而为比较后的调整步骤做准备。
在本申请的一个具体实施例中，等待周期根据预先设定或输出信号的周期与等待周期个数确定，其中，等待周期个数通过等待逻辑输入确定。
在该具体实施例中，在粗调谐和、或细调谐工作中，根据电阻式环形振荡器的输出信号的周期与等待周期个数确定等待周期，其中等待周期个数通过等待逻辑输入确定；例如，通过等待逻辑输入模块输入二进制数‘000’，此时等待周期个数确定为‘1’，即将1个输出信号的周期确定为等待周期；或通过等待逻辑输入模块输入二进制数‘001’，此时等待周期个数确定为‘2’，即将2个输出信号的周期确定为等待周期；或通过等待逻辑输入模块输入二进制数‘111’，此时等待周期个数确定为‘8’，即将8个输出信号的周期确定为等待周期。或预先设定固定的等待周期；例如，将或预先设定固定时长确定为等待周期。通过设置等待周期，使经等待周期使输出信号的频率稳定，进而使得后续的计数值的准确定更高。
在本申请的一个具体实施例中，初始计数周期根据输出信号的周期与计数周期个数确定，其中，当使能信号的工作类别为粗调谐使能时，计数周期个数通过预先设置确定，当使能信号的工作类别为细调谐使能时，计数周期个数通过计数逻辑输入确定，初始计数周期为输出信号的周期的整数倍。
在该具体实施例中，在粗调谐工作中，预先设置固定计数周期个数，使得初始计数周期为至少一个输出信号的周期；例如，根据信号的周期，将2个计数周期个数的输出信号的周期确定为初始计数周期，当输出信号的周期为T时，初始计数周期为2T。在细调谐工作中，通过计数逻辑输入模块的计数逻辑输入确定计数周期个数；例如，通过计数逻辑输入模块输入‘00’，此时计数周期个数确定为‘6’，即将6个计数周期个数的输出信号的周期确定为初始计数周期，当输出信号的周期为T时，初始计数周期为6T；通过计数逻辑输入模块输入‘01’，此时计数周期个数确定为‘10’，即将10个计数周期个数的输出信号的周期确定为初始计数周期，当输出信号的周期为T时，初始计数周期为10T；通过计数逻辑输入模块输入‘10’，此时计数周期个数确定为‘14’，即将14个计数周期个数的输出信号的周期确定为初始计数周期，当输出信号的周期为T时，初始计数周期为14T；通过计数逻辑输入模块输入‘11’，此时计数周期个数确定为‘18’，即将18个计数周期个数的输出信号的周期确定为初始计数周期，当输出信号的周期为T时，初始计数周期为18T。在细调谐中，使用更长的计数周期对参考信号的上升沿个数进行计数，降低计数误差，从而提高频率校准的精度。
在图3所示的具体实施方式中，电阻式环形振荡器的频率校准方法主要包括步骤S303，根据计数值与在根据目标输出信号的周期确定的标准计数周期内参考信号的上升沿个数的理论计数值，对初始逻辑值进行相应的调整，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号。
在该具体实施方式中，根据目标输出信号的周期与计数周期个数，确定标准计数周期，并在标准计数周期内对参考信号的上升沿个数进行计数，获得理论计数值；其中，粗调谐的理论计数值如表1所示：
表1 粗调谐的理论计数值
目标输出信号的频率 理论计数值
32K 1625
32.768K 1587
细调谐的理论计数值如表2所示：
表2 细调谐的理论计数值
Figure BDA0003019260720000071
将计数值与理论计数值进行比较，根据比较结果对初始逻辑值进行相应的调整，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率得以校准，获得校准输出信号。通过调整初始逻辑值，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率得以校准，提高电阻式环形振荡器的时钟精度。
在本申请的一个具体实施例中，根据计数值与目标输出信号在标准计数周期内参考信号的上升沿个数的理论计数值，对初始逻辑值进行相应的调整，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号，包括：将计数值与理论计数值作比较，获得计数值与理论计数值的差值；若差值在预定差值范围内，则不调整初始逻辑值，并将输出信号作为校准输出信号。
在该具体实施例中，将计数值与理论计数值进行比较，获得计数值与理论计数值之间的差值，若计数值与理论计数值之间的差值在预定差值范围内，则不调整当前电阻式环形振荡器的初始逻辑值，并将当前电阻式环形振荡器的输出信号作为校准输出信号；优选的，将预定差值范围设置为[-5，5]，即当计数值与理论计数值之间的差值在[-5，5]时，当前电阻式环形振荡器的输出信号为校准输出信号。通过计数值与理论计数值的比较，根据比较结果进行调整，提高时钟信号的精度。
在本申请的一个具体实施例中，根据计数值与在根据目标输出信号的周期确定的标准计数周期内参考信号的上升沿个数的理论计数值，对初始逻辑值进行相应的调整，进而调整控制电阻，使得电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号，还包括：若差值超出预定差值范围，则根据计数值相较于理论计数值的大小，对初始逻辑值进行相应的调整，获得第N更新逻辑值，进而调整控制电阻，改变输出信号的频率，获得第N更新输出信号，N为小于初始逻辑值的次高位位数的正整数；第N更新输出信号经等待周期后，在根据第N更新输出信号的周期确定的第N更新计数周期内对参考信号的上升沿个数重新进行计数，获得第N计数值；若第N计数值与理论计数值的第N差值在预定差值范围内，则将第N更新输出信号作为校准输出信号；若第N差值超出预定差值范围，则根据第N计数值相较于理论计数值的大小，对第N更新逻辑值进行相应的重新调整，进而调整控制电阻，改变输出信号的频率，获得第N+1更新输出信号。
在该具体实施例中，若计数值与理论计数值之间的差值超出预定差值范围，则对计数值与理论计数值的大小进行对比，根据对比结果对当前电阻式环形振荡器的初始逻辑值进行相应的调整，获得第N更新逻辑值，进而调整控制电阻，使得输出信号的频率得以校准，获得第N更新输出信号；其中，若初始逻辑值的位数为‘8’，则该初始逻辑值的次高位位数为‘7’，因此N的取值范围为[1，6]；若初始逻辑值的位数为‘6’，则该初始逻辑值的次高位位数为‘5’，因此N的取值范围为[1，4]。根据第N更新输出信号的周期确定相应的第N更新计数周期；经等待周期使得第N更新输出信号的频率稳定，在第N更新周期内对参考信号的上升沿个数进行重新计数，获得第N计数值；将第N计数值与理论计数值进行比较，获得第N计数值与理论计数值之间的第N差值，若第N计数值与理论计数值之间的第N差值在预定差值范围内，则不调整当前电阻式环形振荡器的第N逻辑值，并将第N更新输出信号作为校准输出信号；若第N计数值与理论计数值之间的第N差值超出预定差值范围，则对第N计数值与理论计数值的大小进行对比，根据对比结果对当前电阻式环形振荡器的第N逻辑值进行相应的调整，获得第N+1更新逻辑值，进而调整控制电阻，使得输出信号的频率得以校准，获得第N+1更新输出信号。通过对初始逻辑值和、或第N逻辑值的调整，使得输出信号的频率和、或第N更新输出信号的频率的精度更高从而使得时钟信号的精度更高。
在本申请的一个具体实施例中，根据计数值相较于理论计数值的大小，对初始逻辑值进行相应的调整，获得第N更新逻辑值，进而调整控制电阻，改变输出信号的频率，获得第N更新输出信号，包括：若计数值大于理论计数值，则对初始逻辑值进行调整，获得第N1更新逻辑值，使控制电阻减小，进而使输出信号的频率增大，获得第N1更新输出信号；或若计数值小于理论计数值，则将初始逻辑值进行调整，获得第N2更新逻辑值，使电阻增大，进而使输出信号的频率减小，获得第N2更新输出信号。
在该具体实施例中，若计数值大于理论计数值，则调整初始逻辑值，使得初始逻辑值减小，进而使控制电阻减小，进而使电阻式环形振荡器的输出信号的频率增大，获得第N1更新输出信号；若计数值小于理论计数值，则调整初始逻辑值，使得初始逻辑值增大，进而使控制电阻增大，进而使电阻式环形振荡器的输出信号的频率减小，获得第N2更新输出信号；通过对初始逻辑值进行增大或减小，使得控制电阻增大或减小，进而使电阻式环形振荡器的输出信号的频率减小或增大，获得第N1更新输出信号或第N2更新输出信号，使电阻式环形振荡器的输出信号更加精准，从而提高时钟信号的精度。
在本申请的一个具体实施例中，对初始逻辑值进行调整，包括：根据初始逻辑值的位数，将初始逻辑值的十进制数值减小次高位位数的第N次高位对应的十进制数值，获得第N1更新逻辑值，其中，N的取值根据与初始逻辑值最高位从近到远的距离确定；或根据初始逻辑值的位数，将初始逻辑值的十进制数值增加第N次高位对应的十进制数值，获得第N2更新逻辑值。
在该具体实施例中，当计数值大于理论计数值时，根据初始逻辑值的位数，将初始逻辑值的十进制数值减小，其中，减小的数值为初始逻辑值的次高位位数的第N次高位对应的十进制数值，使控制电阻减小，进而使电阻式环形振荡器的输出信号的频率增大，获得第N1更新输出信号；当计数值小于理论计数值时，根据初始逻辑值的位数，将初始逻辑值的十进制数值增大，其中，增大的数值为初始逻辑值的次高位位数的第N次高位对应的十进制数值，使控制电阻增大，进而使电阻式环形振荡器的输出信号的频率减小，获得第N2更新输出信号。通过对初始逻辑值进行增大或减小，使得控制电阻增大或减小，进而使电阻式环形振荡器的输出信号的频率减小或增大，获得第N1更新输出信号或第N2更新输出信号，使电阻式环形振荡器的输出信号更加精准，从而提高时钟信号的精度。
在本申请的一个具体实例中，若对当前电阻式环形振荡器进行粗调谐，并且初始逻辑值表示为二进制的‘10000000’，则当计数值大于理论计数值时，根据初始逻辑值的位数‘8’，将初始逻辑值的十进制数值‘128’减小初始逻辑值的次高位位数的第N次高位对应的十进制数值则调整初始逻辑值，获得第N1更新逻辑值；使控制电阻减小，进而使电阻式环形振荡器的输出信号的频率增大，获得第N1更新输出信号。例如，当前N取值为‘1’时，初始逻辑值的次高位位数的第1次高位对应的十进制数值‘64’，获得第11更新逻辑值，其表示为二进制的‘01000000’。当计数值小于理论计数值时，根据初始逻辑值的位数‘8’，将初始逻辑值的十进制数值‘128’增大初始逻辑值的次高位位数的第N次高位对应的十进制数值则调整初始逻辑值，获得第N2更新逻辑值；使控制电阻增大，进而使电阻式环形振荡器的输出信号的频率减小，获得第N2更新输出信号。例如，当前N取值为‘1’时，初始逻辑值的次高位位数的第1次高位对应的十进制数值‘64’，获得第11更新逻辑值，其表示为二进制的‘11000000’。
在本申请的一个具体实例中，若对当前电阻式环形振荡器进行细调谐，并且初始逻辑值表示为二进制的‘100000’，则当计数值大于理论计数值时，根据初始逻辑值的位数‘6’，将初始逻辑值的十进制数值‘32’减小初始逻辑值的次高位位数的第N次高位对应的十进制数值则调整初始逻辑值，获得第N1更新逻辑值；使控制电阻减小，进而使电阻式环形振荡器的输出信号的频率增大，获得第N1更新输出信号。例如，当前N取值为‘1’时，初始逻辑值的次高位位数的第1次高位对应的十进制数值‘16’，获得第11更新逻辑值，其表示为二进制的‘010000’。当计数值小于理论计数值时，根据初始逻辑值的位数‘6’，将初始逻辑值的十进制数值‘32’增大初始逻辑值的次高位位数的第N次高位对应的十进制数值则调整初始逻辑值，获得第N2更新逻辑值；使控制电阻增大，进而使电阻式环形振荡器的输出信号的频率减小，获得第N2更新输出信号。例如，当前N取值为‘1’时，初始逻辑值的次高位位数的第1次高位对应的十进制数值‘16’，获得第12更新逻辑值，其表示为二进制的‘110000’。
在本申请的一个具体实施例中，若第N差值超出预定差值范围，还包括：若N+1的取值等于预定调整次数阈值，则将第N+1更新输出信号作为校准输出信号。
在该具体实施例中，获得第N更新输出信号后，根据第N更新输出信号的周期确定第N更新计数周期，并在第N更新计数周期内对参考信号的上升沿个数进行计数，获得第N计数值，将第N计数值与理论计数值进行比较，获得第N计数值与理论计数值的第N差值，若第N差值在预定差值范围内，且N+1的取值小于预定调整次数阈值，则将第N更新输出信号作为校准输出信号。若第N差值超出预定差值范围，且N+1的取值等于预定调整次数阈值，则计数停止，并将第N计数值与理论计数值进行重新对比，根据对比结果对第N更新逻辑值进行调整获得第N+1更新逻辑值，使控制电阻改变，进而调整第N更新输出信号的频率，获得第N+1更新输出信号，并将第N+1更新输出信号作为校准输出信号。若第N差值超出预定差值范围，且N+1的取值小于预定调整次数阈值，则将第N计数值与理论计数值进行重新对比，根据对比结果对第N更新逻辑值进行调整获得第N+1更新逻辑值，使控制电阻改变，进而调整第N更新输出信号的频率，获得第N+1更新输出信号；并根据第N+1更新输出信号的周期确定第N+1更新计数周期，在第N+1更新计数周期内对参考信号的上下沿个数进行重新计数并进行后续的比较与调整步骤，直至获得校准输出信号。通过设定预定调整次数阈值控制对电阻式环形振荡器的输出信号的频率的调整，提高调整电阻式环形振荡器的输出信号的频率的效率。
在本申请的一个具体实例中，对上述电阻式环形振荡器进行粗调谐，并且初始逻辑值为‘10000000’时，若当前N取值为‘1’，且预定调整次数为‘6’，则对初始逻辑值增加或减小初始逻辑值的第1次高位的十进制数值‘64’获得第1更新逻辑值，进而获得第1更新输出信号，根据第1更新输出信号的周期确定第1更新计数周期，并在第1更新计数周期内对参考信号的上升沿个数进行计数，获得第1计数值，将第1计数值与理论计数值进行比较，获得第1计数值与理论计数值的第1差值，若第1差值在预定差值范围内，且N的取值1小于预定调整次数6，则将第1更新输出信号作为校准输出信号。若第1差值超出预定差值范围，且N的取值1小于预定调整次数6，则将第1计数值与理论计数值进行重新对比，根据对比结果对第1更新逻辑值进行调整获得第2更新逻辑值，使控制电阻改变，进而调整第1更新输出信号的频率，获得第2更新输出信号，其中，对第1更新逻辑值增加或减小初始逻辑值的第2次高位的十进制数值‘32’获得第2更新逻辑值；并根据第2更新输出信号的周期确定第2更新计数周期，在第2更新计数周期内对参考信号的上下沿个数进行计数值，获得第2计数值；将第2计数值与理论计数值进行比较，获得第2计数值与理论计数值的第2差值。若第2差值在预定差值范围内，且N的取值2小于预定调整次数阈值6，则将第2更新输出信号作为校准输出信号。若第2差值超出预定差值范围，且N的取值2小于预定调整次数6，则对第2更新输出信号重复上述对第1更新输出信号的操作步骤，获得第3更新输出信号；其中，对第2更新逻辑值增加或减小初始逻辑值的第3次高位的十进制数值‘16’获得第3更新逻辑值。若根据第3更新输出信号获得的第3计数值与理论计数值的第3差值在预定差值范围内，且N的取值3小于预定调整次数6，则将第3更新输出信号作为校准输出信号。若根据第3更新输出信号获得的第3计数值与理论计数值的第3差值超出预定差值范围，且N的取值3小于预定调整次数6，则对第3更新输出信号重复上述对第1更新输出信号的操作步骤，获得第4更新输出信号；其中，对第3更新逻辑值增加或减小初始逻辑值的第4次高位的十进制数值‘8’获得第4更新逻辑值。若根据第4更新输出信号获得的第4计数值与理论计数值的第4差值在预定差值范围内，且N的取值4小于预定调整次数6，则将第4更新输出信号作为校准输出信号。若根据第4更新输出信号获得的第4计数值与理论计数值的第4差值超出预定差值范围，且N的取值4小于预定调整次数6，则对第4更新输出信号重复上述对第1更新输出信号的操作步骤，获得第5更新输出信号；其中，对第4更新逻辑值增加或减小初始逻辑值的第5次高位的十进制数值‘4’获得第5更新逻辑值。若根据第5更新输出信号获得的第5计数值与理论计数值的第5差值在预定差值范围内，且N的取值5小于预定调整次数6，则将第5更新输出信号作为校准输出信号。若根据第5更新输出信号获得的第5计数值与理论计数值的第5差值超出预定差值范围，且N的取值5小于预定调整次数6，则对第5更新输出信号重复上述对第1更新输出信号的操作步骤，获得第6更新输出信号；其中，对第5更新逻辑值增加或减小初始逻辑值的第6次高位的十进制数值‘2’获得第6更新逻辑值。若根据第6更新输出信号获得的第6计数值与理论计数值的第6差值在预定差值范围内，且N的取值6等于预定调整次数6，则将第6更新输出信号作为校准输出信号。若根据第6更新输出信号获得的第6计数值与理论计数值的第6差值超出预定差值范围，且N的取值6等于预定调整次数6，则停止计数，并对第6更新输出信号重复上述对第1更新输出信号的操作步骤，获得第7更新输出信号；其中，对第6更新逻辑值增加或减小初始逻辑值的第7次高位的十进制数值‘1’获得第7更新逻辑值，将第7更新输出信号作为校准输出信号。
图4示出了本申请一种电阻式环形振荡器的频率校准装置的具体实施方式。
在图4所示的具体实施方式中，电阻式环形振荡器的频率校准装置主要包括：用于根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的逻辑值的初始逻辑值，其中工作类别包括粗调谐使能和、或细调谐使能的模块401；用于经等待周期后，在计数周期内对参考信号的上升沿个数进行计数，获得计数值的模块402；用于根据计数值与目标输出信号在计数周期内上升沿个数的理论计数值，对初始逻辑值进行相应的调整，进而调整电阻式环形振荡器的输出信号的频率，获得校准输出信号的模块403。
在该具体实施方式中，图5为电阻式环形振荡器的频率校准装置的结构框图，其中，电阻式环形振荡器的频率校准装置中各个模块用到的信号，均根据图5所示的结构框图的相应位置输入和、或输出。粗调谐使能信号、细调谐使能信号、输出信号、参考信号、目标输出信号、计数周期个数、等待周期个数均根据其在图5中的相应位置输入，当上述信号军输入后，使能信号开始工作时，其相应的调谐完成标志输出二进制‘0’，根据使能信号的工作类别确定初始逻辑值，在对输出信号进行校准获得校准输出信号或调整次数N+1等于预定调整次数时，其相应的调谐完成标志输出二进制‘1’，此时该使能信号对应的调谐使能工作校准完成。
在该具体实施方式中，通过模块401，获知电阻式环形振荡器的频率校准装置的工作类别粗调谐和、或细调谐，并根据使能信号，获得相应工作类别对应的控制电阻的初始逻辑值；通过模块402，获初始计数周期内的参考信号的上升沿个数的计数值；其中图6和图7分别为粗调谐前两次计数时序图与细调谐前两次计数时序图。其中，在如图6所示的粗调谐工作中，当粗调谐使能信号输入时，经等待周期，在根据的输出信号的周期确定的初始计数周期内对参考信号的上升沿个数计数，获得计数值；在如图7所示的细调谐工作中，当细调谐使能信号输入时，经等待周期，在根据的输出信号的周期确定的初始计数周期内对参考信号的上升沿个数计数，获得计数值；通过模块403，根据计数值与理论计数值之间差值和预定差值范围的比较结果，对初始逻辑值进行相应的调整，使控制电阻调整，进而改变输出信号的频率，获得校准输出信号。其中，在如图6所示的粗调谐工作中，对初始逻辑值调整，使控制电阻调整，进而改变输出信号的频率，获得第1更新输出信号；经等待周期，在根据的第1输出信号的周期确定的第1计数周期内对参考信号的上升沿个数计数，获得第1计数值，再对第1计数值与理论计数值之间的差值和预定差值范围进行比较，进而对第1更新输出信号的频率进行相应的调整；在如图7所示的细调谐工作中，对初始逻辑值调整，使控制电阻调整，进而改变输出信号的频率，获得第1更新输出信号；经等待周期，在根据的第1输出信号的周期确定的第1计数周期内对参考信号的上升沿个数计数，获得第1计数值，再对第1计数值与理论计数值之间的差值和预定差值范围进行比较，进而对第1更新输出信号的频率进行相应的调整；使得环形振荡器的时钟精度得以提高。
本申请提供电阻式环形振荡器的频率校准装置，可用于执行上述任一实施例描述的电阻式环形振荡器的频率校准方法，其实现原理和技术效果类似，在此不再赘述。
在本申请的一个具体实施例中，本申请一种电阻式环形振荡器的频率校准装置中各功能模块可直接在硬件中、在由处理器执行的软件模块中或在两者的组合中。
软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储介质中。示范性存储介质耦合到处理器，使得处理器可从存储介质读取信息和向存储介质写入信息。
处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)、现场可编程门阵列(英文：Field Programmable Gate Array，简称：FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合等。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。在替代方案中，存储介质可与处理器成一体式。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替代方案中，处理器和存储介质可作为离散组件驻留在用户终端中。
在本申请的另一个具体实施方式中，一种计算机可读存储介质，其存储有计算机指令，计算机指令被操作以执行上述实施方式中的电阻式环形振荡器的频率校准方法。
在本申请的一个具体实施方式中，一种计算机设备，其包括处理器和存储器，存储器存储有计算机指令，该计算机指令被操作以执行上述实施方式中的电阻式环形振荡器的频率校准方法。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种电阻式环形振荡器的频率校准方法，其特征在于，包括：
根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的初始逻辑值，其中所述工作类别包括粗调谐使能和/或细调谐使能；
经等待周期后，在根据输出信号的周期确定的初始计数周期内对参考信号的上升沿个数进行计数，获得计数值；
根据所述计数值与在根据目标输出信号的周期确定的标准计数周期内所述参考信号的上升沿个数的理论计数值，对所述初始逻辑值进行相应的调整，进而调整所述控制电阻，使得所述电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号。
2.根据权利要求1所述的电阻式环形振荡器的频率校准方法，其特征在于，所述根据所述计数值与目标输出信号在标准计数周期内所述参考信号的上升沿个数的理论计数值，对所述初始逻辑值进行相应的调整，进而调整所述控制电阻，使得所述电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号，包括：
将所述计数值与所述理论计数值作比较，获得所述计数值与所述理论计数值的差值；
若所述差值在预定差值范围内，则不调整所述初始逻辑值，并将所述输出信号作为所述校准输出信号。
3.根据权利要求2所述的电阻式环形振荡器的频率校准方法，其特征在于，所述根据所述计数值与在根据目标输出信号的周期确定的标准计数周期内所述参考信号的上升沿个数的理论计数值，对所述初始逻辑值进行相应的调整，进而调整所述控制电阻，使得所述电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号，还包括：
若所述差值超出所述预定差值范围，则根据所述计数值相较于所述理论计数值的大小，对所述初始逻辑值进行相应的调整，获得第N更新逻辑值，进而调整所述控制电阻，改变所述输出信号的频率，获得第N更新输出信号，其中，N为小于所述初始逻辑值的次高位位数的正整数；
所述第N更新输出信号经所述等待周期后，在根据所述第N更新输出信号的周期确定的第N更新计数周期内对所述参考信号的上升沿个数重新进行计数，获得第N计数值；
若所述第N计数值与所述理论计数值的第N差值在所述预定差值范围内，则将所述第N更新输出信号作为所述校准输出信号；
若所述第N差值超出所述预定差值范围，则根据所述第N计数值相较于所述理论计数值的大小，对所述第N更新逻辑值进行相应的重新调整，进而调整所述控制电阻，改变所述输出信号的频率，获得第N+1更新输出信号。
4.根据权利要求3所述的电阻式环形振荡器的频率校准方法，其特征在于，所述根据所述计数值相较于所述理论计数值的大小，对所述初始逻辑值进行相应的调整，获得第N更新逻辑值，进而调整所述控制电阻，改变所述输出信号的频率，获得第N更新输出信号，包括：
若所述计数值大于所述理论计数值，则对所述初始逻辑值进行调整，获得第N1更新逻辑值，使所述控制电阻减小，进而使所述输出信号的频率增大，获得第N1更新输出信号；或
若所述计数值小于所述理论计数值，则将所述初始逻辑值进行调整，获得第N2更新逻辑值，使所述电阻增大，进而使所述输出信号的频率减小，获得第N2更新输出信号。
5.根据权利要求4所述的电阻式环形振荡器的频率校准方法，其特征在于，所述对所述初始逻辑值进行调整，包括：
根据所述初始逻辑值的位数，将所述初始逻辑值的十进制数值减小所述次高位位数的第N次高位对应的十进制数值，获得所述第N1更新逻辑值，其中，N的取值根据与所述初始逻辑值最高位从近到远的距离确定；或
根据所述初始逻辑值的位数，将所述初始逻辑值的十进制数值增加所述第N次高位对应的十进制数值，获得所述第N2更新逻辑值。
6.根据权利要求3所述的电阻式环形振荡器的频率校准方法，其特征在于，所述若所述第N差值超出所述预定差值范围，还包括：
若N+1的取值等于预定调整次数阈值，则将所述第N+1更新输出信号作为所述校准输出信号。
7.根据权利要求1或3所述的电阻式环形振荡器的频率校准方法，其特征在于，
所述等待周期根据预先设定或所述输出信号的周期与等待周期个数确定，其中，所述等待周期个数通过等待逻辑输入确定；
计数周期根据所述输出信号的周期或所述第N更新输出信号的周期与计数周期个数确定，其中，所述计数周期包括所述初始计数周期和/或所述第N更新计数周期，当所述使能信号的工作类别为所述粗调谐使能时，所述计数周期个数通过预先设置确定，当所述使能信号的工作类别为所述细调谐使能时，所述周期个数通过计数逻辑输入确定，所述计数周期为所述输出信号的周期或所述第N更新输出信号的周期的整数倍。
8.一种电阻式环形振荡器的频率校准装置，其特征在于，包括：
用于根据使能信号的工作类别，确定相应电阻式环形振荡器中控制电阻的初始逻辑值，其中所述工作类别包括粗调谐使能和/或细调谐使能的模块；
用于经等待周期后，在根据输出信号的周期确定的初始计数周期内对参考信号的上升沿个数进行计数，获得计数值的模块；
用于根据所述计数值与在根据目标输出信号的周期确定的标准计数周期内所述参考信号的上升沿个数的理论计数值，对所述初始逻辑值进行相应的调整，进而调整所述控制电阻，使得所述电阻式环形振荡器的输出信号的频率进行校准，获得校准输出信号的模块。
9.一种计算机可读存储介质，其存储有计算机指令，其特征在于，所述计算机指令被操作以执行权利要求1-7中任一项所述的电阻式环形振荡器的频率校准方法。
10.一种计算机设备，其包括处理器和存储器，所述存储器存储有计算机指令，其中所述处理器操作所述计算机指令以执行权利要求1-7中任一项所述的电阻式环形振荡器的频率校准方法。
CN202110397932.4A 2021-04-14 2021-04-14 电阻式环形振荡器的频率校准方法、装置、介质及设备 Pending CN113114235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110397932.4A CN113114235A (zh) 2021-04-14 2021-04-14 电阻式环形振荡器的频率校准方法、装置、介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110397932.4A CN113114235A (zh) 2021-04-14 2021-04-14 电阻式环形振荡器的频率校准方法、装置、介质及设备

Publications (1)

Publication Number Publication Date
CN113114235A true CN113114235A (zh) 2021-07-13

Family

ID=76716856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110397932.4A Pending CN113114235A (zh) 2021-04-14 2021-04-14 电阻式环形振荡器的频率校准方法、装置、介质及设备

Country Status (1)

Country Link
CN (1) CN113114235A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113779910A (zh) * 2021-11-10 2021-12-10 海光信息技术股份有限公司 产品性能分布预测方法及装置、电子设备及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1193877A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
US20080278244A1 (en) * 2007-05-08 2008-11-13 Zerog Wireless, Inc. Frequency calibration for frequency synthesizers
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103023433A (zh) * 2012-12-27 2013-04-03 无锡中星微电子有限公司 改进型高精度振荡器
CN103873048A (zh) * 2014-03-12 2014-06-18 无锡中科微电子工业技术研究院有限责任公司 具有频率自校准功能的片上rc振荡器及频率自校准方法
CN106656173A (zh) * 2016-12-26 2017-05-10 上海迦美信芯通讯技术有限公司 一种振荡器的频率校准电路及其频率校准方法
CN108111166A (zh) * 2018-01-08 2018-06-01 深圳信息职业技术学院 一种具有自校准功能的片上振荡器及其校准方法
CN111786634A (zh) * 2020-07-11 2020-10-16 重庆百瑞互联电子技术有限公司 一种晶体振荡器、振荡信号生成方法、存储介质及设备
CN112019187A (zh) * 2020-09-04 2020-12-01 东南大学 一种自动频率校准电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1193877A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
US20080278244A1 (en) * 2007-05-08 2008-11-13 Zerog Wireless, Inc. Frequency calibration for frequency synthesizers
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103023433A (zh) * 2012-12-27 2013-04-03 无锡中星微电子有限公司 改进型高精度振荡器
CN103873048A (zh) * 2014-03-12 2014-06-18 无锡中科微电子工业技术研究院有限责任公司 具有频率自校准功能的片上rc振荡器及频率自校准方法
CN106656173A (zh) * 2016-12-26 2017-05-10 上海迦美信芯通讯技术有限公司 一种振荡器的频率校准电路及其频率校准方法
CN108111166A (zh) * 2018-01-08 2018-06-01 深圳信息职业技术学院 一种具有自校准功能的片上振荡器及其校准方法
CN111786634A (zh) * 2020-07-11 2020-10-16 重庆百瑞互联电子技术有限公司 一种晶体振荡器、振荡信号生成方法、存储介质及设备
CN112019187A (zh) * 2020-09-04 2020-12-01 东南大学 一种自动频率校准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
卢尧: "一种可数字自校准的环形振荡器的设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113779910A (zh) * 2021-11-10 2021-12-10 海光信息技术股份有限公司 产品性能分布预测方法及装置、电子设备及存储介质
CN113779910B (zh) * 2021-11-10 2022-02-22 海光信息技术股份有限公司 产品性能分布预测方法及装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
CN107807511B (zh) 校正设备和方法、校正设备制造方法和集成电路构造方法
US9170564B2 (en) Time-to-digital converter and PLL circuit using the same
US11005468B1 (en) Duty-cycle correction circuit for DDR devices
US8669810B2 (en) Time difference amplifier and amplification method using slew rate control
KR20160065632A (ko) 추계적 위상 보간 방법을 이용한 시간-디지털 변환기
US8786347B1 (en) Delay circuits for simulating delays based on a single cycle of a clock signal
US8461933B2 (en) Device and method for frequency calibration and phase-locked loop using the same
CN113114235A (zh) 电阻式环形振荡器的频率校准方法、装置、介质及设备
Schell et al. A low power tunable delay element suitable for asynchronous delays of burst information
CN112838851A (zh) 一种基于差分采样的剩余时间采样电路和时间数字转换器
CN108777575B (zh) 分频器
Wu et al. Resilient cell-based architecture for time-to-digital converter
CN110784212B (zh) 一种锁相环的频率锁定方法及电路
CN113114236A (zh) 电容式环形振荡器的频率校准方法、装置、介质及设备
GB2403082A (en) Arrangement and method for a digital delay line
CN112787634A (zh) 校正时钟占空比的电路及其校正控制方法和装置
CN114204937B (zh) 一种分频器电路及频率合成器
US7092479B1 (en) Ripple counter circuits in integrated circuit devices having fast terminal count capability and methods of operating the same
CN117081570A (zh) 一种片上电阻校准电路
US11803208B2 (en) Timer calibration method and electronic device
CN114337652B (zh) 一种分频器电路及频率合成器
CN111669175B (zh) 一种二分频电路及一种芯片
CN211830714U (zh) 一种时间放大器和电子设备
US20230246648A1 (en) Frequency divider, electronic device and frequency dividing method
JP3517058B2 (ja) 周波数逓倍回路及び半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210713

RJ01 Rejection of invention patent application after publication