JP2008511086A - 特徴の故障の補正 - Google Patents
特徴の故障の補正 Download PDFInfo
- Publication number
- JP2008511086A JP2008511086A JP2007530511A JP2007530511A JP2008511086A JP 2008511086 A JP2008511086 A JP 2008511086A JP 2007530511 A JP2007530511 A JP 2007530511A JP 2007530511 A JP2007530511 A JP 2007530511A JP 2008511086 A JP2008511086 A JP 2008511086A
- Authority
- JP
- Japan
- Prior art keywords
- feature
- integrated circuit
- failure
- failure rate
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/02—Fault tolerance, e.g. for transient fault suppression
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本出願は、「Meeting Nanometer DPM Requirements Through DFT」と題するDavid Abercrombieらを発明者とする西暦2004年10月1日付け出願の米国仮出願第60/615,329号、の一部継続出願であり、その利益を主張する。
概要
本発明の別々の実施例は、集積回路設計において指定される特徴によって製造工程中に欠陥が生じる可能性を判定する手法を提供する。本発明の特定の実現形態は、欠陥をもたらす可能性が高い、先行して認識されていない1つ又は複数の更なる設計特徴を識別することもできる。よって、本発明の種々の例を用いて、設計者は、集積回路の製造歩留まりに対して最大の影響を及ぼす、集積回路設計における前述の特徴を識別することが可能である。設計者は次いで、この情報を用いて、設計から製造される集積回路の歩留まりが削減される可能性がより高くなる設計特徴の利用を削減又は回避するよう集積回路設計を変更することが可能である。
前述の通り、本発明の種々の例は、特定された設計特徴を組み入れた1つ又は複数の論理ユニットを識別する情報、及び、各論理ユニットにおいて特定された設計特徴が生起する量を利用する。本明細書及び特許請求の範囲では、設計特徴は、設計から製造された集積回路内の物理構造に対応する、集積回路設計内の何れかの属性又は属性群であり得る。例えば、設計特徴は、2つの金属層間のビア、接続する金属線、特定の長さの接続する金属線、特定の形状の接続(例えば、L形状の接続)、隣接した一対の導電線、導電線に隣接しており、特定の距離内のビア等、を表し得る。よって、集積回路内の1つ又は複数の属性によって作成される物理構造は何れも、設計特徴によって表すことが可能である。
前述の通り、本発明の実施例によって利用される手法は、論理ユニットの故障率と、設計特徴の生起量との相関化を行う。故障率は、何れかの通常の検査手法を用いて得ることができる。例えば、検査情報は、集積回路の物理的な検査によって得ることができる。あるいは、検査情報は、「検査」集積回路の製造によって得ることができる。検査集積回路は、特定の機能を何ら行うものでない。その代わり、検査集積回路は、単一の構造(トランジスタやゲートなど)の複数の生起を含むに過ぎない。よって、検査集積回路を用いて論理ユニットの複数の生起を検査することが可能である。しかし、通常、前述のタイプの検査は、複数の論理ユニットの故障率を高精度で相関化するのに十分な検査情報を供給するには遅すぎ、費用がかかりすぎる。
本発明の特定の例は、アナログ回路、又は構成されたデジタル回路を用いて実現することができる。しかし、本発明の以下の記載から明らかなように、本発明の種々の実施例は通常、プログラム可能なコンピューティング・デバイス、ネットワーク経由などで互いに協調しているプログラム可能コンピューティング・デバイスの組み合わせによって実施される。したがって、前述のコンピューティング・デバイス301の例証的な例は、図3に示す。この図にみられるように、コンピューティング・デバイス301はコンピューティング装置303を有する。コンピューティング装置303は通常、処理装置305及びシステム・メモリ307を含む。処理装置305は、ソフトウェア命令を実行する何れかのタイプの処理デバイスであり得るが、通常は、マイクロプロセッサ・デバイスである。システム・メモリ307は、リード・オンリー・メモリ(ROM)309もランダム・アクセス・メモリ(RAM)311も含み得る。当業者が分かるように、リード・オンリー・メモリ(ROM)309もランダム・アクセス・メモリ(RAM)311も、処理装置305による実行のためのソフトウェア命令を記憶し得る。
図4は、本発明の種々の例によって実現することができる特徴故障相関化ツール401の例を示す。この図にみられるように、特徴故障相関化ツール401は、特徴故障係数407を併せて出力する相関化モジュール403及び特徴故障係数データベース405を含む。本発明の種々の例では、特徴故障相関化ツール401は任意的には、故障係数パレート図を供給する係数パレート図生成モジュール409も含む。特徴故障相関化ツール401の動作を、図5A乃至図5Cに示す流れ図を参照して説明する。
故障率=f(x)
(式(1))を最も好適に満たす特徴故障関数fを判定する。
特徴故障係数データベース405が複数の特徴故障係数を記憶した後、工程513で、係数パレート図生成モジュール409は任意的には、この係数情報を利用して故障係数パレート図411を生成することができる。当業者が分かるように、パレート図は、別々の特徴について、判定された特徴故障関数又はその関連した係数の相対的な大きさを表示する。設計者はよって、特定の特徴量の特徴故障関数又はその関連した係数の相対的な大きさを用いて、設計から製造される集積回路の歩留まりに対する影響が最も大きい、集積回路設計における特徴を判定することが可能である。当然、本発明の他の例は、あるいは、又は更に、判定された特徴故障係数の相対値をユーザに示すために別のタイプの表示を利用することができる。
前述の通り、既知の特徴の特徴故障係数の判定に加えて、本発明の種々の実施例を利用して、製造された集積回路の歩留まりにおける削減に寄与する、先行して未知の設計特徴を識別することができる。図8は、集積回路の歩留まりに対してかなりの影響を及ぼす設計特徴を識別するよう本発明によって実現することができる特徴識別ツール801を示す。この図において分かるように、特徴識別ツール801は、上記で詳細に説明したような特徴故障相関化ツール401を含む。故障率予測モジュール803、故障率比較モジュール805及び関数パレート図生成モジュール807も含む。この特徴識別ツール801の動作は、図9A乃至図9Cに示す流れ図を参照して説明する。
予測故障率=f1(x1)*f2(x2)*f3(x3)*…fn(xn)
に基づいて論理ユニットの予測故障率を判定することができる。ここで、f1は論理ユニットにおいて生起する第1の特徴の特徴故障関数であり、x1は論理ユニット内の第1の特徴の生起の量であり、f2は論理ユニットにおいて生起する第2の特徴の特徴故障関数であり、x2は論理ユニット内の第2の特徴の生起の量である、等である。予測故障率はよって、予測合計故障率を有することになる。
このデータから、設計レイアウト特徴の故障確率又は歩留まり影響を数量化して、何れかの設計エレメントの歩留まりをその特徴統計によって予測し、識別されていない設計特徴(又は設計特徴間の関係)の残りの影響を予測することが可能である。よって、製造工程中に集積回路の歩留まりにかなり影響を及ぼす設計特徴全てを既知の特徴が含む場合、予測合計故障率は、実際の合計故障率に近似又は一致する。しかし、製造される集積回路の歩留まりに影響を及ぼす未発見設計特徴が存在している場合、予測合計故障率は、実際の合計故障率に一致しない。実際の合計故障率と、予測合計故障率との差が工程905で、残りの合計歩留まり影響であるものと判定される。この残りの合計特徴歩留まり影響は、単一の未知の特徴の特徴故障関数のものとし得るか、又は、複数の未知の特徴と関連した特徴故障関数のものとし得る。
本発明によって実現することができる種々の手法及びツールを上記に詳細に説明したが、詳細な検査情報を用いることによって得ることができる前述の手法及びツールの更なる精緻化が存在していることが分かる。例えば、論理ユニットに対応する集積回路部分の故障を単に識別することに加え、検査情報は、故障のモードを更に識別することができる。例えば、検査情報は、論理ユニットの故障モードが、2つの接続間の短絡ではなく、接続における、開いた中断であったことを示し得る。
本発明は、特定の例(本発明を行う、現在好ましい態様をはじめとする)に関して説明したが、特許請求の範囲記載の本発明の趣旨及び範囲の範囲内に収まる前述のシステム及び手法の数多くの変形及び置換が存在していることが当業者は分かるであろう。
Claims (10)
- 集積回路設計の特徴の特徴故障係数を判定する方法であって、
集積回路内の物理構造に対応する、集積回路設計の特徴を規定する工程と、
前記特徴を組み入れた複数の論理ユニットを識別する工程と、
前記識別された論理ユニット毎に、
前記論理ユニットにおいて生起する前記特徴の量を判定し、
前記論理ユニットに対応する集積回路部分の故障率を判定する工程と、
前記特徴の量を故障率と相関化して、前記特徴の特徴故障係数によって規定される少なくとも1つの特徴故障関数を判定する工程とを備える方法。 - 請求項1記載の方法であって、前記論理ユニットそれぞれにおいて生起する前記特徴の前記量を判定する工程が、前記論理ユニットそれぞれにおいて生起する前記特徴の前記量を設計特徴抽出ツールから受け取る工程を含む方法。
- 請求項1記載の方法であって、前記論理ユニットに対応する前記集積回路部分の故障率を判定する工程が、前記故障率を検査情報ツールから受け取る工程を含む方法。
- 請求項1記載の方法であって、
前記特徴の前記特徴故障係数が閾値を超えていることを判定する工程と、
既存の集積回路設計における前記特徴の生起の量を削減して、修正された集積回路設計を生成する工程とを更に備える方法。 - 請求項4記載の方法を用いて生成される、修正された集積回路設計。
- 請求項1記載の方法であって、前記論理ユニットが、前記特徴の生起を何ら有しない論理ユニットを含む方法。
- 請求項1記載の方法であって、
前記特徴の実現によって欠陥の生起が閾値を超える確率を判定する工程と、
既存の集積回路における前記特徴の生起に検査回路を加えて、修正された集積回路設計を生成する工程とを更に備える方法。 - 請求項1記載の方法であって、
前記特徴の実現によって欠陥の生起が閾値を超える確率を判定する工程と、
既存の集積回路における前記特徴の生起を削減し、
前記既存の集積回路設計から削減されていない、前記特徴の生起に検査回路を加えることによって、
修正された集積回路設計を生成する工程とを更に備える方法。 - 集積回路の歩留まりに対する影響を有する特徴を識別する方法であって、
集積回路内の物理構造に対応する、集積回路設計の1つ又は複数の特徴を規定する工程と、
前記特徴を組み入れた複数の論理ユニットを識別する工程と、
前記識別された論理ユニット毎に、
前記論理ユニットにおいて生起する各特徴の量を判定し、
前記論理ユニットに対応する集積回路部分の故障率を判定する工程と、
各特徴の量を故障率と相関化して、特徴毎に少なくとも1つの特徴故障関数を判定する工程と、
前記判定された特徴故障関数を利用して、集積回路設計の少なくとも一部分の故障率を予測する工程と、
前記予測された故障率を実際の故障率と比較して残りの合計歩留まり影響を判定する工程と、
前記残りの合計歩留まり影響の原因である少なくとも1つの特徴を識別する工程とを備える方法。 - 集積回路の歩留まりに対する影響を有する特徴を識別する方法であって、
集積回路内の物理構造に対応する、集積回路設計の1つ又は複数の特徴を規定する工程と、
前記特徴を組み入れた複数の論理ユニットを識別する工程と、
前記識別された論理ユニット毎に、
前記論理ユニットにおいて生起する各特徴の量を判定し、
前記論理ユニットに対応する集積回路部分の故障率を判定する工程と、
各特徴の量を故障率と相関化して、特徴毎に少なくとも1つの特徴故障関数を判定する工程と、
前記判定された特徴故障関数を利用して、前記論理ユニットに対応する集積回路設計部分の故障率を予測する工程と、
前記予測された故障率と実際の故障率との間の差異が最大の論理ユニットを判定する工程と、
検査するために故障解析検査プロセスへ前記論理ユニットを明らかにする工程とを備える方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US61532904P | 2004-10-01 | 2004-10-01 | |
PCT/US2005/035422 WO2006039625A2 (en) | 2004-10-01 | 2005-10-03 | Feature failure correlation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008511086A true JP2008511086A (ja) | 2008-04-10 |
Family
ID=35999546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007530511A Pending JP2008511086A (ja) | 2004-10-01 | 2005-10-03 | 特徴の故障の補正 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7725849B2 (ja) |
EP (1) | EP1794693B1 (ja) |
JP (1) | JP2008511086A (ja) |
CN (1) | CN101014955B (ja) |
WO (1) | WO2006039625A2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9104650B2 (en) | 2005-07-11 | 2015-08-11 | Brooks Automation, Inc. | Intelligent condition monitoring and fault diagnostic system for preventative maintenance |
KR101322434B1 (ko) | 2005-07-11 | 2013-10-28 | 브룩스 오토메이션 인코퍼레이티드 | 지능형 상태 감시 및 결함 진단 시스템 |
US7627847B1 (en) * | 2005-12-01 | 2009-12-01 | Cadence Design Systems, Inc. | Method and system for representing manufacturing and lithography information for IC routing |
US8626460B2 (en) * | 2006-03-31 | 2014-01-07 | Teseda Corporation | Secure test-for-yield chip diagnostics management system and method |
JP4234162B2 (ja) * | 2006-08-31 | 2009-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 製品に仮想属性を割り当てるためのシステム、方法、およびプログラムならびに製品に発生した事象の原因をトレースするためのシステム、方法、およびプログラム |
US7568139B2 (en) * | 2006-12-12 | 2009-07-28 | Inovys Corporation | Process for identifying the location of a break in a scan chain in real time |
KR100828026B1 (ko) * | 2007-04-05 | 2008-05-08 | 삼성전자주식회사 | 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치 |
US7653888B2 (en) * | 2007-04-25 | 2010-01-26 | International Business Machines Corporation | System for and method of integrating test structures into an integrated circuit |
JP2010003712A (ja) * | 2007-08-09 | 2010-01-07 | Renesas Technology Corp | 半導体装置、半導体装置の配置配線方法、及びデータ処理システム |
JP5019992B2 (ja) * | 2007-08-21 | 2012-09-05 | 株式会社リコー | 代替準備支援システム、代替準備支援サーバ装置及び代替準備支援プログラム |
US8347146B2 (en) * | 2007-12-18 | 2013-01-01 | Bae Systems Plc | Assisting failure mode and effects analysis of a system comprising a plurality of components |
US7958472B2 (en) * | 2008-09-30 | 2011-06-07 | Synopsys, Inc. | Increasing scan compression by using X-chains |
US20110179325A1 (en) * | 2010-01-15 | 2011-07-21 | Freescale Semiconductor, Inc | System for boundary scan register chain compression |
EP2619912A4 (en) * | 2010-09-21 | 2015-07-08 | Ansaldo Sts Usa Inc | METHOD FOR ANALYZING THE SECURITY OF A DEVICE FOR INSPECTION OF A HARDWARE DESCRIPTION LANGUAGE TO ERROR |
US9659136B2 (en) | 2010-09-27 | 2017-05-23 | Teseda Corporation | Suspect logical region synthesis from device design and test information |
US8327310B1 (en) * | 2011-07-07 | 2012-12-04 | Apple Inc. | Method and software tool for analyzing and reducing the failure rate of an integrated circuit |
US9939488B2 (en) | 2011-08-31 | 2018-04-10 | Teseda Corporation | Field triage of EOS failures in semiconductor devices |
US8907697B2 (en) | 2011-08-31 | 2014-12-09 | Teseda Corporation | Electrical characterization for a semiconductor device pin |
US8412991B2 (en) | 2011-09-02 | 2013-04-02 | Teseda Corporation | Scan chain fault diagnosis |
US9429619B2 (en) * | 2012-08-01 | 2016-08-30 | Globalfoundries Inc. | Reliability test screen optimization |
US8856720B2 (en) | 2013-01-03 | 2014-10-07 | International Business Machines Corporation | Test coverage of integrated circuits with masking pattern selection |
US9081932B2 (en) * | 2013-02-01 | 2015-07-14 | Qualcomm Incorporated | System and method to design and test a yield sensitive circuit |
US9465071B2 (en) | 2014-03-04 | 2016-10-11 | Mediatek Inc. | Method and apparatus for generating featured scan pattern |
US9542296B1 (en) * | 2014-12-01 | 2017-01-10 | Amazon Technologies, Inc. | Disk replacement using a predictive statistical model |
US10935962B2 (en) * | 2015-11-30 | 2021-03-02 | National Cheng Kung University | System and method for identifying root causes of yield loss |
US10247777B1 (en) | 2016-11-10 | 2019-04-02 | Teseda Corporation | Detecting and locating shoot-through timing failures in a semiconductor integrated circuit |
US11132620B2 (en) | 2017-04-20 | 2021-09-28 | Cisco Technology, Inc. | Root cause discovery engine |
US11681843B2 (en) * | 2018-01-17 | 2023-06-20 | Siemens Industry Software Inc. | Input data compression for machine learning-based chain diagnosis |
DE102018109816B3 (de) * | 2018-04-24 | 2019-10-24 | Yxlon International Gmbh | Verfahren zur Gewinnung mindestens eines signifikanten Merkmals in einer Serie von Bauteilen gleichen Typs und Verfahren zur Klassifikation eines Bauteils eienr solchen Serie |
WO2020232106A1 (en) * | 2019-05-16 | 2020-11-19 | Hewlett-Packard Development Company, L.P. | Device monitoring systems |
US11295831B2 (en) * | 2020-06-25 | 2022-04-05 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods to detect cell-internal defects |
CN112306877B (zh) * | 2020-10-30 | 2024-02-20 | 山东山大电力技术股份有限公司 | 一种电力系统故障运维方法及系统 |
CN113552856B (zh) * | 2021-09-22 | 2021-12-10 | 成都数之联科技有限公司 | 工艺参数根因定位方法和相关装置 |
CN114418150B (zh) * | 2022-03-30 | 2022-09-09 | 深圳市永达电子信息股份有限公司 | 一种站台门系统的故障维护方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777901A (en) * | 1995-09-29 | 1998-07-07 | Advanced Micro Devices, Inc. | Method and system for automated die yield prediction in semiconductor manufacturing |
US20030028352A1 (en) * | 2001-08-06 | 2003-02-06 | Texas Instruments Incorporated | Determining the failure rate of an integrated circuit |
US20040138852A1 (en) * | 2003-01-13 | 2004-07-15 | Everts Franklin F. | Fault assessment using fractional failure rates |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3986571B2 (ja) * | 1994-12-09 | 2007-10-03 | 日本テキサス・インスツルメンツ株式会社 | 歩留り予測装置とその方法 |
US5539652A (en) * | 1995-02-07 | 1996-07-23 | Hewlett-Packard Company | Method for manufacturing test simulation in electronic circuit design |
JP3813757B2 (ja) * | 1999-03-23 | 2006-08-23 | 株式会社東芝 | 重み付き故障検出率評価装置 |
JP3734392B2 (ja) * | 1999-10-29 | 2006-01-11 | 松下電器産業株式会社 | 半導体集積回路の故障検査方法及びレイアウト方法 |
TW538251B (en) * | 2000-03-03 | 2003-06-21 | Promos Technologies Inc | Method for finding the root cause of the failure of a faulty chip |
JP3733094B2 (ja) * | 2002-08-22 | 2006-01-11 | トヨタ自動車株式会社 | 良否判定装置、良否判定プログラムおよび良否判定方法 |
JP3834008B2 (ja) * | 2003-03-19 | 2006-10-18 | 株式会社東芝 | 不良解析装置、不良解析方法および不良解析プログラム |
US20040187050A1 (en) * | 2003-03-19 | 2004-09-23 | Baumann Robert Christopher | Test structure and method for accurate determination of soft error of logic components |
US8775997B2 (en) * | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
TW200622275A (en) | 2004-09-06 | 2006-07-01 | Mentor Graphics Corp | Integrated circuit yield and quality analysis methods and systems |
-
2005
- 2005-10-03 CN CN2005800291148A patent/CN101014955B/zh active Active
- 2005-10-03 JP JP2007530511A patent/JP2008511086A/ja active Pending
- 2005-10-03 US US11/242,633 patent/US7725849B2/en active Active
- 2005-10-03 EP EP05803198.0A patent/EP1794693B1/en active Active
- 2005-10-03 WO PCT/US2005/035422 patent/WO2006039625A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777901A (en) * | 1995-09-29 | 1998-07-07 | Advanced Micro Devices, Inc. | Method and system for automated die yield prediction in semiconductor manufacturing |
US20030028352A1 (en) * | 2001-08-06 | 2003-02-06 | Texas Instruments Incorporated | Determining the failure rate of an integrated circuit |
US20040138852A1 (en) * | 2003-01-13 | 2004-07-15 | Everts Franklin F. | Fault assessment using fractional failure rates |
Also Published As
Publication number | Publication date |
---|---|
WO2006039625A2 (en) | 2006-04-13 |
CN101014955B (zh) | 2010-09-08 |
WO2006039625A3 (en) | 2006-08-17 |
CN101014955A (zh) | 2007-08-08 |
EP1794693B1 (en) | 2016-05-11 |
US7725849B2 (en) | 2010-05-25 |
EP1794693A2 (en) | 2007-06-13 |
US20070143718A1 (en) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008511086A (ja) | 特徴の故障の補正 | |
US7987442B2 (en) | Fault dictionaries for integrated circuit yield and quality analysis methods and systems | |
US8136082B2 (en) | Method for testing integrated circuits | |
US7003742B2 (en) | Methodology for the optimization of testing and diagnosis of analog and mixed signal ICs and embedded cores | |
US7870519B2 (en) | Method for determining features associated with fails of integrated circuits | |
WO2008086282A2 (en) | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions | |
US20080111558A1 (en) | Defect localization based on defective cell diagnosis | |
JP3813757B2 (ja) | 重み付き故障検出率評価装置 | |
Huang et al. | Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies | |
JP2006019690A (ja) | パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置 | |
US10242921B2 (en) | Method of forming pattern of semiconductor device from which various types of pattern defects are removed | |
JP5567322B2 (ja) | テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム | |
US7895545B2 (en) | Methods for designing a product chip a priori for design subsetting, feature analysis, and yield learning | |
TWI392886B (zh) | Non-performing rate prediction method, defect rate prediction program, management method of semiconductor manufacturing apparatus, and manufacturing method of semiconductor device | |
US20170220706A1 (en) | Systems, methods and apparatus that employ statistical analysis of structural test information to identify yield loss mechanisms | |
JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
US8099705B2 (en) | Technique for determining circuit interdependencies | |
JP4067112B2 (ja) | 半導体集積回路の検証方法及びテストパターンの作成方法 | |
JP4781994B2 (ja) | 信号波形解析装置 | |
Kao et al. | Diagnosing Multiple Byzantine Open-Segment Defects Using Integer Linear Programming | |
Chakraborty et al. | Data-Driven DPPM Estimation and Adaptive Fault Coverage Calibration Using MATLAB® | |
Jahangiri et al. | Meeting nanometer DPM requirements through DFT | |
Renovell et al. | Models for Bridging Defects: Test and Diagnosis | |
JP2009086816A (ja) | 故障シミュレーション装置、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090929 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091030 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100629 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100706 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100729 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100830 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |