JP4781994B2 - 信号波形解析装置 - Google Patents
信号波形解析装置 Download PDFInfo
- Publication number
- JP4781994B2 JP4781994B2 JP2006356326A JP2006356326A JP4781994B2 JP 4781994 B2 JP4781994 B2 JP 4781994B2 JP 2006356326 A JP2006356326 A JP 2006356326A JP 2006356326 A JP2006356326 A JP 2006356326A JP 4781994 B2 JP4781994 B2 JP 4781994B2
- Authority
- JP
- Japan
- Prior art keywords
- extraction
- signal
- condition
- waveform
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Description
は、図9に示すものより高度な検証手法であり、テストベンチ204の中に、結果ダンプ手段203が組み込まれている。このテストベンチ204にテストパターン202を加えてシミュレーションを行うと、結果ダンプ手段203が働いてシミュレーションにより得られる情報のうち必要とするものがダンプ結果205に出力される。このとき必要に応じてテストパターン202には結果ダンプ手段204が働くように結果ダンプステップ201を組み込んでおく。そして、このダンプ結果205とあらかじめ用意しておいた期待値206と比較手段207で比較することによりシミュレーション・モデル103が期待通りの動作をしたか否かの確認をする。これにより、観測したい信号を波形として画面に表示して目視により確認する必要が無くなり検証を効率的に行うことができる。なお、検証対象であるシミュレーション・モデル103は図9に示す従来技術のものと同一である。
図1はこの発明に係る信号波形解析装置の実施の形態をデータの流れとともに示す機能ブロック図である。信号波形解析装置301は、機能的に分かれた抽出部302、集計部303、及び判定部304を有している。
図2は信号情報305の一例を示したものである。信号情報305は、この例ではテキストファイルで記述されており、各行が1つの信号の対応を示している。行の最後はセミコロンで終わる。1行目はclkという信号は波形情報に記録されている信号のtopモジュールにあるclock_inという信号を示している。“.”ドットはモジュール階層の区切りを示す。2行目のsig_aという信号は、波形情報に記録されている信号のtopモジュールの中にあるモジュールmodにあるaという信号を示している。モジュール階層が深くなれば更にドットでモジュールを連結して示すことができる。以下同様に各行は信号の対応を示している。
302 抽出部
303 集計部
304 判定部
305 信号情報
306 抽出条件
307 集計方法指定情報
308 集計期待値
309 判定結果
310 抽出結果
311 集計結果
Claims (8)
- 対象電子回路を構成する構成要素の信号レベルの時間変化を記録した波形情報に対して、指定する信号の立ち上がりや立ち下がりのタイミングや信号値を使った論理式の成立条件を抽出条件として、当該抽出条件が成立したときの前記波形情報の信号レベルを抽出結果として出力する抽出部と、
所定の集計条件により前記抽出結果を集計する集計部と、
前記集計部によって集計された集計結果に対して、予め設定した範囲に入っているか否かを判定する判定部とを、備えた
ことを特徴とする信号波形解析装置。 - 前記集計部は、観測時刻、抽出条件、波形情報の信号レベルを前記集計結果として集計する
ことを特徴とする請求項1に記載の信号波形解析装置。 - 前記判定部は、予め用意した集計期待値と前記集計結果とを比較して、前記集計結果が前記集計期待値の範囲内か否かを判定する
ことを特徴とする請求項1に記載の信号波形解析装置。 - 前記抽出部、前記集計部、及び前記判定部の全て、又は一部を、それぞれシミュレーションモデルとして記述し、これら記述されたシミュレーションモデルに対して前記波形情報をシミュレーションの入力信号パターンとして与える
ことを特徴とする請求項1から3のいずれか1項に記載の信号波形解析装置。 - 抽出条件が成立したときの前記波形情報の信号レベルを記憶する変数を持ち、他の抽出条件において、前記変数を条件として使うことができる
ことを特徴とする請求項1から4のいずれか1項に記載の信号波形解析装置。 - 前記抽出部は、前記抽出条件が成立したときの前記波形情報の信号レベルを抽出結果として出力する
ことを特徴とする請求項1から5のいずれか1項に記載の信号波形解析装置。 - 前記抽出部は、前記抽出条件が成立したときから所定の時間経過したときの前記波形情報の信号レベルを抽出結果として出力する
ことを特徴とする請求項1から5のいずれか1項に記載の信号波形解析装置。 - 前記抽出部は、前記抽出条件が成立したときの前記波形情報の信号レベルと、前記抽出条件が成立したときから所定の時間経過したときの前記波形情報の信号レベルとを抽出結果として出力する
ことを特徴とする請求項1から5のいずれか1項に記載の信号波形解析装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356326A JP4781994B2 (ja) | 2006-12-28 | 2006-12-28 | 信号波形解析装置 |
US11/806,646 US7725276B2 (en) | 2006-12-28 | 2007-06-01 | Signal waveform analyzing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356326A JP4781994B2 (ja) | 2006-12-28 | 2006-12-28 | 信号波形解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165617A JP2008165617A (ja) | 2008-07-17 |
JP4781994B2 true JP4781994B2 (ja) | 2011-09-28 |
Family
ID=39585175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006356326A Expired - Fee Related JP4781994B2 (ja) | 2006-12-28 | 2006-12-28 | 信号波形解析装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7725276B2 (ja) |
JP (1) | JP4781994B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8893065B2 (en) * | 2012-07-11 | 2014-11-18 | Mentor Graphics Corporation | Biometric markers in a debugging environment |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4559602A (en) * | 1983-01-27 | 1985-12-17 | Bates Jr John K | Signal processing and synthesizing method and apparatus |
US4755889A (en) * | 1983-04-19 | 1988-07-05 | Compusonics Video Corporation | Audio and video digital recording and playback system |
US5092343A (en) * | 1988-02-17 | 1992-03-03 | Wayne State University | Waveform analysis apparatus and method using neural network techniques |
JPH0281162A (ja) * | 1988-09-17 | 1990-03-22 | Fujitsu Ltd | 論理シミュレーションにおける表示方式 |
JPH03116276A (ja) * | 1989-09-29 | 1991-05-17 | Ricoh Co Ltd | 論理シミュレーションの波形データ処理方法 |
JPH0476774A (ja) * | 1990-07-18 | 1992-03-11 | Mitsubishi Electric Corp | 信号変化検出装置 |
JPH04190459A (ja) * | 1990-11-26 | 1992-07-08 | Mitsubishi Electric Corp | シミュレーション装置 |
JPH05266121A (ja) * | 1992-03-18 | 1993-10-15 | Mitsubishi Electric Corp | 論理シミュレーション結果比較表示装置 |
JPH0658968A (ja) * | 1992-08-11 | 1994-03-04 | Mitsubishi Electric Corp | 波形エディタ |
JP2923397B2 (ja) * | 1992-09-18 | 1999-07-26 | 株式会社ピーエフユー | 論理シミュレーション結果の表示方法 |
JP3119960B2 (ja) * | 1993-03-17 | 2000-12-25 | 富士通株式会社 | 論理シミュレーションシステム |
JPH0896010A (ja) * | 1994-09-20 | 1996-04-12 | Ricoh Co Ltd | 論理回路シミュレーション結果表示装置 |
JPH0916652A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 回路シミュレ−ション結果解析方法および装置 |
JPH11110430A (ja) * | 1997-10-03 | 1999-04-23 | Hitachi Ltd | 論理シミュレーションにおける波形情報表示方式 |
JP2002157297A (ja) * | 2001-08-31 | 2002-05-31 | Fujitsu Ltd | 論理シミュレーションシステムおよび入出力制御装置 |
JP3848157B2 (ja) * | 2001-12-27 | 2006-11-22 | 株式会社東芝 | Lsi設計検証装置、lsi設計検証方法、及びlsi設計検証プログラム |
JP2003316840A (ja) * | 2002-04-26 | 2003-11-07 | Fujitsu Ltd | 論理回路設計方法及びプログラム |
WO2006020759A2 (en) * | 2004-08-09 | 2006-02-23 | Wavecrest Corporation | Improved waveforms analyzer |
-
2006
- 2006-12-28 JP JP2006356326A patent/JP4781994B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-01 US US11/806,646 patent/US7725276B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008165617A (ja) | 2008-07-17 |
US7725276B2 (en) | 2010-05-25 |
US20080162096A1 (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
JP2006244073A (ja) | 半導体設計装置 | |
US8037436B2 (en) | Circuit verification apparatus, a method of circuit verification and circuit verification program | |
US6564365B1 (en) | Method of simultaneously displaying schematic and timing data | |
EP1794693A2 (en) | Feature failure correlation | |
US5907698A (en) | Method and apparatus for characterizing static and dynamic operation of an architectural system | |
US8522182B2 (en) | Generation of an end point report for a timing simulation of an integrated circuit | |
US7424690B2 (en) | Interconnect integrity verification | |
US7577928B2 (en) | Verification of an extracted timing model file | |
US10635846B2 (en) | Timing error analysis method and information processing apparatus | |
US7389482B2 (en) | Method and apparatus for analyzing post-layout timing violations | |
US20070192753A1 (en) | Technique for generating input stimulus to cover properties not covered in random simulation | |
US20200074040A1 (en) | Hierarchical expression coverage clustering for design verification | |
US10592623B2 (en) | Assertion statement check and debug | |
JP4781994B2 (ja) | 信号波形解析装置 | |
US7239996B2 (en) | Causality based event driven timing analysis engine | |
Foster et al. | Assertions targeting a diverse set of verification tools | |
Safarpour et al. | Failure triage: The neglected debugging problem | |
US7454680B2 (en) | Method, system and computer program product for improving efficiency in generating high-level coverage data for a circuit-testing scheme | |
Abel et al. | Development and verification of complex hybrid systems using synthesizable monitors | |
JP2891004B2 (ja) | 論理icのタイミングチェック方式 | |
JP2002259488A (ja) | クロックスキュー検証方法 | |
Jiang et al. | Effective error diagnosis for RTL designs in HDLs | |
JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
JP3212157B2 (ja) | 論理回路検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |