JP2009047645A - 故障検査装置及び方法 - Google Patents
故障検査装置及び方法 Download PDFInfo
- Publication number
- JP2009047645A JP2009047645A JP2007216141A JP2007216141A JP2009047645A JP 2009047645 A JP2009047645 A JP 2009047645A JP 2007216141 A JP2007216141 A JP 2007216141A JP 2007216141 A JP2007216141 A JP 2007216141A JP 2009047645 A JP2009047645 A JP 2009047645A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- signal line
- failure
- test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】被検査回路の隣接信号線における信号変化の動的干渉によって論理値変化が生じる故障を従来技術に比較して高精度で検出する。
【解決手段】複数の信号線を含む被検査回路の各信号線の故障を検査する故障検査装置において、上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する。
【選択図】図1
【解決手段】複数の信号線を含む被検査回路の各信号線の故障を検査する故障検査装置において、上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する。
【選択図】図1
Description
本発明は、例えばLSIチップなどの半導体装置である被検査回路の故障を検査するための故障検査装置及び方法に関する。
近年の半導体微細化技術の進展に伴って、製品の品質確保と早期歩留まり確保が必要不可欠となっている。そのために、テストと故障診断の結果から得られる情報を利用して、欠陥の箇所、欠陥の原因、及び欠陥の統計的な振る舞いを解析・フィードバックすることで製品全体の高い品質保証(製品のライフタイム内での歩留まり目標達成)と適切なテストコスト実現が必要である。次世代チップにおいては、配線の微細化、長距離化、及び銅配線の導入等によって、スクラッチ、ボイド等の物理欠陥が、信号線間の抵抗性短絡(ブリッジ/ショート)又は、配線及びビアの断線(オープン)となって顕在化する。それらの欠陥は、チップの品質及び性能に大きな影響を与えると報告されている。これら従来技術に係る故障診断方法やテストデータ生成方法は、例えば後述する従来技術文献において開示されている。
半導体プロセスの微細化加工に伴って、被検査デバイスの信号線におけるブリッジ/ショート箇所及びオープン箇所の論理値の変化は、故障が存在する信号線とその信号線に隣接する信号線間の動的な干渉によって不安定な故障状態になると考えられる。これらの原因で、従来の単一縮退故障モデルに基づく故障検査法では不十分であると考えられる。
次に、これまでに提案されている物理欠陥のモデル化及びそれに対する故障検査法について述べる。
例えば非特許文献1では、2本の信号線(故障信号線と隣接信号線)の信号変化の極性(方向)及び信号変化時刻のずれを示すタイミングスキュー(タイミング情報)に着目してクロストーク故障のモデルを提案している。同様に、非特許文献4では、2本の信号線(故障信号線と隣接信号線)の信号変化の極性(方向)及び信号変化時刻のずれを示すタイミングスキューに着目して抵抗性ブリッジ故障のモデルを提案している。
非特許文献2では、オープン故障をもつ信号線とその隣接信号線間の寄生容量に着目してオープン故障を診断する手法を提案している。また、非特許文献3では、オープン故障に対するランダムパターンの検出能力を評価している。
また、ブラントン(Blanton)らは、非特許文献5,7−11及び特許文献5において、物理欠陥のモデル化及びそれを利用したテスト生成法及び故障診断法を提案している。ブラントンらの故障モデルは、信号線番号、その信号線の正常値又は故障値、及びテスト番号の3つの要素からなる故障集合(Fault Tuples)によって故障状態を表現している。さらに、ブラントン(Blanton)らは、非特許文献7,10において、レイアウト情報によって故障信号線からある一定距離に含まれる信号線を隣接信号線として抽出し、故障信号線と隣接信号線を併せて故障集合を構成するモデルを提案している。
しかしながら、これまでに提案されている従来技術に係る被検査デバイスの故障モデル、テスト生成法、及び故障診断法に対しては、以下の問題点があった。
(1)被検査デバイスの故障モデルにおいて、故障信号線と隣接信号線との配線間距離、故障信号線と隣接信号線の並走距離、及び信号線の配線幅(レイアウト情報)、配線層間距離、配線材料、及び絶縁層の材料などの電気的特性(製造プロセス情報)及び信号線における信号変化の方向、及び動的干渉が生じる信号変化のタイミング窓(タイミング情報)を総合的に考慮した故障モデルは提案されていない。
(2)隣接信号線における信号変化の動的干渉によって論理値変化が生じる故障に対する故障検出率の向上を目標とするテスト生成法は提案されていない。
(3)障信号線と隣接信号線との配線間距離、故障信号線と隣接信号線の並走距離、及び信号線の配線幅(レイアウト情報)、半導体パラメータ、配線層間距離、配線材料などの電気的特性(製造プロセス情報)及び信号線における信号変化の方向、及び動的干渉が生じる信号変化のタイミング窓(タイミング情報)を総合的に故障診断のための情報として利用する故障診断法は提案されていない。
(2)隣接信号線における信号変化の動的干渉によって論理値変化が生じる故障に対する故障検出率の向上を目標とするテスト生成法は提案されていない。
(3)障信号線と隣接信号線との配線間距離、故障信号線と隣接信号線の並走距離、及び信号線の配線幅(レイアウト情報)、半導体パラメータ、配線層間距離、配線材料などの電気的特性(製造プロセス情報)及び信号線における信号変化の方向、及び動的干渉が生じる信号変化のタイミング窓(タイミング情報)を総合的に故障診断のための情報として利用する故障診断法は提案されていない。
本発明の目的は以上の問題点を解決し、被検査回路の隣接信号線における信号変化の動的干渉によって論理値変化が生じる故障を従来技術に比較して高精度で検出することができる故障検査装置及び方法を提供することにある。
第1の発明に係る故障検査装置は、複数の信号線を含む被検査回路の各信号線の故障を検査する故障検査装置において、
上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する制御手段を備えたことを特徴とする。
上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する制御手段を備えたことを特徴とする。
上記故障検査装置において、上記故障励起関数は、
(a)上記故障信号線と上記各隣接信号線の並走距離が所定のしきい値以上であるか否かという条件に基づく第1の係数と、
(b)上記故障信号線と上記各隣接信号線の配線幅の比が所定のしきい値以上であるか否かという条件に基づく第2の係数と、
(c)所定のタイミング窓内に上記故障信号線の信号変化時刻から、上記各隣接信号線の信号変化時刻までの期間が含まれているか否かという条件に基づく第3の係数と、
(d)上記タイミング窓内に上記故障信号線の信号変化と、上記各隣接信号線の信号変化の符号変化の方向が同一であるか否かという条件に基づく第4の係数と、
(e)上記故障信号線と上記各隣接信号線の配線層間距離と、当該配線層間の絶縁材料とに基づく第5の係数と
の積で表されることを特徴とする。
(a)上記故障信号線と上記各隣接信号線の並走距離が所定のしきい値以上であるか否かという条件に基づく第1の係数と、
(b)上記故障信号線と上記各隣接信号線の配線幅の比が所定のしきい値以上であるか否かという条件に基づく第2の係数と、
(c)所定のタイミング窓内に上記故障信号線の信号変化時刻から、上記各隣接信号線の信号変化時刻までの期間が含まれているか否かという条件に基づく第3の係数と、
(d)上記タイミング窓内に上記故障信号線の信号変化と、上記各隣接信号線の信号変化の符号変化の方向が同一であるか否かという条件に基づく第4の係数と、
(e)上記故障信号線と上記各隣接信号線の配線層間距離と、当該配線層間の絶縁材料とに基づく第5の係数と
の積で表されることを特徴とする。
また、上記故障検査装置において、上記制御手段は、上記故障信号線と上記複数の隣接信号線との間の各故障励起関数の値の総和を計算し、上記計算された総和を上記隣接信号線の数で除算して故障励起関数の平均値を計算し、上記計算された故障励起関数の平均値が所定のしきい値以上であるか否かに基づいて上記故障信号線において動的故障が励起したか否かを判断することを特徴とする。
さらに、上記故障検査装置において、上記制御手段は、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で正常回路の論理シミュレーションを行い、それにより得られた論理値の相補の値の影響が外部出力まで伝搬する信号線を求め、当該信号線を故障信号線として上記故障励起関数を用いて動的故障が励起したか否かを判断し、その結果を出力することを特徴とする。
またさらに、上記故障検査装置は、上記制御手段は、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で故障信号線の動的故障が未検出である遷移故障テスト対を選択し、当該信号線の遷移故障に対するテスト対を求め、当該選択した信号線の遷移故障を保証するように外部入力割り当てのドントケアの抽出を行い、上記ドントケアを有する隣接信号線から外部入力側に後方追跡処理を行い、上記ドントケアを有する外部入力に対して、上記故障励起関数を用いて動的故障が励起する信号値を割り当てることにより、上記テスト対のテストパターン信号を発生することを特徴とする。
また、上記故障検査装置において、上記制御手段は、
(A)上記被検査回路に対するフェイルテスト集合の各フェイルテスト対において、所定の診断対象の各信号線を故障信号線として、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線として第1の絞り込み処理を行い、
(B)上記被検査回路に対するパステスト集合の各パステスト対において、上記故障候補の信号線に対して、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線から削除する第2の絞り込み処理を行うことにより、故障候補の信号線の集合を生成することを特徴とする。
(A)上記被検査回路に対するフェイルテスト集合の各フェイルテスト対において、所定の診断対象の各信号線を故障信号線として、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線として第1の絞り込み処理を行い、
(B)上記被検査回路に対するパステスト集合の各パステスト対において、上記故障候補の信号線に対して、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線から削除する第2の絞り込み処理を行うことにより、故障候補の信号線の集合を生成することを特徴とする。
さらに、上記故障検査装置において、上記制御手段はさらに、
(C)上記第2の絞り込み処理後の故障候補の信号線の集合に対して、故障信号線の検出回数に従って、故障候補の順位付けリストを生成して出力することを特徴とする。
(C)上記第2の絞り込み処理後の故障候補の信号線の集合に対して、故障信号線の検出回数に従って、故障候補の順位付けリストを生成して出力することを特徴とする。
第2の発明に係る故障検査方法は、複数の信号線を含む被検査回路の各信号線の故障を検査する故障検査方法において、
上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する制御ステップを含むことを特徴とする。
上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する制御ステップを含むことを特徴とする。
上記故障検査方法において、上記故障励起関数は、
(a)上記故障信号線と上記各隣接信号線の並走距離が所定のしきい値以上であるか否かという条件に基づく第1の係数と、
(b)上記故障信号線と上記各隣接信号線の配線幅の比が所定のしきい値以上であるか否かという条件に基づく第2の係数と、
(c)所定のタイミング窓内に上記故障信号線の信号変化時刻から、上記各隣接信号線の信号変化時刻までの期間が含まれているか否かという条件に基づく第3の係数と、
(d)上記タイミング窓内に上記故障信号線の信号変化と、上記各隣接信号線の信号変化の符号変化の方向が同一であるか否かという条件に基づく第4の係数と、
(e)上記故障信号線と上記各隣接信号線の配線層間距離と、当該配線層間の絶縁材料とに基づく第5の係数と
の積で表されることを特徴とする。
(a)上記故障信号線と上記各隣接信号線の並走距離が所定のしきい値以上であるか否かという条件に基づく第1の係数と、
(b)上記故障信号線と上記各隣接信号線の配線幅の比が所定のしきい値以上であるか否かという条件に基づく第2の係数と、
(c)所定のタイミング窓内に上記故障信号線の信号変化時刻から、上記各隣接信号線の信号変化時刻までの期間が含まれているか否かという条件に基づく第3の係数と、
(d)上記タイミング窓内に上記故障信号線の信号変化と、上記各隣接信号線の信号変化の符号変化の方向が同一であるか否かという条件に基づく第4の係数と、
(e)上記故障信号線と上記各隣接信号線の配線層間距離と、当該配線層間の絶縁材料とに基づく第5の係数と
の積で表されることを特徴とする。
また、上記故障検査方法において、上記制御ステップは、上記故障信号線と上記複数の隣接信号線との間の各故障励起関数の値の総和を計算し、上記計算された総和を上記隣接信号線の数で除算して故障励起関数の平均値を計算し、上記計算された故障励起関数の平均値が所定のしきい値以上であるか否かに基づいて上記故障信号線において動的故障が励起したか否かを判断することを含むことを特徴とする。
さらに、上記故障検査方法において、上記制御ステップは、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で正常回路の論理シミュレーションを行い、それにより得られた論理値の相補の値の影響が外部出力まで伝搬する信号線を求め、当該信号線を故障信号線として上記故障励起関数を用いて動的故障が励起したか否かを判断し、その結果を出力するステップを含むことを特徴とする。
またさらに、上記故障検査方法において、上記制御ステップは、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で故障信号線の動的故障が未検出である遷移故障テスト対を選択し、当該信号線の遷移故障に対するテスト対を求め、当該選択した信号線の遷移故障を保証するように外部入力割り当てのドントケアの抽出を行い、上記ドントケアを有する隣接信号線から外部入力側に後方追跡処理を行い、上記ドントケアを有する外部入力に対して、上記故障励起関数を用いて動的故障が励起する信号値を割り当てることにより、上記テスト対のテストパターン信号を発生するステップを含むことを特徴とする。
また、上記故障検査方法において、上記制御ステップは、
(A)上記被検査回路に対するフェイルテスト集合の各フェイルテスト対において、所定の診断対象の各信号線を故障信号線として、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線として第1の絞り込み処理を行い、
(B)上記被検査回路に対するパステスト集合の各パステスト対において、上記故障候補の信号線に対して、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線から削除する第2の絞り込み処理を行うことにより、故障候補の信号線の集合を生成するステップを含むことを特徴とする。
(A)上記被検査回路に対するフェイルテスト集合の各フェイルテスト対において、所定の診断対象の各信号線を故障信号線として、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線として第1の絞り込み処理を行い、
(B)上記被検査回路に対するパステスト集合の各パステスト対において、上記故障候補の信号線に対して、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線から削除する第2の絞り込み処理を行うことにより、故障候補の信号線の集合を生成するステップを含むことを特徴とする。
さらに、上記故障検査方法において、上記制御ステップはさらに、
(C)上記第2の絞り込み処理後の故障候補の信号線の集合に対して、故障信号線の検出回数に従って、故障候補の順位付けリストを生成して出力するステップを含むことを特徴とする。
(C)上記第2の絞り込み処理後の故障候補の信号線の集合に対して、故障信号線の検出回数に従って、故障候補の順位付けリストを生成して出力するステップを含むことを特徴とする。
本発明に係る故障検査装置及び方法によれば、被検査回路の回路レイアウト情報及びタイミング情報を利用した動的故障モデルによって、隣接信号線の動的干渉によって生じる故障信号線の論理値変化をより現実に近い形で扱うことができ、図2の動的故障モデルを用いて故障励起関数EX(LI,PI,TI)を計算し、これに基づいて、隣接信号線の動的干渉によって生じる故障信号線を検出する。従って、従来技術の故障検査方法において見逃す可能性がある故障を検出して診断でき、故障検査を高精度で行うことができ、故障検出率を大幅に向上できる。また、次世代LSIチップに対して最小コストで故障検査及び診断を行うことができる。さらに、故障検査処理を自動化、高速化でき、LSIチップ生産のための製造容易化設計技術の発展を大幅に推進できる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
実施形態の概要.
本発明者らは、上述の問題点を解決するために、隣接信号線の動的干渉によって論理値変化が生じる故障を回路のレイアウト情報、製造プロセス情報、およぶタイミング情報を利用した故障励起関数を用いた故障検査方法を提案する。従来技術に係る縮退故障モデルに基づく故障の励起判定に比べて、提案する故障励起関数は、より実際の故障の影響を表すことができるため、故障検査における故障の見逃しを防ぐことができる。さらに、提案した故障モデル回路を利用するテスト生成法及び故障診断法を提案する。本実施形態においては、具体的には、2本以上の隣接信号線の動的干渉によって故障信号線に「論理値変化」が生じる故障を回路のレイアウト情報、製造プロセス情報、及びタイミング情報からなる故障励起関数によってモデル化することを特徴としている。
本発明者らは、上述の問題点を解決するために、隣接信号線の動的干渉によって論理値変化が生じる故障を回路のレイアウト情報、製造プロセス情報、およぶタイミング情報を利用した故障励起関数を用いた故障検査方法を提案する。従来技術に係る縮退故障モデルに基づく故障の励起判定に比べて、提案する故障励起関数は、より実際の故障の影響を表すことができるため、故障検査における故障の見逃しを防ぐことができる。さらに、提案した故障モデル回路を利用するテスト生成法及び故障診断法を提案する。本実施形態においては、具体的には、2本以上の隣接信号線の動的干渉によって故障信号線に「論理値変化」が生じる故障を回路のレイアウト情報、製造プロセス情報、及びタイミング情報からなる故障励起関数によってモデル化することを特徴としている。
第1の実施形態.
図1は本発明の第1の実施形態に係る故障検査テスタ装置100の構成を示すブロック図である。本実施形態に係る故障検査テスタ装置100は、図1に示すように、ディジタル計算機である故障検査コントローラ10を含むように構成され、図2及び図3に図示する故障検査モデルの回路を用いて、例えば図6及び図7の故障検査処理を実行し、その故障検査結果を表示して出力することを特徴としている。故障検査コントローラ10は、
(a)当該故障検査コントローラ10の動作及び処理を演算及び制御するコンピュータのCPU(中央演算処理装置)20と、
(b)オペレーションプログラムなどの基本プログラム及びそれを実行するために必要なデータを格納するROM(読み出し専用メモリ)21と、
(c)CPU20のワーキングメモリとして動作し、図6及び図7の故障検査処理と、その処理において必要なパラメータやデータを一時的に格納するRAM(ランダムアクセスメモリ)22と、
(d)例えばハードディスクメモリで構成され、入力パラメータのデータやシミュレーション結果のデータなどのデータを格納するデータメモリ23と、
(e)例えばハードディスクメモリで構成され、CD−ROMドライブ装置45を用いて読みこんだ図6及び図7の故障検査処理のプログラムを格納するプログラムメモリ24と、
(f)所定のデータや指示コマンドを入力するためのキーボード41に接続され、キーボード41から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するキーボードインターフェース31と、
(g)CRTディスプレイ43上で指示コマンドを入力するためのマウス42に接続され、マウス42から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するマウスインターフェース32と、
(h)CPU20によって処理されたデータや設定指示画面などを表示するCRTディスプレイ43に接続され、表示すべき画像データをCRTディスプレイ43用の画像信号に変換してCRTディスプレイ43に出力して表示するディスプレイインターフェース33と、
(i)CPU20によって処理されたデータ及び所定の故障検査結果などを印字するプリンタ44に接続され、印字すべき印字データの所定の信号変換などを行ってプリンタ44に出力して印字するプリンタインターフェース34と、
(j)図6及び図7の故障検査処理のプログラムが記憶されたCD−ROM46から故障検査処理のプログラムのプログラムデータを読み出すCD−ROMドライブ装置45に接続され、読み出された故障検査処理のプログラムのプログラムデータを所定の信号変換などを行ってプログラムメモリ24に転送するドライブ装置インターフェース35と、
(k)CPU20により発生された故障検査のための2値信号発生指示信号を受信して所定の信号形式に変換して信号発生回路51に出力することにより、信号発生回路51に上記2値信号の発生を指示する信号発生インターフェース36と、
(l)DUT50から出力される出力信号は信号検出回路52により検出された出力信号を受信して所定の信号形式に変換してCPU20に出力する信号検出インターフェース37とを備え、
ここで、これらの回路20−24及び31−37はバス30を介して接続される。
図1は本発明の第1の実施形態に係る故障検査テスタ装置100の構成を示すブロック図である。本実施形態に係る故障検査テスタ装置100は、図1に示すように、ディジタル計算機である故障検査コントローラ10を含むように構成され、図2及び図3に図示する故障検査モデルの回路を用いて、例えば図6及び図7の故障検査処理を実行し、その故障検査結果を表示して出力することを特徴としている。故障検査コントローラ10は、
(a)当該故障検査コントローラ10の動作及び処理を演算及び制御するコンピュータのCPU(中央演算処理装置)20と、
(b)オペレーションプログラムなどの基本プログラム及びそれを実行するために必要なデータを格納するROM(読み出し専用メモリ)21と、
(c)CPU20のワーキングメモリとして動作し、図6及び図7の故障検査処理と、その処理において必要なパラメータやデータを一時的に格納するRAM(ランダムアクセスメモリ)22と、
(d)例えばハードディスクメモリで構成され、入力パラメータのデータやシミュレーション結果のデータなどのデータを格納するデータメモリ23と、
(e)例えばハードディスクメモリで構成され、CD−ROMドライブ装置45を用いて読みこんだ図6及び図7の故障検査処理のプログラムを格納するプログラムメモリ24と、
(f)所定のデータや指示コマンドを入力するためのキーボード41に接続され、キーボード41から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するキーボードインターフェース31と、
(g)CRTディスプレイ43上で指示コマンドを入力するためのマウス42に接続され、マウス42から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するマウスインターフェース32と、
(h)CPU20によって処理されたデータや設定指示画面などを表示するCRTディスプレイ43に接続され、表示すべき画像データをCRTディスプレイ43用の画像信号に変換してCRTディスプレイ43に出力して表示するディスプレイインターフェース33と、
(i)CPU20によって処理されたデータ及び所定の故障検査結果などを印字するプリンタ44に接続され、印字すべき印字データの所定の信号変換などを行ってプリンタ44に出力して印字するプリンタインターフェース34と、
(j)図6及び図7の故障検査処理のプログラムが記憶されたCD−ROM46から故障検査処理のプログラムのプログラムデータを読み出すCD−ROMドライブ装置45に接続され、読み出された故障検査処理のプログラムのプログラムデータを所定の信号変換などを行ってプログラムメモリ24に転送するドライブ装置インターフェース35と、
(k)CPU20により発生された故障検査のための2値信号発生指示信号を受信して所定の信号形式に変換して信号発生回路51に出力することにより、信号発生回路51に上記2値信号の発生を指示する信号発生インターフェース36と、
(l)DUT50から出力される出力信号は信号検出回路52により検出された出力信号を受信して所定の信号形式に変換してCPU20に出力する信号検出インターフェース37とを備え、
ここで、これらの回路20−24及び31−37はバス30を介して接続される。
第1の実施形態では、隣接信号線の動的干渉を考慮した故障モデルを用いた故障検査方法について以下に説明する。まず、以下のように定義を行う。
(1)「故障信号線」の定義:故障を仮定する(故障回路において故障が存在する)信号線を故障信号線と呼ぶ。
(2)「信号線の信号変化」の定義:テスト対<tn,tn+1>における信号線の信号変化は、立上り信号変化、立下り信号変化、及び固定値0又は1を考える。
(3)「隣接信号線」の定義:故障信号線vと信号線lの距離をRlvとする。この距離Rlvが、設計パラメータで決定した配線間距離のしきい値R以下であるならば、その信号線を故障信号線vの隣接信号線aiとする。ここで、故障信号線vに対するn本の隣接信号線の集合AL(v)を次式で表す。
(2)「信号線の信号変化」の定義:テスト対<tn,tn+1>における信号線の信号変化は、立上り信号変化、立下り信号変化、及び固定値0又は1を考える。
(3)「隣接信号線」の定義:故障信号線vと信号線lの距離をRlvとする。この距離Rlvが、設計パラメータで決定した配線間距離のしきい値R以下であるならば、その信号線を故障信号線vの隣接信号線aiとする。ここで、故障信号線vに対するn本の隣接信号線の集合AL(v)を次式で表す。
[数1]
AL(v)={a1,a2,…,an} (1)
AL(v)={a1,a2,…,an} (1)
本実施形態では、故障励起関数EX(LI,PI,TI)によって、隣接信号線の動的干渉によって生じる故障信号線の論理値の変化を表す故障モデルとして、隣接信号線の動的な干渉を考慮した「動的故障モデル」を提案する。図2は図1のDUT50の故障検査モデル回路の一例を示す斜視図及びブロック図である。図3は図2の故障検査モデル回路の縦断面図である。図2の故障検査モデル回路の一例では、ある点から半径Rの範囲の球内にある9本の信号線11−19のうち信号線15において断線故障15fが発生したことを仮定している。故障検査コントローラ10により制御のもとで、信号発生回路51は故障検査のための2値信号を発生してインバータI1−I3、アンドゲートA1−A3及びナンドゲートN1−N3を介してDUT50の動的故障モデル回路の各信号線11−19に印加し、これに応答して、各信号線11−19から出力される出力信号をインバータI11−I19を介して信号検出回路52により検出してその検出結果を故障検査コントローラ10に出力する。
本実施形態では、特に、回路のレイアウト情報、製造プロセス情報及びタイミング情報からなる「故障励起関数」によって、故障信号線における論理値の変化を故障信号線に接続するゲートの出力信号論理値の変化とその隣接信号線の論理値の変化で表現する故障モデルを提案する。ここで、故障励起関数を構成するレイアウト情報、製造パラメータ情報及びタイミング情報は、次の情報である。
(A)レイアウト情報LI:
(1)故障信号線vとその隣接信号線aiの距離Rai,v(添字のai,vは、故障信号線vとその隣接信号線aiとの関係を示し、以下同様の形式で示す。ただし、「,」を省略して表示する場合もある。);
(2)故障信号線vとその隣接信号線aiの並走距離Laiv;
(3)故障信号線vとその隣接信号線aiの配線幅の比Waiv。
(1)故障信号線vとその隣接信号線aiの距離Rai,v(添字のai,vは、故障信号線vとその隣接信号線aiとの関係を示し、以下同様の形式で示す。ただし、「,」を省略して表示する場合もある。);
(2)故障信号線vとその隣接信号線aiの並走距離Laiv;
(3)故障信号線vとその隣接信号線aiの配線幅の比Waiv。
(B)製造パラメータ情報PI:
(4)故障信号線とその隣接信号線の配線層間距離Daiv;
(5)配線層間絶縁材料の誘電率などの電気的特性係数Paiv。
(4)故障信号線とその隣接信号線の配線層間距離Daiv;
(5)配線層間絶縁材料の誘電率などの電気的特性係数Paiv。
(C)タイミング情報TI:
(6)故障信号線に接続するゲートの出力信号論理値をTRv(t)とする。ただし、故障信号線に信号変化が生じている場合は、その最終値をTRv(t)とする。
(7)隣接信号線aiの信号における信号変化の方向(最終値)TRai(t);
(8)故障信号線の信号変化時刻と隣接信号線の信号変化時刻の差Taiv;
(9)故障信号線が隣接信号線における信号変化の動的干渉を受ける信号変化のタイミング窓Tc(図4及び図5参照。)。
(6)故障信号線に接続するゲートの出力信号論理値をTRv(t)とする。ただし、故障信号線に信号変化が生じている場合は、その最終値をTRv(t)とする。
(7)隣接信号線aiの信号における信号変化の方向(最終値)TRai(t);
(8)故障信号線の信号変化時刻と隣接信号線の信号変化時刻の差Taiv;
(9)故障信号線が隣接信号線における信号変化の動的干渉を受ける信号変化のタイミング窓Tc(図4及び図5参照。)。
隣接信号線の動的干渉を考慮した動的故障モデルにおいては、これらを考慮した故障励起関数に従って故障信号線の出力論理値を求める。故障信号線の論理値変化をLVv(t+Tf)とする。ただし、Tfは、隣接信号線の信号変化による動的干渉によって故障信号線の論理値変化が生じている時間間隔を表す。提案する故障励起関数EX(LI,PI,TI)に基づいて、故障信号線の論理値変化LVv(t+Tf)を求める。
次いで、本実施形態に係る故障励起関数EX(LI,PI,TI)の構成を次に示す。
(A)レイアウト情報LI:
レイアウト情報LIにおいては、隣接信号線aiの動的干渉によって故障信号線vが論理値変化を生じる条件(故障の励起条件)は、以下の条件である。
(条件1)配線間距離Raivの隣接信号線aiが半径R(配線間距離のしきい値(図2参照))の球内に含まれている。図2の動的故障モデルでは、信号線11−19が半径Rの球内に含まれている。
(条件2)並走距離Laivが並走距離のしきい値Leff以上である。図2の動的故障モデルでは、信号線11−16,18−19は条件2(Le≧Leff)を満たしているが、信号線17の並走距離はLge<Leffであって条件2を満たさない。
(条件3)配線幅の比Waiv(=Wiv/Wa)が配線幅比のしきい値Weff以上である。図2の動的故障モデルでは、Weh=Wh/Weで表される。なお、各信号線11−19の導体高さはDmであり、高さ方向の導体間距離はDeb,Dehである。
レイアウト情報LIにおいては、隣接信号線aiの動的干渉によって故障信号線vが論理値変化を生じる条件(故障の励起条件)は、以下の条件である。
(条件1)配線間距離Raivの隣接信号線aiが半径R(配線間距離のしきい値(図2参照))の球内に含まれている。図2の動的故障モデルでは、信号線11−19が半径Rの球内に含まれている。
(条件2)並走距離Laivが並走距離のしきい値Leff以上である。図2の動的故障モデルでは、信号線11−16,18−19は条件2(Le≧Leff)を満たしているが、信号線17の並走距離はLge<Leffであって条件2を満たさない。
(条件3)配線幅の比Waiv(=Wiv/Wa)が配線幅比のしきい値Weff以上である。図2の動的故障モデルでは、Weh=Wh/Weで表される。なお、各信号線11−19の導体高さはDmであり、高さ方向の導体間距離はDeb,Dehである。
(B)製造パラメータ情報PI:
製造パラメータ情報PIにおいて、故障信号線の存在する配線層と隣接信号線が存在する配線層の配線層間距離及び配線層間絶縁材料の誘電率に従って重み係数FL(PI)が決定される。
製造パラメータ情報PIにおいて、故障信号線の存在する配線層と隣接信号線が存在する配線層の配線層間距離及び配線層間絶縁材料の誘電率に従って重み係数FL(PI)が決定される。
(C)タイミング情報TI:
タイミング情報TIにおいては、隣接信号線の動的干渉による論理値変化の条件(故障の励起条件)は、以下の条件である。なお、Tcは、図4及び図5に示すように、故障信号線が隣接信号線における信号変化の動的干渉を受ける時間の幅を動的干渉が生じる信号変化のタイミング窓の期間をいう。また、Tfは、図4及び図5に示すように、隣接信号線の信号変化による動的干渉によって故障信号線の論理変化が生じている時間間隔をいう。
(条件4)故障信号線の信号変化時刻と隣接信号線の信号変化時刻の差Taivが、タイミング窓Tcに含まれる。
(条件5)タイミング窓Tcにおける、故障信号線の信号変化TRv(Tc)の最終値とその隣接信号aiにおける信号変化TRai(Tc)の最終値は相補関係にある。
タイミング情報TIにおいては、隣接信号線の動的干渉による論理値変化の条件(故障の励起条件)は、以下の条件である。なお、Tcは、図4及び図5に示すように、故障信号線が隣接信号線における信号変化の動的干渉を受ける時間の幅を動的干渉が生じる信号変化のタイミング窓の期間をいう。また、Tfは、図4及び図5に示すように、隣接信号線の信号変化による動的干渉によって故障信号線の論理変化が生じている時間間隔をいう。
(条件4)故障信号線の信号変化時刻と隣接信号線の信号変化時刻の差Taivが、タイミング窓Tcに含まれる。
(条件5)タイミング窓Tcにおける、故障信号線の信号変化TRv(Tc)の最終値とその隣接信号aiにおける信号変化TRai(Tc)の最終値は相補関係にある。
本実施形態においては、図1に示すように、テスト対の2値信号は故障検査コントローラ10により制御のもとで故障検査テスタ装置100により発生された後、詳細後述する故障検査モデル(図2)を用いる被検査回路デバイス(Device Under Test;以下、DUTという。)50に入力されて、故障励起関数EX(LI,PI,TI)に従って故障信号線vにおいて生じる論理値変化LVv(t+Tf)は求められる。DUT50からの出力2値信号に基づいて、故障検査テスタ装置100はDUT50の各信号線が故障であるか否かの判断を行ってその結果を出力する。
図4は図2の故障検査モデル回路において隣接信号線の立ち上がり信号変化の影響を示すタイミングチャートであり、図5は図2の故障検査モデル回路において隣接信号線の立ち下がり信号変化の影響を示すタイミングチャートである。図4及び図5において、V11乃至V18は各信号線11−18の信号変化を示しており、V150は隣接信号線からの動的信号変化の影響を受けない場合を示している。図4から明らかなように、隣接信号線の立ち上がり信号変化の影響を受けて、信号線15の信号電圧V15はタイミング窓Tcの期間においてLレベルからHレベルに変化していることがわかる。また、図5から明らかなように、隣接信号線の立ち下がり信号変化の影響を受けて、信号線15の信号電圧V15はタイミング窓Tcの期間においてHレベルからLレベルに変化していることがわかる。
図6及び図7は、図1の故障検査コントローラ10によって実行される故障励起関数EX(LI,PI,TI)を用いた故障検査処理を示すフローチャートである。なお、DUT50におけるレイアウト情報LI、製造パラメータ情報PI及びタイミング情報TIは予めデータメモリ23に格納されている。
図6のステップS1において、まず、レイアウト情報LI、製造パラメータ情報PI及びタイミング情報TIをデータメモリ23から読み込み、ステップS2において各信号線lと故障信号線vの配線間距離Rlvが半径R(配線間距離のしきい値)の球内に含まれているか否かを判断することにより、含まれているとき、その信号線を故障信号線vの隣接信号線の集合AL(v)={a1,a2,…,an}に登録する。次いで、ステップS3において故障励起関数EX(LI,PI,TI)を0にクリアした後、ステップS4において隣接信号線の集合AL(v)={a1,a2,…,ai,…,an}のうち1つの隣接信号線aiを選択する。そして、ステップS5において故障信号線vと選択された隣接信号線aiの並走距離Laivが並走距離のしきい値Leff以上であるか否かが判断され、YESのときはステップS6に進む一方、NOのときはステップS7に進む。ステップS6においてへ並走距離係数FL(Laiv)に1をセットした後、ステップS8に進む。一方、ステップS7において並走距離係数FL(Laiv)に0をセットした後、ステップS8に進む。
次いで、ステップS8において故障信号線vと選択された隣接信号線aiの配線幅の比(以下、配線幅比という。)Waivが配線幅比のしきい値Weff以上であるか否かが判断され、YESのときはステップS9に進む一方、NOのときはステップS10に進む。ステップS9において配線幅比係数FL(Waiv)に1をセットした後、ステップS11に進む。一方、ステップS10において配線幅比係数FL(Waiv)に0をセットした後、ステップS11に進む。
さらに、ステップS11においてタイミング窓Tc内に故障信号線の信号変化時刻と隣接信号線の信号変化時刻の間の差の期間(すなわち、故障信号線の信号変化時刻から隣接信号線の信号変化時刻までの時間期間をいう。)Taivが含まれているか否かが判断され、YESのときはステップS12に進む一方、NOのときはステップS13に進む。ステップS12において信号変化係数TRaiv(Tc)に1をセットした後、ステップS14に進む。一方、ステップS13において信号変化係数TRaiv(Tc)に0をセットした後、ステップS14に進む。ステップS14においてタイミング窓Tcにおける、故障信号線の信号変化TRv(Tc)とその隣接信号aiにおける信号変化TRai(Tc)の方向(最終値:信号変化の符号の変化方向をいう。)が同一であるか否かが判断され、YESのときはステップS15に進む一方、NOのときは図7のステップS16に進む。ステップS15において信号変化係数TRaiv(Tc)に−1(信号の向きが同一であることを示す。)をセットした後、図7のステップS16に進む。
ステップS15の処理は以下の技術的意義を有する。上記条件5に記載されているように、タイミング窓Tcにおける、故障信号線の信号変化TRv(Tc)の最終値とその隣接信号aiにおける信号変化TRai(Tc)の最終値は相補関係にあることが、故障励起のために必要である。そのため、ステップS14において信号変化の方向が同一であるか否かを調べ、故障信号線と隣接信号線の信号変化が同一であるならば、信号変換TRaiv(Tc)=−1とする。このことは、故障信号線における故障の励起にはマイナスの作用となる。故障励起のプラスの作用は、故障信号線と隣接信号線の信号変化が異なることである。従って、図6のステップS11、S12及びS14におけるNOの判定で,TRaiv(Tc)=1となる。
図7のステップS16において故障信号線と隣接信号線の配線層間距離Daivと配線層間絶縁材料の誘電率等(動的故障に影響を与える絶縁材料の電気材料特性値)の電気的特性係数Paivの組合せに従って重み係数FL(PI)(0≦FL(PI)≦1)を決定する。ここで、重み係数FL(PI)は、故障信号線と隣接信号線の配線層間距離Daivと配線層間絶縁材料の誘電率等の電気的特性係数Paivの組合せに基づいて決定される、動的故障の発生しやすさを示す指標である。次いで、ステップS17において故障励起関数EX(aiv)を次式(2)を用いて計算する。
[数2]
EX(aiv)
=FL(Laiv)×FL(Waiv)×FL(PI)×TRaiv(Tc)
(2)
EX(aiv)
=FL(Laiv)×FL(Waiv)×FL(PI)×TRaiv(Tc)
(2)
次いで、ステップS18において故障励起関数EX(LI,PI,TI)に故障励起関数EX(aiv)を加算して、故障励起関数EX(LI,PI,TI)を更新した後、ステップS19においてすべての隣接信号線について処理したか否かが判断され、YESのときはステップS20に進む一方、NOのときは図6のステップS4に戻る。ステップS20において故障信号線v及びその隣接信号線の故障励起関数EX(LI,PI,TI)を隣接信号数Nで平均した値EXN(LI,PI,TI)(=EX(LI,PI,TI)/N)が故障励起のしきい値EXNthを超えているか否かが判断され、YESのときはステップS21に進む一方、NOのときはステップS22に進む。ステップS21において故障信号線vにおいて隣接信号線の影響による論理値変化が生じると判定して判定結果をデータメモリ23に格納し、当該処理を終了する。一方、ステップS22において故障信号線vにおいて隣接信号線の影響による論理値変化が生じないと判定して判定結果をデータメモリ23に格納し、当該処理を終了する。
さらに、図2及び図3の動的故障モデルを用いた、図6及び図7の故障検査処理の数値実施例を以下に示す。
図6のステップS2において、レイアウト情報から図2に示すように故障信号線から半径Rの球内にすべての信号線を隣接信号線とする。ここでは、図2の故障信号線15に対する隣接信号線の集合AL(v)={11,12,13,14,16,17,18,19}を求める。次いで、ステップS4において隣接信号線の集合AL(v)={11,12,13,14,16,17,18,19}から隣接信号線11を選択する。ステップS5において故障信号線15とその隣接信号線11の並走距離L11,15がLeff(設計データから与えられる並走距離のしきい値)以上であるので、FL(L11,15)の値を1とする。また、ステップS8において、故障信号線15とその隣接信号線11との配線幅比W11,15がWeff(設計データから与えられる配線幅比のしきい値)以上であるので、FL(W11,15)の値を1とする。さらに、ステップS11においてタイミング窓Tc内に故障信号線15の信号変化時刻と隣接信号線の信号変化時刻の差Taeが含まれるので、信号変化係数TR11,15(Tc)の値を1とする。またさらに、ステップS14においてタイミング窓Tcにおける、故障信号線15の信号変化TRe(Tc)とその隣接信号線11の信号aiにおける信号変化TRa(Tc)の方向(最終値)が異なるので、TR11,15(Tc)の値をそのままとして1とする。そして、図7のステップS16において故障信号線15と隣接信号線11の配線層間距離D11,15と配線層間絶縁材料の誘電率などの電気的特性係数P11,15の組合せに従って重み係数FL(PI)を例えば0.5とする。ステップS17において故障励起関数EX(11,15)を計算すると次式のようになる。
[数3]
EX(11,15)
=FL(L11,15)×FL(W11,15)×FL(PI)×TRae(Tc)
=1×1×0.5×1
=0.5 (3)
EX(11,15)
=FL(L11,15)×FL(W11,15)×FL(PI)×TRae(Tc)
=1×1×0.5×1
=0.5 (3)
そして、故障励起関数EX(LI,PI,TI))に0.5を加算した後、同様に処理を進めると以下のように結果が求められる。
[数4]
EX(11,15)
=EX(12,15)=EX(13,15)=EX(14,15)=0.5 (4)
[数5]
EX(14,15)=EX(16,15)=1 (5)
[数6]
EX(19,15)=−0.5 (6)
[数7]
EX(18,15)=0 (7)
[数8]
EXN(LI,PI,TI)
=(EX(11,15)+EX(12,15)+EX(13,15)+EX(14,15)+EX(16,15)+EX(17,15)+EX(18,15)+EX(19,15))/8
=0.35 (8)
EX(11,15)
=EX(12,15)=EX(13,15)=EX(14,15)=0.5 (4)
[数5]
EX(14,15)=EX(16,15)=1 (5)
[数6]
EX(19,15)=−0.5 (6)
[数7]
EX(18,15)=0 (7)
[数8]
EXN(LI,PI,TI)
=(EX(11,15)+EX(12,15)+EX(13,15)+EX(14,15)+EX(16,15)+EX(17,15)+EX(18,15)+EX(19,15))/8
=0.35 (8)
この故障励起関数の値EXNが故障励起のしきい値EXNth以上であるならば、故障信号線15において論理値の変化が生じると判定する。
以上説明したように、本実施形態によれば、DUT50の回路レイアウト情報及びタイミング情報を利用した動的故障モデルによって、隣接信号線の動的干渉によって生じる故障信号線の論理値変化をより現実に近い形で扱うことができ、図2の動的故障モデルを用いて故障励起関数EX(LI,PI,TI)を計算し、これに基づいて、隣接信号線の動的干渉によって生じる故障信号線を検出する。従って、従来技術の故障検査方法において見逃す可能性がある故障を検出して診断でき、故障検査を高精度で行うことができ、故障検出率を大幅に向上できる。また、次世代LSIチップに対して最小コストで故障検査及び診断を行うことができる。さらに、故障検査処理を自動化、高速化でき、LSIチップ生産のためのDFM(Design For Manufacture)技術の発展を大幅に推進できる。
第2の実施形態.
図8は本発明の第2の実施形態に係る故障シミュレータ装置100Aの構成を示すブロック図である。第2の実施形態では、隣接信号線の動的な干渉を考慮した故障モデル(第1の実施形態)を利用して、故障の振る舞いを模擬する故障シミュレータ装置100Aを提案する。図8の故障シミュレータ装置100Aは故障シミュレーションコントローラ10Aを備えて構成され、図1の故障検査テスタ装置100に比較して、以下の点が異なり、その他の構成は同様である。
(1)プログラムメモリ24に、図9の故障シミュレーション処理のプログラムを格納し、これを実行すること。なお、CD−ROM46Aに格納された図9の故障シミュレーション処理のプログラムをドライブ装置インターフェース35を介してプログラムメモリ24に格納してもよい。
(2)データメモリ23には、上記故障シミュレーション処理のプログラムを実行するために必要なデータを予め格納すること。
図8は本発明の第2の実施形態に係る故障シミュレータ装置100Aの構成を示すブロック図である。第2の実施形態では、隣接信号線の動的な干渉を考慮した故障モデル(第1の実施形態)を利用して、故障の振る舞いを模擬する故障シミュレータ装置100Aを提案する。図8の故障シミュレータ装置100Aは故障シミュレーションコントローラ10Aを備えて構成され、図1の故障検査テスタ装置100に比較して、以下の点が異なり、その他の構成は同様である。
(1)プログラムメモリ24に、図9の故障シミュレーション処理のプログラムを格納し、これを実行すること。なお、CD−ROM46Aに格納された図9の故障シミュレーション処理のプログラムをドライブ装置インターフェース35を介してプログラムメモリ24に格納してもよい。
(2)データメモリ23には、上記故障シミュレーション処理のプログラムを実行するために必要なデータを予め格納すること。
第2の実施形態に係る、動的故障モデルに基づく故障シミュレータ装置100Aを利用することによって、与えられたテスト集合の動的故障の検出率を求めることができる。また、与えられたテスト集合によって検出できなかった故障の集合も求めることができる。以後、動的故障モデルに基づく故障シミュレータ装置を「動的故障シミュレータ」とも呼ぶ。
第2の実施形態において、動的故障シミュレータ装置100Aの入力情報(例えば、CD−ROM46Aに格納された後、CD−ROMドライブ装置45を介してデータメモリ23に格納される。)は、
(1)DUT50の回路記述(電子回路の回路接続情報)と、
(2)DUT50の回路のレイアウト情報(平面及び断面における各サイズなど)と、
(3)DUT50を動作させたときの各信号のタイミング情報と、
(4)DUT50の各信号線の対象故障信号線リストと
(5)DUT50における全ゲートの出力信号線リストと、
(6)DUT50におけるテスト集合(それぞれテストすべき、ある第1の時刻から第2の時刻までの時間期間対(以下、テスト対という。)の集合を含む。)とを含む。
(1)DUT50の回路記述(電子回路の回路接続情報)と、
(2)DUT50の回路のレイアウト情報(平面及び断面における各サイズなど)と、
(3)DUT50を動作させたときの各信号のタイミング情報と、
(4)DUT50の各信号線の対象故障信号線リストと
(5)DUT50における全ゲートの出力信号線リストと、
(6)DUT50におけるテスト集合(それぞれテストすべき、ある第1の時刻から第2の時刻までの時間期間対(以下、テスト対という。)の集合を含む。)とを含む。
上記入力情報に基づいて故障シミュレーション処理を実行することにより、テスト集合の故障検出率(テスト集合によって検出可能な動的故障数と総故障数の割合)を求めることができる。また、動的故障シミュレータの入力情報が回路記述、回路のレイアウト情報、タイミング情報、対象故障、及びテスト集合の場合は、その故障の検出/非検出情報を求めることができる。
図9は図8の故障シミュレーションコントローラ10Aによって実行される故障シミュレーション処理を示すフローチャートである。
図9のステップS31においてテスト集合から1つのテスト対<ti,ti+1>を選択し、ステップS32においてすべてのテスト対を選択したか否かが判断され、YESのときはステップS41に進む一方、NOのときはステップS33に進む。ステップS33において、例えば特許文献1−4において開示された従来技術に係る論理シミュレーション方法を用いて、テスト対<ti,ti+1>を利用した正常回路の論理シミュレーション(当該テスト対の期間において、各入力信号を変化させて当該回路が論理的に正常に動作するときの各出力信号の論理値(信号値)を得てデータメモリ23に記録する。)を実行する。次いで、ステップS34において、例えば特許文献6−7において開示された従来技術に係る縮退故障シミュレーション(各ゲートのノードのうちいずれか1つの箇所が電源電圧又は接地電位に固定されていると仮定して故障をシミュレーションする。)を行って、上記正常回路の論理シミュレーションにおけるテストti+1によって設定された論理値の相補の値の影響が外部出力まで伝播するゲート出力線を求める。ステップS35において求められたゲート出力線を動的故障シミュレーション対象故障信号線としてデータメモリ23に記録し、ステップS36において動的故障シミュレーション対象故障信号線の集合から1つのゲート出力線を選択する。そして、ステップS37においてすべての故障出力線を選択したか否かが判断され、YESのときはステップS31に戻る一方、NOのときはステップS38に進む。
ステップS38において選択した故障信号線の故障励起関数をその隣接信号線の論理値に従って計算し、第1の実施形態に係る故障検査処理を用いて、ステップS39において故障励起可能か否かが判断され、YESのときはステップS40に進む一方、NOのときはステップS36に戻る。ステップS40において当該故障出力線を「検出故障」(故障が検出された信号線情報)としてデータメモリ23に記録した後、ステップS36に戻り、上述の処理を繰り返す。すべてのテスト対を選択したときは(ステップS32でYES)、ステップS41において与えられたテスト集合に対する故障検出率(テスト集合のすべてのテスト対に対する故障するテスト対の割合をいう。)及び未検出故障(故障が未検出である信号線情報)の集合を得てデータメモリ23に記録した後、その結果をプリンタ44に出力して印字し又はCRTディスプレイ43に出力して表示し、当該処理を終了する。
以上説明したように、本実施形態によれば、第1の実施形態に係る動的故障モデルを用いて、故障励起関数EX(LI,PI,TI)を計算し、これに基づいて、隣接信号線の動的干渉によって生じる故障励起をシミュレーションしてテスト集合に対する故障検出率及び故障が検出された信号線と故障が未検出の信号線の情報を得ることができる。従って、従来技術の故障シミュレーション方法において見逃す可能性がある故障を励起してシミュレーションでき、故障シミュレーションを高精度で行うことができ、故障検出率を高精度で計算できる。
第3の実施形態.
図10は本発明の第3の実施形態に係る故障検査テスタ及びテスト生成装置100Bの構成を示すブロック図である。第3の実施形態では、隣接信号線の動的な干渉を考慮した故障モデル(第1の実施形態)を利用して、DUT50に対して適切なテスト対(故障検査を行うときに用いる2値信号の時間期間の情報をいう。)のテストパターン信号(2値信号)を生成する故障検査テスタ及びテスト生成装置100Bを提案する。図10の故障検査テスタ及びテスト生成装置100Bは故障検査テスタ及びテスト生成コントローラ10Bを備えて構成され、図1の故障検査テスタ装置100に比較して、以下の点が異なり、その他の構成は同様である。
(1)プログラムメモリ24に、図11のテスト生成処理のプログラムを格納し、これを実行すること。なお、CD−ROM46Bに格納された図11のテスト生成処理のプログラムをドライブ装置インターフェース35を介してプログラムメモリ24に格納してもよい。
(2)データメモリ23には、上記テスト生成処理のプログラムを実行するために必要なデータを予め格納すること。
図10は本発明の第3の実施形態に係る故障検査テスタ及びテスト生成装置100Bの構成を示すブロック図である。第3の実施形態では、隣接信号線の動的な干渉を考慮した故障モデル(第1の実施形態)を利用して、DUT50に対して適切なテスト対(故障検査を行うときに用いる2値信号の時間期間の情報をいう。)のテストパターン信号(2値信号)を生成する故障検査テスタ及びテスト生成装置100Bを提案する。図10の故障検査テスタ及びテスト生成装置100Bは故障検査テスタ及びテスト生成コントローラ10Bを備えて構成され、図1の故障検査テスタ装置100に比較して、以下の点が異なり、その他の構成は同様である。
(1)プログラムメモリ24に、図11のテスト生成処理のプログラムを格納し、これを実行すること。なお、CD−ROM46Bに格納された図11のテスト生成処理のプログラムをドライブ装置インターフェース35を介してプログラムメモリ24に格納してもよい。
(2)データメモリ23には、上記テスト生成処理のプログラムを実行するために必要なデータを予め格納すること。
図11は図10の故障検査テスタ及びテスト生成コントローラ10Bによって実行されるテスト生成処理を示すフローチャートである。以下、第3の実施形態に係るテスト生成処理について説明する。この実施形態では、動的故障モデルを用いて隣接信号線の影響を考慮した故障励起関数に基づいてテスト対のテストパターン信号を生成するが、故障の励起条件及び故障の伝搬条件は、次のように定義できる。
入力テスト対のテストパターン信号が、以下の故障励起条件及び故障伝搬条件を満足するならば、その入力テストパターン信号は、動的故障に対するテストパターン信号である。動的故障モデルに基づく故障検出条件は、(A)信号線vにおける動的故障の励起条件と、(B)信号線vにおける動的故障の伝搬条件とを含む。
(A)信号線vにおける動的故障の励起条件:
動的故障モデルにおいて、入力テスト対のテストパターン信号の組合せに従って求められた故障信号線の論理値変化が、正常回路における信号値と相補の値である。ただし、故障信号線の論理値変化は、次式の故障励起関数EX(LI,PI,TI)を用いて求める。
動的故障モデルにおいて、入力テスト対のテストパターン信号の組合せに従って求められた故障信号線の論理値変化が、正常回路における信号値と相補の値である。ただし、故障信号線の論理値変化は、次式の故障励起関数EX(LI,PI,TI)を用いて求める。
[数9]
LVv(t+Tf)=EX(LI,PI,TI) (9)
LVv(t+Tf)=EX(LI,PI,TI) (9)
すなわち、ある時刻tから期間Tfの間での論理値変化の故障励起割合を故障励起関数EX(LI,PI,TI)を用いている。
(B)信号線vにおける動的故障の伝搬条件:
故障信号線において励起した故障の影響がいずれかの外部出力まで伝搬する。
故障信号線において励起した故障の影響がいずれかの外部出力まで伝搬する。
動的故障モデルに基づく故障の検出条件は、これまでに提案されている縮退故障モデル、ブリッジ故障モデル、クロストーク故障モデル、及び遅延モデルと異なる。従って、従来の故障モデルに対するテスト生成法によって生成されたテスト集合を利用した故障検査において見逃した物理的な欠陥を検出する可能性がある。従来は、既存の遷移遅延故障用自動テスト生成ツール(いわゆるEDA(Electric Design Automation)ツール)によって生成されたテスト集合が、遷移故障以外の欠陥にどの程度有効であるかを評価できなかった。本実施形態に係る提案する動的故障モデルに対するテストの条件を利用して、既存の遷移遅延故障用自動テスト生成ツール(例えば、特許文献8,9において開示されている故障検査方法を用いる。)によって生成されたテスト集合による動的故障検出率を評価できる。また、動的故障検出率に関する評価結果に従って、既存の遷移遅延故障用自動テスト生成ツールを利用して生成されたテスト集合によっては検出できなかった動的故障に対してテストを生成する。提案するテスト生成プログラムを利用することによって、所望の動的故障検出率とテスト総数の関係を調整しながら動的な故障に対するテスト対のテストパターン信号の生成を実行できる。
本実施形態に係る動的故障モデルに基づくテスト生成プログラムは、次の処理からなる。
(1)既存の遷移遅延故障用自動テスト生成ツールによって生成されたテスト集合で検出できなかった動的故障をテスト対のテストパターン信号の生成対象とする。
(2)未検出の動的故障をもつ信号線を選択し、その信号線の遷移故障(遷移故障とは、入力するテストパターン信号に対してその信号線において信号値が正しくない値に遷移する故障をいう。)に対するテスト対のテストパターン信号を求める。
(3)求めたテスト対のテストパターン信号に対して、選択した信号線の遷移故障を保証するように外部入力割り当てのドントケア(Don't Care)抽出を行う。
(4)ドントケアをもつ隣接信号線から外部入力側に後方追跡処理を行い、ドントケアをもつ外部入力のテストパターン信号に、動的故障の励起条件を満足するために必要な論理値を割り当てる。
(5)外部入力のテストパターン信号に割り当てた論理値に従って故障励起関数を計算する。その結果からテスト対象の信号線において動的故障の励起条件を満足すると判定されたならば、動的故障に対するテスト対のテストパターン信号を生成できる。
(1)既存の遷移遅延故障用自動テスト生成ツールによって生成されたテスト集合で検出できなかった動的故障をテスト対のテストパターン信号の生成対象とする。
(2)未検出の動的故障をもつ信号線を選択し、その信号線の遷移故障(遷移故障とは、入力するテストパターン信号に対してその信号線において信号値が正しくない値に遷移する故障をいう。)に対するテスト対のテストパターン信号を求める。
(3)求めたテスト対のテストパターン信号に対して、選択した信号線の遷移故障を保証するように外部入力割り当てのドントケア(Don't Care)抽出を行う。
(4)ドントケアをもつ隣接信号線から外部入力側に後方追跡処理を行い、ドントケアをもつ外部入力のテストパターン信号に、動的故障の励起条件を満足するために必要な論理値を割り当てる。
(5)外部入力のテストパターン信号に割り当てた論理値に従って故障励起関数を計算する。その結果からテスト対象の信号線において動的故障の励起条件を満足すると判定されたならば、動的故障に対するテスト対のテストパターン信号を生成できる。
次いで、動的故障モデルに基づくテスト生成プログラムについて以下に説明する。入力情報及び出力情報は以下の通りである。
(A)入力情報:設計・製造時に得られる被検査回路のレイアウト情報、製造プロセス情報及びタイミング情報;遷移故障用テスト集合、及びそのテスト集合において未検出な動的故障の集合;遷移故障テスト生成の上限値。
(B)出力情報:生成されたテスト対のテストパターン信号集合、及びそのテスト対集合において検出できた動的故障の信号線集合。
(A)入力情報:設計・製造時に得られる被検査回路のレイアウト情報、製造プロセス情報及びタイミング情報;遷移故障用テスト集合、及びそのテスト集合において未検出な動的故障の集合;遷移故障テスト生成の上限値。
(B)出力情報:生成されたテスト対のテストパターン信号集合、及びそのテスト対集合において検出できた動的故障の信号線集合。
さらに、図11を参照して、テスト生成処理について以下に説明する。まず、ステップS51においてテスト生成回数Ntを0にリセットし、ステップS52において動的故障モデルを用いた動的故障に対するテスト対のテストパターン信号の生成対象となる故障信号線vとその隣接信号線の集合AL(v)={a1,a2,…,an}などの入力情報のデータ(入力テストパターン信号)をデータメモリ23から読み込む。次いで、ステップS53においてテスト生成回数Nt>Nthであるか否かが判断され、YESのときはステップS64に進む一方、NOのときはステップS54に進む。ステップS54において、故障信号線vに対する遷移故障テスト対のテストパターン信号を生成する。もし既存の遷移故障テスト集合(テストパターン信号の集合)が存在するならば、そのテスト集合から故障信号線vの遷移故障に対する遷移故障テスト対<tn,tn+1>を選択する。そして、ステップS55において故障信号線vに対する遷移故障を検出することを保証して、テストtn+1のテストパターン信号の外部入力割り当てのドントケアを抽出する。
次いで、ステップS56において、ドントケアを含む、外部入力の割り当てに従って故障信号線vに対する遷移故障テスト対のテストパターン信号を用いて、出力側における信号線の論理値(信号値)を決定して、信号発生回路51を用いてDUT50にテストパターン信号を印加する。これに応答して、ステップS57において、隣接信号線の集合AL(v)={a1,a2,…,an}の信号線の論理値(信号値)を信号検出回路52を用いて検出する。そして、ステップS58において、論理値としてドントケアが割り当てられたすべての隣接線の隣接信号に対してテストtnのテストパターン信号によって割り当てられる論理値を相補の値を初期目標として、回路の外部入力側へ後方に追跡する。後方追跡の結果、外部入力のドントケアに論理値0又は1が割り当てられる。
ステップS59において外部入力のドントケアに割り当てられた論理値(テストパターン信号)を用いて、外部出力側への信号値を決定し、ステップS60において、新しく生成されたテスト対<tn,tn+1>のテストパターン信号によって、故障信号線vの故障励起関数を計算する。そして、ステップS61において故障信号線vの故障励起可能か否かが判断され、YESのときはステップS62に進む一方、NOのときはステップS63に進み、テスト生成回数Ntを1だけインクリメントした後、ステップS53に戻る。ステップS62において故障信号線vの動的故障に対するテスト対<tn,tn+1>のテストパターン信号を生成することに成功したと判断してその動的故障に対するテスト対<tn,tn+1>のテストパターン信号の情報をデータメモリ23に格納し、当該処理を終了する。なお、ステップS53でYESであるとき、ステップS64においてテスト対のテストパターン信号の生成を失敗したと判断し、当該処理を終了する。
以上説明したように、本実施形態によれば、第1の実施形態に係る動的故障モデルを用いて、故障励起関数EX(LI,PI,TI)を計算し、これに基づいて、隣接信号線の動的干渉によって生じる動的故障に対するテスト対のテストパターン信号を生成することができる。従って、従来技術のテスト生成方法に比較して高精度でテスト対のテストパターン信号を生成することができる。
第4の実施形態.
図12は本発明の第4の実施形態に係る故障診断装置100Cの構成を示すブロック図である。第4の実施形態では、
(a)DUT50に対する故障検査集合、フェイルテスト集合及びパステスト集合(各テストのテストパターン信号の集合)の情報61と、
(b)DUT50のレイアウト情報、製造パラメータ情報及びタイミング情報を含む情報62と、
(c)DUT50のネットリスト(回路の接続状態を表現したデータをいう。)の情報63と
に基づいて、隣接信号線の動的な干渉を考慮した故障モデル(第1の実施形態)を利用して、DUT50における故障診断を適切に行う故障診断装置100Cを提案する。図12の故障診断装置100Cは故障診断コントローラ10Cを備えて構成され、図1の故障検査テスタ装置100に比較して、以下の点が異なり、その他の構成は同様である。
(1)プログラムメモリ24に、図13乃至図16の故障診断処理のプログラムを格納し、これを実行すること。なお、CD−ROM46Cに格納された図13乃至図16の故障診断処理のプログラムをドライブ装置インターフェース35を介してプログラムメモリ24に格納してもよい。
(2)データメモリ23には、上記故障診断処理のプログラムを実行するために必要なデータ(上述の情報61,62,63を含む。)を予め格納すること。
(3)信号発生インターフェース36及び信号検出インターフェース37を備えていないこと。
図12は本発明の第4の実施形態に係る故障診断装置100Cの構成を示すブロック図である。第4の実施形態では、
(a)DUT50に対する故障検査集合、フェイルテスト集合及びパステスト集合(各テストのテストパターン信号の集合)の情報61と、
(b)DUT50のレイアウト情報、製造パラメータ情報及びタイミング情報を含む情報62と、
(c)DUT50のネットリスト(回路の接続状態を表現したデータをいう。)の情報63と
に基づいて、隣接信号線の動的な干渉を考慮した故障モデル(第1の実施形態)を利用して、DUT50における故障診断を適切に行う故障診断装置100Cを提案する。図12の故障診断装置100Cは故障診断コントローラ10Cを備えて構成され、図1の故障検査テスタ装置100に比較して、以下の点が異なり、その他の構成は同様である。
(1)プログラムメモリ24に、図13乃至図16の故障診断処理のプログラムを格納し、これを実行すること。なお、CD−ROM46Cに格納された図13乃至図16の故障診断処理のプログラムをドライブ装置インターフェース35を介してプログラムメモリ24に格納してもよい。
(2)データメモリ23には、上記故障診断処理のプログラムを実行するために必要なデータ(上述の情報61,62,63を含む。)を予め格納すること。
(3)信号発生インターフェース36及び信号検出インターフェース37を備えていないこと。
まず、故障診断装置100Cにおける用語の定義をまず行う。故障検査においては、外部出力において誤りを観測した場合、その回路を故障回路と判定する。故障回路に対しては、故障の箇所を指摘するために故障診断を行う。
(A)フェイルテスト及びパステストの定義:
テスト対<tn,tn+1>のテストパターン信号が印加されたDUT50の外部出力信号又はスキャンフリップフロップの出力信号において、少なくとも1つの出力応答の値が期待値と異なるとき、そのテスト対<tn,tn+1>のテストパターン信号をDUT50に対するフェイルテスト(又はフェイルテストのテストパターン信号)と呼び、そうでないとき、そのテスト対<tn,tn+1>のテストパターン信号をDUT50に対するパステスト(又はパステストのテストパターン信号)と呼ぶ。また、フェイルテストの集合をTfailと表し、パステストの集合をTpassと表す。
テスト対<tn,tn+1>のテストパターン信号が印加されたDUT50の外部出力信号又はスキャンフリップフロップの出力信号において、少なくとも1つの出力応答の値が期待値と異なるとき、そのテスト対<tn,tn+1>のテストパターン信号をDUT50に対するフェイルテスト(又はフェイルテストのテストパターン信号)と呼び、そうでないとき、そのテスト対<tn,tn+1>のテストパターン信号をDUT50に対するパステスト(又はパステストのテストパターン信号)と呼ぶ。また、フェイルテストの集合をTfailと表し、パステストの集合をTpassと表す。
(B)検出/非検出情報の定義:
テスト対<tn,tn+1>のテストパターン信号を利用した動的故障シミュレータ装置100Bによって得られる検出/非検出情報は、そのテスト対<tn,tn+1>のテストパターン信号が仮定した動的故障を検出できるか否かである。
(C)故障候補の定義:
故障診断結果からDUT50内に存在すると推定された動的故障(例えば図2の信号線11−19のうちの動的故障を有する信号線15をいう。)を「故障候補」と呼び、故障候補の集合をCFsetと表す。
テスト対<tn,tn+1>のテストパターン信号を利用した動的故障シミュレータ装置100Bによって得られる検出/非検出情報は、そのテスト対<tn,tn+1>のテストパターン信号が仮定した動的故障を検出できるか否かである。
(C)故障候補の定義:
故障診断結果からDUT50内に存在すると推定された動的故障(例えば図2の信号線11−19のうちの動的故障を有する信号線15をいう。)を「故障候補」と呼び、故障候補の集合をCFsetと表す。
本実施形態に係る故障診断プログラムは、これまでに提案されている縮退故障モデル、ブリッジ故障モデル、及び遅延故障モデルと異なって、動的故障モデルにおいては、故障信号線に対する隣接信号線の影響を考慮していることを特徴としている。従って、従来の故障モデルに対する故障診断法において見逃した物理的な欠陥を診断できる。動的故障に対する故障診断プログラムにおける入力情報及び出力情報は、それぞれ以下の通りである。
(A)入力情報:
設計・製造時に得られるDUT50のレイアウト情報、製造プロセス情報及びタイミング情報、テスト集合、診断対象の故障集合(DUT50のゲート出力信号の集合)。
(B)出力情報:
故障候補の集合及び故障候補の順位リスト。
設計・製造時に得られるDUT50のレイアウト情報、製造プロセス情報及びタイミング情報、テスト集合、診断対象の故障集合(DUT50のゲート出力信号の集合)。
(B)出力情報:
故障候補の集合及び故障候補の順位リスト。
図13は図12の故障診断コントローラ10Cによって実行される故障候補の順位リスト生成出力処理を示すフローチャートである。本実施形態に係る動的故障に対する故障診断プログラムは以下の3つのフェーズによって構成される。
(1)ステップS71:フェーズ1(フェイルテスト集合による検出/非検出情報に基づく故障候補の絞り込み処理):テスト対<tn,tn+1>∈Tfailを用いてゲートの出力信号における動的故障の検出/非検出情報を求め、その結果に基づいて被検査回路に存在すると推定される故障を故障候補集合に加える。
(2)ステップS72:フェーズ2(パステスト集合による検出/非検出情報に基づく故障候補の絞り込み処理):フェーズ1の処理によって得られた故障候補に対して、テスト対<tn,tn+1>∈Tpassを用いて動的故障の検出/非検出情報を求め、その結果に基づいて被検査回路に存在しないと推定される故障を故障候補集合から取り除く。
(3)ステップS73:フェーズ3(フェイルテスト集合による検出/非検出情報に基づく故障候補の順位付けリスト生成の処理):テスト対<tn,tn+1>∈Tfailを用いてフェーズ2の処理によって得られた故障候補に対して、動的故障の検出/非検出情報による故障の検出回数を求める。その検出回数に基づいて故障候補を降順に並び替え、故障候補の順位付けを行う。
(1)ステップS71:フェーズ1(フェイルテスト集合による検出/非検出情報に基づく故障候補の絞り込み処理):テスト対<tn,tn+1>∈Tfailを用いてゲートの出力信号における動的故障の検出/非検出情報を求め、その結果に基づいて被検査回路に存在すると推定される故障を故障候補集合に加える。
(2)ステップS72:フェーズ2(パステスト集合による検出/非検出情報に基づく故障候補の絞り込み処理):フェーズ1の処理によって得られた故障候補に対して、テスト対<tn,tn+1>∈Tpassを用いて動的故障の検出/非検出情報を求め、その結果に基づいて被検査回路に存在しないと推定される故障を故障候補集合から取り除く。
(3)ステップS73:フェーズ3(フェイルテスト集合による検出/非検出情報に基づく故障候補の順位付けリスト生成の処理):テスト対<tn,tn+1>∈Tfailを用いてフェーズ2の処理によって得られた故障候補に対して、動的故障の検出/非検出情報による故障の検出回数を求める。その検出回数に基づいて故障候補を降順に並び替え、故障候補の順位付けを行う。
図14は図13のフェーズ1の処理(ステップS71)を示すフローチャートである。まず、フェーズ1の処理(フェイルテスト集合による検出/非検出情報に基づく故障候補の絞り込み処理)について詳細説明する。この処理では、フェイルテスト集合による動的故障シミュレータの結果から得られた検出/非検出情報を利用して故障候補を削減するために次のことを考慮する。
考え方1:テスト対<tn,tn+1>∈Tfailにおいては、テスト対<tn,tn+1>で検出できる動的故障は被検査回路に存在する可能性がある。
上記考え方1に基づくフェーズ1の診断手順を次に示す。
>手順開始。
>故障候補CFsetの初期値は空である。対象とする故障はゲート出力線集合setVとする。
<SS1>すべてのテスト対<tn,tn+1>∈Tfailに対してSS2からSS4の処理を行う。
<SS2>ゲート出力線集合(例えば、図2のインバータI11−I19の出力線の集合をいう。)setVに未選択の故障信号線がなくなるまで、故障候補CFsetに含まれない故障信号線Vj∈setVに対してSS3からSS4の処理を行う。
<SS3>故障信号線Vjに対して動的故障シミュレーションを行う。
<SS4>いずれかの外部出力信号線において、故障信号線Vjの動的故障を検出したならば、この故障信号線Vjを故障候補CFsetに加える。
>手順終了。
>手順開始。
>故障候補CFsetの初期値は空である。対象とする故障はゲート出力線集合setVとする。
<SS1>すべてのテスト対<tn,tn+1>∈Tfailに対してSS2からSS4の処理を行う。
<SS2>ゲート出力線集合(例えば、図2のインバータI11−I19の出力線の集合をいう。)setVに未選択の故障信号線がなくなるまで、故障候補CFsetに含まれない故障信号線Vj∈setVに対してSS3からSS4の処理を行う。
<SS3>故障信号線Vjに対して動的故障シミュレーションを行う。
<SS4>いずれかの外部出力信号線において、故障信号線Vjの動的故障を検出したならば、この故障信号線Vjを故障候補CFsetに加える。
>手順終了。
次いで、ステップS71のフェーズ1の処理の具体例について図14を参照して以下に説明する。
図14のステップS81において1つのフェイルテスト対<tn,tn+1>(本実施形態においては、テスト対<tn,tn+1>とはそのテストパターン信号をいう。)をフェイルテスト集合Tfailから選択し、ステップS82においてすべてのフェイルテスト対<tn,tn+1>を選択したか否かが判断され、YESのときは図15のステップS91に進む一方、NOのときはステップS82に進む。ステップS83において診断対象のゲート出力線集合setVから1つの故障信号線を選択し、ステップS84においてすべてのゲート出力線を選択したか否かが判断され、YESのときはステップS81に戻る一方、NOのときはステップS85に進む。ステップS85において選択した故障信号線に対して第2の実施形態に係る動的故障シミュレーションを行い、ステップS86において故障信号線の故障は検出できたか否かが判断され、YESのときはステップS87に進む一方、NOのときはステップS83に戻る。ステップS87において故障信号線を故障候補集合CFsetへ登録し、ステップS83に戻る。
図15は図13のフェーズ2の処理(ステップS72)を示すフローチャートである。当該フェーズ2の処理(パステスト集合による検出/非検出情報に基づく故障候補の絞り込み処理)では、パステスト集合による動的故障シミュレーションの結果から得られた検出/非検出情報を利用して故障候補を削減するために次のことを考慮する。
考え方2:テスト対<tn,tn+1>∈Tpassにおいては、テスト対<tn,tn+1>で検出できる動的故障は被検査回路に存在しない。
上記考え方2に基づくフェーズ2の診断手順を次に示す。
>手順開始。
>フェーズ1で推定された故障候補をCFsetとする。
<SS11>すべてのテスト対<tn,tn+1>∈Tpassに対してSS12からSS14の処理を行う。
<SS12>CFsetに含まれる故障信号線Vj∈CFsetを選択する。
すべての故障信号線を選択するまでSS12〜SS14の処理を繰り返す。
<SS13>故障信号線Vjに対して第2の実施形態に係る動的故障シミュレーションを行う。
<SS14>いずれかの外部出力信号線で故障信号線Vjの故障信号値を検出したならば、この故障信号線Vjを故障候補CFsetから取り除く。
>手順終了。
>手順開始。
>フェーズ1で推定された故障候補をCFsetとする。
<SS11>すべてのテスト対<tn,tn+1>∈Tpassに対してSS12からSS14の処理を行う。
<SS12>CFsetに含まれる故障信号線Vj∈CFsetを選択する。
すべての故障信号線を選択するまでSS12〜SS14の処理を繰り返す。
<SS13>故障信号線Vjに対して第2の実施形態に係る動的故障シミュレーションを行う。
<SS14>いずれかの外部出力信号線で故障信号線Vjの故障信号値を検出したならば、この故障信号線Vjを故障候補CFsetから取り除く。
>手順終了。
次いで、図15のフェーズ2の処理について以下に詳細説明する。図15のステップS91において1つのパステスト対<tn,tn+1>をパステスト対集合Tpassから選択し、ステップS92においてすべてのパステスト対<tn,tn+1>を選択したか否かが判断され、YESのときは図16のステップS101に進む一方、NOのときはステップS93に進む。ステップS93において故障候補集合CFsetから1つの故障信号線を選択し、ステップS94においてすべての故障候補を選択したか否かが判断され、YESのときはステップS94に進む一方、NOのときはステップS95に進む。ステップS95において選択した故障信号線に対して第2の実施形態に係る動的故障シミュレーションを行う。そして、ステップS96において故障信号線の故障は検出できたか否かが判断され、YESのときはステップS97に進む一方、NOのときはステップS93に戻る。ステップS97において検出した故障信号線を故障候補集合CFsetから削除し、ステップS93に戻る。
図16は図13のフェーズ3の処理(ステップS73)を示すフローチャートである。当該フェーズ3の処理(フェイルテスト集合による検出/非検出情報に基づく故障候補の絞り込み及び順位付け処理)では、フェイルテスト集合による動的故障シミュレーションの結果から得られた検出/非検出情報を利用して故障候補の順位を求める。この順位に基づいて故障候補を削減するために次のことを考慮する。
考え方3:テスト対<tn,tn+1>∈Tfailにおける検出回数に基づく順位の上位の故障候補に真の故障が含まれている。
上記考え方3に基づくフェーズ3の診断手順を次に示す。
>手順開始。
>フェーズ2の処理で推定された故障候補をCFsetとする。
>すべての故障候補CFsetの故障検出回数を0で初期化する。
<SS21>すべてのテスト対<tn,tn+1>∈Tfailに対してSS22からSS24の処理を行う。
<SS22>故障候補CFsetから故障信号線Vjを選択する。未選択な故障信号線がなくなるまでSS23からSS24の処理を行う。
<SS23>故障信号線Vjに対して第2の実施形態に係る動的故障シミュレーションを行う。
<SS24>いずれかの外部出力信号線で故障信号線Vjの故障信号値を検出したならば、この故障信号線Vjの検出回数に1を加算する。
<SS25>故障候補の検出回数に基づいて降順に故障候補を並べ替える。順位付けされた故障候補リストの集合を得る。
>手順終了。
>手順開始。
>フェーズ2の処理で推定された故障候補をCFsetとする。
>すべての故障候補CFsetの故障検出回数を0で初期化する。
<SS21>すべてのテスト対<tn,tn+1>∈Tfailに対してSS22からSS24の処理を行う。
<SS22>故障候補CFsetから故障信号線Vjを選択する。未選択な故障信号線がなくなるまでSS23からSS24の処理を行う。
<SS23>故障信号線Vjに対して第2の実施形態に係る動的故障シミュレーションを行う。
<SS24>いずれかの外部出力信号線で故障信号線Vjの故障信号値を検出したならば、この故障信号線Vjの検出回数に1を加算する。
<SS25>故障候補の検出回数に基づいて降順に故障候補を並べ替える。順位付けされた故障候補リストの集合を得る。
>手順終了。
次いで、図16のフェーズ3の処理について以下に詳細説明する。図16のステップS101において1つのフェイルテスト対<tn,tn+1>をフェイルテスト対集合Tfailから選択し、ステップS102においてすべてのフェイルテスト対<tn,tn+1>を選択したか否かが判断され、YESのときはステップS108に進む一方、NOのときはステップS103に進む。ステップS103において故障候補CFsetから1つの故障信号線を選択し、ステップS104においてすべてのゲート出力線を選択したか否かが判断され、YESのときはステップS101に戻る一方、NOのときはステップS105に進む。ステップS105において選択した故障信号線に対して第2の実施形態に係る動的故障シミュレーションを行い、ステップS106において故障信号線の故障は検出できたか否かが判断され、YESのときはステップS107に進む一方、NOのときはステップS103に戻る。ステップS107において故障信号線の検出回数を1だけインクリメントし、ステップS103に戻る。ステップS108において故障信号線の検出回数に従って故障候補の順位付けしてその結果である故障候補の順位リストをデータメモリ23に格納するとともにCRTディスプレイ43及びプリンタ44に出力し、当該処理を終了する。
以上説明したように、本実施形態によれば、フェイルテスト集合Tfailに対して第2の実施形態に係る動的故障シミュレーションを行い、パステスト集合Tpassに対して第2の実施形態に係る動的故障シミュレーションを行うことにより、正確に故障候補の絞り込み処理を行って、故障候補の情報を得ることができる。さらに、各故障信号線の動的故障の検出回数に基づいて降順に故障候補を並べ替えることにより、順位付けされた故障候補リストの集合を得ることができる。本実施形態では、第1の実施形態に係る動的故障モデルを用いて、故障励起関数EX(LI,PI,TI)を計算し、これに基づいて、隣接信号線の動的干渉によって生じる動的故障シミュレーションを行っているので、従来技術のテスト生成方法に比較して高精度で故障シミュレーションを行うことができ、より正確に故障候補の絞り込みもできる。
以上の第4の実施形態において、図13に示すように、ステップS71乃至S73を実行しているが、本発明はこれに限らず、ステップS71及びS72のみを実行してもよい。
以上詳述したように、本発明に係る故障検査装置及び方法によれば、被検査回路の回路レイアウト情報及びタイミング情報を利用した動的故障モデルによって、隣接信号線の動的干渉によって生じる故障信号線の論理値変化をより現実に近い形で扱うことができ、図2の動的故障モデルを用いて故障励起関数EX(LI,PI,TI)を計算し、これに基づいて、隣接信号線の動的干渉によって生じる故障信号線を検出する。従って、従来技術の故障検査方法において見逃す可能性がある故障を検出して診断でき、故障検査を高精度で行うことができ、故障検出率を大幅に向上できる。また、次世代LSIチップに対して最小コストで故障検査及び診断を行うことができる。さらに、故障検査処理を自動化、高速化でき、LSIチップ生産のための製造容易化設計技術の発展を大幅に推進できる。
10…故障検査コントローラ、
10A…故障シミュレーションコントローラ、
10B…故障検査テスタ及びテスト生成コントローラ、
10C…故障診断コントローラ、
11乃至19…信号線、
15f…断線故障、
20…CPU、
21…ROM、
22…RAM、
23…データメモリ、
24…プログラムメモリ、
30…バス、
31…キーボードインターフェース、
32…マウスインターフェース、
33…ディスプレイインターフェース、
34…プリンタインターフェース、
35…ドライブ装置インターフェース、
36…信号発生インターフェース、
37…信号検出インターフェース、
41…キーボード、
42…マウス、
43…CRTディスプレイ、
44…プリンタ、
45…CD−ROMドライブ装置、
46…CD−ROM、
50…被検査回路デバイス(DUT)、
51…信号発生回路、
52…信号検出回路、
100…故障検査テスタ装置、
100A…故障シミュレータ装置、
100B…故障検査テスタ及びテスト生成装置、
100C…故障診断装置、
A1乃至A3…アンドゲート、
N1乃至N3…ナンドゲート、
I1乃至I19…インバータ。
10A…故障シミュレーションコントローラ、
10B…故障検査テスタ及びテスト生成コントローラ、
10C…故障診断コントローラ、
11乃至19…信号線、
15f…断線故障、
20…CPU、
21…ROM、
22…RAM、
23…データメモリ、
24…プログラムメモリ、
30…バス、
31…キーボードインターフェース、
32…マウスインターフェース、
33…ディスプレイインターフェース、
34…プリンタインターフェース、
35…ドライブ装置インターフェース、
36…信号発生インターフェース、
37…信号検出インターフェース、
41…キーボード、
42…マウス、
43…CRTディスプレイ、
44…プリンタ、
45…CD−ROMドライブ装置、
46…CD−ROM、
50…被検査回路デバイス(DUT)、
51…信号発生回路、
52…信号検出回路、
100…故障検査テスタ装置、
100A…故障シミュレータ装置、
100B…故障検査テスタ及びテスト生成装置、
100C…故障診断装置、
A1乃至A3…アンドゲート、
N1乃至N3…ナンドゲート、
I1乃至I19…インバータ。
Claims (14)
- 複数の信号線を含む被検査回路の各信号線の故障を検査する故障検査装置において、
上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する制御手段を備えたことを特徴とする故障検査装置。 - 上記故障励起関数は、
(a)上記故障信号線と上記各隣接信号線の並走距離が所定のしきい値以上であるか否かという条件に基づく第1の係数と、
(b)上記故障信号線と上記各隣接信号線の配線幅の比が所定のしきい値以上であるか否かという条件に基づく第2の係数と、
(c)所定のタイミング窓内に上記故障信号線の信号変化時刻から、上記各隣接信号線の信号変化時刻までの期間が含まれているか否かという条件に基づく第3の係数と、
(d)上記タイミング窓内に上記故障信号線の信号変化と、上記各隣接信号線の信号変化の符号変化の方向が同一であるか否かという条件に基づく第4の係数と、
(e)上記故障信号線と上記各隣接信号線の配線層間距離と、当該配線層間の絶縁材料とに基づく第5の係数と
の積で表されることを特徴とする請求項1記載の故障検査装置。 - 上記制御手段は、上記故障信号線と上記複数の隣接信号線との間の各故障励起関数の値の総和を計算し、上記計算された総和を上記隣接信号線の数で除算して故障励起関数の平均値を計算し、上記計算された故障励起関数の平均値が所定のしきい値以上であるか否かに基づいて上記故障信号線において動的故障が励起したか否かを判断することを特徴とする請求項1又は2記載の故障検査装置。
- 上記制御手段は、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で正常回路の論理シミュレーションを行い、それにより得られた論理値の相補の値の影響が外部出力まで伝搬する信号線を求め、当該信号線を故障信号線として上記故障励起関数を用いて動的故障が励起したか否かを判断し、その結果を出力することを特徴とする請求項1乃至3のうちのいずれか1つに記載の故障検査装置。
- 上記制御手段は、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で故障信号線の動的故障が未検出である遷移故障テスト対を選択し、当該信号線の遷移故障に対するテスト対を求め、当該選択した信号線の遷移故障を保証するように外部入力割り当てのドントケアの抽出を行い、上記ドントケアを有する隣接信号線から外部入力側に後方追跡処理を行い、上記ドントケアを有する外部入力に対して、上記故障励起関数を用いて動的故障が励起する信号値を割り当てることにより、上記テスト対のテストパターン信号を発生することを特徴とする請求項1乃至3のうちのいずれか1つに記載の故障検査装置。
- 上記制御手段は、
(A)上記被検査回路に対するフェイルテスト集合の各フェイルテスト対において、所定の診断対象の各信号線を故障信号線として、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線として第1の絞り込み処理を行い、
(B)上記被検査回路に対するパステスト集合の各パステスト対において、上記故障候補の信号線に対して、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線から削除する第2の絞り込み処理を行うことにより、故障候補の信号線の集合を生成することを特徴とする請求項1乃至3のうちのいずれか1つに記載の故障検査装置。 - 上記制御手段はさらに、
(C)上記第2の絞り込み処理後の故障候補の信号線の集合に対して、故障信号線の検出回数に従って、故障候補の順位付けリストを生成して出力することを特徴とする請求項6記載の故障検査装置。 - 複数の信号線を含む被検査回路の各信号線の故障を検査する故障検査方法において、
上記被検査回路の検査対象の信号線において故障を仮定する故障信号線と、上記故障信号線から所定の範囲内にある少なくとも1つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、上記故障信号線と上記各隣接信号線との間の所定の故障励起条件の適合結果を表す故障励起関数を用いて、上記故障信号線に関する故障励起関数の値を計算し、上記計算された故障励起関数の値に基づいて上記故障信号線において動的故障が励起したか否かを判断する制御ステップを含むことを特徴とする故障検査方法。 - 上記故障励起関数は、
(a)上記故障信号線と上記各隣接信号線の並走距離が所定のしきい値以上であるか否かという条件に基づく第1の係数と、
(b)上記故障信号線と上記各隣接信号線の配線幅の比が所定のしきい値以上であるか否かという条件に基づく第2の係数と、
(c)所定のタイミング窓内に上記故障信号線の信号変化時刻から、上記各隣接信号線の信号変化時刻までの期間が含まれているか否かという条件に基づく第3の係数と、
(d)上記タイミング窓内に上記故障信号線の信号変化と、上記各隣接信号線の信号変化の符号変化の方向が同一であるか否かという条件に基づく第4の係数と、
(e)上記故障信号線と上記各隣接信号線の配線層間距離と、当該配線層間の絶縁材料とに基づく第5の係数と
の積で表されることを特徴とする請求項8記載の故障検査方法。 - 上記制御ステップは、上記故障信号線と上記複数の隣接信号線との間の各故障励起関数の値の総和を計算し、上記計算された総和を上記隣接信号線の数で除算して故障励起関数の平均値を計算し、上記計算された故障励起関数の平均値が所定のしきい値以上であるか否かに基づいて上記故障信号線において動的故障が励起したか否かを判断することを含むことを特徴とする請求項8又は9記載の故障検査方法。
- 上記制御ステップは、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で正常回路の論理シミュレーションを行い、それにより得られた論理値の相補の値の影響が外部出力まで伝搬する信号線を求め、当該信号線を故障信号線として上記故障励起関数を用いて動的故障が励起したか否かを判断し、その結果を出力するステップを含むことを特徴とする請求項8乃至10のうちのいずれか1つに記載の故障検査方法。
- 上記制御ステップは、所定の複数のテスト期間を含むテスト対集合において上記被検査回路に対して各テスト対で故障信号線の動的故障が未検出である遷移故障テスト対を選択し、当該信号線の遷移故障に対するテスト対を求め、当該選択した信号線の遷移故障を保証するように外部入力割り当てのドントケアの抽出を行い、上記ドントケアを有する隣接信号線から外部入力側に後方追跡処理を行い、上記ドントケアを有する外部入力に対して、上記故障励起関数を用いて動的故障が励起する信号値を割り当てることにより、上記テスト対のテストパターン信号を発生するステップを含むことを特徴とする請求項8乃至10のうちのいずれか1つに記載の故障検査方法。
- 上記制御ステップは、
(A)上記被検査回路に対するフェイルテスト集合の各フェイルテスト対において、所定の診断対象の各信号線を故障信号線として、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線として第1の絞り込み処理を行い、
(B)上記被検査回路に対するパステスト集合の各パステスト対において、上記故障候補の信号線に対して、上記故障励起関数を用いて上記故障信号線において動的故障が励起したか否かを判断することにより動的故障が励起した故障信号線を故障候補の信号線から削除する第2の絞り込み処理を行うことにより、故障候補の信号線の集合を生成するステップを含むことを特徴とする請求項8乃至10のうちのいずれか1つに記載の故障検査方法。 - 上記制御ステップはさらに、
(C)上記第2の絞り込み処理後の故障候補の信号線の集合に対して、故障信号線の検出回数に従って、故障候補の順位付けリストを生成して出力するステップを含むことを特徴とする請求項13記載の故障検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007216141A JP2009047645A (ja) | 2007-08-22 | 2007-08-22 | 故障検査装置及び方法 |
US12/222,992 US7983858B2 (en) | 2007-08-22 | 2008-08-21 | Fault test apparatus and method for testing semiconductor device under test using fault excitation function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007216141A JP2009047645A (ja) | 2007-08-22 | 2007-08-22 | 故障検査装置及び方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010091488A Division JP5103501B2 (ja) | 2010-04-12 | 2010-04-12 | 故障推定装置及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009047645A true JP2009047645A (ja) | 2009-03-05 |
Family
ID=40408779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007216141A Pending JP2009047645A (ja) | 2007-08-22 | 2007-08-22 | 故障検査装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7983858B2 (ja) |
JP (1) | JP2009047645A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9218447B2 (en) | 2014-01-10 | 2015-12-22 | International Business Machines Corporation | Automatic test pattern generation (ATPG) considering crosstalk effects |
US10701571B2 (en) | 2016-08-12 | 2020-06-30 | W2Bi, Inc. | Automated validation and calibration portable test systems and methods |
US10158552B2 (en) * | 2016-08-12 | 2018-12-18 | W2Bi, Inc. | Device profile-driven automation for cell-based test systems |
US10681570B2 (en) | 2016-08-12 | 2020-06-09 | W2Bi, Inc. | Automated configurable portable test systems and methods |
NL2023751B1 (en) * | 2019-09-03 | 2021-05-12 | Univ Delft Tech | Device Aware Test for Memory Units |
CN115859196A (zh) * | 2023-01-31 | 2023-03-28 | 北京智芯微电子科技有限公司 | 基于scgwo-df的智能电表故障诊断方法与系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0455776A (ja) | 1990-06-25 | 1992-02-24 | Nippon Telegr & Teleph Corp <Ntt> | 論理集積回路の故障診断装置 |
JPH0462487A (ja) | 1990-06-29 | 1992-02-27 | Matsushita Electric Ind Co Ltd | 検査系列生成方法 |
JP2831522B2 (ja) | 1992-12-24 | 1998-12-02 | 三菱電機株式会社 | Lsiテストデータ生成装置 |
JPH06259500A (ja) | 1993-03-04 | 1994-09-16 | Fujitsu Ltd | テスト容易化論理合成システムおよびテスト容易化回路 |
JPH08180095A (ja) | 1994-12-20 | 1996-07-12 | Hitachi Ltd | 遅延故障シミュレーション方法、及び遅延故障解析装置 |
JP2861861B2 (ja) | 1995-05-11 | 1999-02-24 | 日本電気株式会社 | 故障診断システム |
JP2982741B2 (ja) | 1997-05-13 | 1999-11-29 | 日本電気株式会社 | 集積回路の故障診断装置及びその記録媒体 |
US6836856B2 (en) | 2001-05-25 | 2004-12-28 | Carnegie Mellon University | Methods for characterizing, generating test sequences for, and/or simulating integrated circuit faults using fault tuples and related systems and computer program products |
US20040205436A1 (en) * | 2002-09-27 | 2004-10-14 | Sandip Kundu | Generalized fault model for defects and circuit marginalities |
JP2005140710A (ja) | 2003-11-10 | 2005-06-02 | Matsushita Electric Ind Co Ltd | テストパターン生成方法 |
JP4805604B2 (ja) | 2005-05-09 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 故障診断方法、故障診断装置、及び故障診断プログラム |
US7770080B2 (en) * | 2006-01-10 | 2010-08-03 | Carnegie Mellon University | Using neighborhood functions to extract logical models of physical failures using layout based diagnosis |
-
2007
- 2007-08-22 JP JP2007216141A patent/JP2009047645A/ja active Pending
-
2008
- 2008-08-21 US US12/222,992 patent/US7983858B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7983858B2 (en) | 2011-07-19 |
US20090063062A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7406645B2 (en) | Test pattern generating apparatus, method for automatically generating test patterns and computer program product for executing an application for a test pattern generating apparatus | |
US7971176B2 (en) | Method for testing integrated circuits | |
US7308660B2 (en) | Calculation system of fault coverage and calculation method of the same | |
US7870519B2 (en) | Method for determining features associated with fails of integrated circuits | |
JP3833982B2 (ja) | テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム | |
JP4881332B2 (ja) | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 | |
US10657207B1 (en) | Inter-cell bridge defect diagnosis | |
US10592625B1 (en) | Cell-aware root cause deconvolution for defect diagnosis and yield analysis | |
JP2009047645A (ja) | 故障検査装置及び方法 | |
Dworak et al. | Defect-oriented testing and defective-part-level prediction | |
JP3018996B2 (ja) | 故障個所特定化方法 | |
Howell et al. | DPPM reduction methods and new defect oriented test methods applied to advanced FinFET technologies | |
JP2008128817A (ja) | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 | |
Nelson et al. | Automatic classification of bridge defects | |
Hapke et al. | Defect-oriented test: Effectiveness in high volume manufacturing | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
JP2010113475A (ja) | 故障解析容易化設計を行うための回路設計装置 | |
Mittal et al. | Test chip design for optimal cell-aware diagnosability | |
JP5103501B2 (ja) | 故障推定装置及び方法 | |
Bartenstein | Fault distinguishing pattern generation | |
Turakhia et al. | Bridging DFM analysis and volume diagnostics for yield learning-A case study | |
US9310431B2 (en) | Diagnosis framework to shorten yield learning cycles of advanced processes | |
Mahlstedt et al. | CURRENT: a test generation system for I/sub DDQ/testing | |
Nelson et al. | Extracting defect density and size distributions from product ICs | |
JP2003107138A (ja) | テストパターン選別装置及びテストパターン選別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |