CN115408979A - 一种pcb布线处理方法及处理装置 - Google Patents
一种pcb布线处理方法及处理装置 Download PDFInfo
- Publication number
- CN115408979A CN115408979A CN202211151880.3A CN202211151880A CN115408979A CN 115408979 A CN115408979 A CN 115408979A CN 202211151880 A CN202211151880 A CN 202211151880A CN 115408979 A CN115408979 A CN 115408979A
- Authority
- CN
- China
- Prior art keywords
- wiring
- pcb
- signals
- schematic diagram
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请公开了一种PCB布线处理方法,涉及PCB布线领域，一种PCB布线处理方法，该方法包括以下步骤：S1：绘制正确的原理图和网络表原理图；S2：确定原件封装设计规则，之后读取设计规则和S1中的原理图，完成原理图到PCB的转换；S3：设置环境参数；S4：规划电路板；S5：将网络表原理图导入PCB设计软件；S6：元件布局；S7：制订详细的布线规则；S8：开始进行布线：S9：敷铜与补泪滴；S10：保存和导出印制板文件；一种PCB布线处理装置，包括处理器、读取模块、检测模块、布局布线设计模块；通过此PCB布线处理方法和装置，能够整个布线过程更加规范，条理性更强，能够提高布线效率，且在布线过程中能够规避一些常见问题，进而提高了布线准确性。
Description
技术领域
本申请涉及PCB布线领域，尤其是涉及一种PCB布线处理方法及装置。
背景技术
布线是PCB设计工程师的技能之一，走线的好坏将直截了当阻碍到整个系统的性能，大多数高速的设计理论也要最终通过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的，布线包括直角走线、差分走线、蛇形线三个方面。
在PCB布线中，好的布线方法能够有效提高布线的效率和准确性，但现有的PCB布线方法多是根据每位工程师自身的经验与习惯来制定的，每位工程师的布线方法过程不能够做到同一，因此布线效率和准确性存在差异。
发明内容
本申请的目的在于：为解决上述背景技术中提出的问题，本申请提供了一种PCB布线处理方法及装置。
本申请为了实现上述目的具体采用以下技术方案：
一种PCB布线处理方法，该方法包括以下步骤：
S1：绘制正确的原理图和网络表原理图；
S2：确定原件封装设计规则，之后读取设计规则和S1中的原理图，完成原理图到PCB的转换；
S3：设置环境参数；
S4：规划电路板；
S5：将网络表原理图导入PCB设计软件；
S6：元件布局；
S7：制订详细的布线规则；
S8：开始进行布线：
S9：敷铜与补泪滴；
S10：保存和导出印制板文件。
进一步的，所述S3中设置环境参数包括栅格大小、光标捕捉大小、公制英制单位以及PCB板的图层。
进一步的，所述S4中规划电路板包括对电路板各种物理参数的设置，采用多层或者单层电路板，电路板的形状、尺寸，电路板的安装方式。
进一步的，所述S6中在对元件布局时，先布置机械尺寸有关的器件并锁定这些器件，然后布置较大的、占用空间较多的器件和电路的核心元件，最后布置外围的小元件。
进一步的，所述S7中制订详细的布线规则包括走线间距、各种线宽、过孔的大小、布线的拓扑结构，需要根据设计的实际情况进行设置，同时需要在不走线的区域内放置填充层。
进一步的，所述S7中进行布线时，包括手工布线、自动布线、手工调整三个步骤，在布线时按照关键信号优先和密度优先次序规则排布。
进一步的，所述关键信号包括模拟小信号、高速信号、时钟信号、同步信号，并为模拟小信号、高速信号、时钟信号、同步信号提供专门的布线层。
进一步的，所述密度优先指从单板上连接关系最复杂的器件着手布线，从单板上连线最密集区域开始布线。
一种PCB布线处理装置，与上述任意一项布线处理方法相适配，包括处理器、读取模块、检测模块、布局布线设计模块。
进一步的，所述处理器用于接收和发出指令信号；所述读取模块用于用于读取预设的PCB设计规则；所述确定模块用于确定PCB文件中信号之间的实际间距；所述检测模块用于检测PCB文件中信号之间是否成功隔离；布局布线设计模块用于对已经导入网络表原理图的元器件进行布局布线设计。
综上所述，本申请包括以下至少一种有益效果；
1、本申请，通过此PCB布线处理方法和装置，能够整个布线过程更加规范，条理性更强，能够提高布线效率，且在布线过程中能够规避一些常见问题，进而提高了布线准确性。
附图说明
图1是本申请中PCB布线处理方法；
图2是本身中PCB布线处理装置的系统控制图。
具体实施方式
以下结合附图1-2对本申请作进一步详细说明。
参考图1，本申请实施例公开一种PCB布线处理方法，该方法包括以下步骤：
S1：绘制正确的原理图和网络表原理图；在布线前绘制正确的原理图和网络表原理图是设计PCB板的前提，而网络表是连接原理图和PCB板图的桥梁；
S2：确定原件封装设计规则，之后读取设计规则和S1中的原理图，完成原理图到PCB的转换；在导入网络表文件前，必须先加载PCB元件封装库，确保所有用到的库都已载入；
S3：设置环境参数；
S4：规划电路板；
S5：将网络表原理图导入PCB设计软件；
S6：元件布局；
S7：制订详细的布线规则；
S8：开始进行布线：
S9：敷铜与补泪滴；在布线结束后，为了增强电路板的抗干扰能力，需要对各布线层的放置地线网络进行敷铜；另外，还需要对所有过孔和焊盘补泪滴；
S10：保存和导出印制板文件；在设计完成后，要对印制板文件进行整理、存档和打印图纸等工作。此外还可导出元件明细表，生成电子表格文档作为元件清单等，为了方便后续的查找。
参考图1，S3中设置环境参数包括栅格大小、光标捕捉大小、公制英制单位以及PCB板的图层。根据操作者的个人习惯设置括栅格大小、光标捕捉大小、公制英制单位以及PCB板的图层，更有利于后续布线，提高布线效率。
参考图1，S4中规划电路板包括对电路板各种物理参数的设置，采用多层或者单层电路板，电路板的形状、尺寸，电路板的安装方式。在布线前，根据实际需求设置上述参数，为后续地布线操作提供便捷性。
参考图1，S6中在对元件布局时，先布置机械尺寸有关的器件并锁定这些器件，然后布置较大的、占用空间较多的器件和电路的核心元件，最后布置外围的小元件，且发热元件应当均匀分布，以利于电路板的散热。通过此布局方式能够合理的利用电路板上的空间，使各个元器件均能合理地安装在线路板上。
参考图1，S7中制订详细的布线规则包括走线间距、各种线宽、过孔的大小、布线的拓扑结构，需要根据设计的实际情况进行设置，同时需要在不走线的区域内放置填充层。
参考图1，S7中进行布线时，包括手工布线、自动布线、手工调整三个步骤，在布线时按照关键信号优先和密度优先次序规则排布。通过先手工布线后自动布线，最后手工调整的方式布线，能够使电路板上的线路更加规整。
参考图1，关键信号包括模拟小信号、高速信号、时钟信号、同步信号，并为模拟小信号、高速信号、时钟信号、同步信号提供专门的布线层。
参考图1，密度优先指从单板上连接关系最复杂的器件着手布线，从单板上连线最密集区域开始布线。
参考图2，一种PCB布线处理装置，与上述任意一项布线处理方法相适配，包括处理器、读取模块、检测模块、布局布线设计模块。
参考图2，处理器用于接收和发出指令信号；读取模块用于用于读取预设的PCB设计规则；确定模块用于确定PCB文件中信号之间的实际间距；检测模块用于检测PCB文件中信号之间是否成功隔离；布局布线设计模块用于对已经导入网络表原理图的元器件进行布局布线设计。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。
Claims (10)
1.一种PCB布线处理方法，其特征在于：该方法包括以下步骤：
S1：绘制正确的原理图和网络表原理图；
S2：确定原件封装设计规则，之后读取设计规则和S1中的原理图，完成原理图到PCB的转换；
S3：设置环境参数；
S4：规划电路板；
S5：将网络表原理图导入PCB设计软件；
S6：元件布局；
S7：制订详细的布线规则；
S8：开始进行布线：
S9：敷铜与补泪滴；
S10：保存和导出印制板文件。
2.根据权利要求1所述的一种PCB布线处理方法，其特征在于：所述S3中设置环境参数包括栅格大小、光标捕捉大小、公制英制单位以及PCB板的图层。
3.根据权利要求1所述的一种PCB布线处理方法，其特征在于：所述S4中规划电路板包括对电路板各种物理参数的设置，采用多层或者单层电路板，电路板的形状、尺寸，电路板的安装方式。
4.根据权利要求1所述的一种PCB布线处理方法，其特征在于：所述S6中在对元件布局时，先布置机械尺寸有关的器件并锁定这些器件，然后布置较大的、占用空间较多的器件和电路的核心元件，最后布置外围的小元件。
5.根据权利要求1所述的一种PCB布线处理方法，其特征在于：所述S7中制订详细的布线规则包括走线间距、各种线宽、过孔的大小、布线的拓扑结构，需要根据设计的实际情况进行设置，同时需要在不走线的区域内放置填充层。
6.根据权利要求1所述的一种PCB布线处理方法，其特征在于：所述S7中进行布线时，包括手工布线、自动布线、手工调整三个步骤，在布线时按照关键信号优先和密度优先次序规则排布。
7.根据权利要求6所述的一种PCB布线处理方法，其特征在于：所述关键信号包括模拟小信号、高速信号、时钟信号、同步信号，并为模拟小信号、高速信号、时钟信号、同步信号提供专门的布线层。
8.根据权利要求6所述的一种PCB布线处理方法，其特征在于：所述密度优先指从单板上上连接关系最复杂的器件着手布线，从单板上连线最密集区域开始布线。
9.一种PCB布线处理装置，与权利要求1-8中的任意一项布线处理方法相适配，其特征在于：包括处理器、读取模块、检测模块、布局布线设计模块。
10.根据权利要求9所述的一种PCB布线处理装置，其特征在于：所述处理器用于接收和发出指令信号；所述读取模块用于用于读取预设的PCB设计规则；所述确定模块用于确定PCB文件中信号之间的实际间距；所述检测模块用于检测PCB文件中信号之间是否成功隔离；布局布线设计模块用于对已经导入网络表原理图的元器件进行布局布线设计。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211151880.3A CN115408979A (zh) | 2022-09-21 | 2022-09-21 | 一种pcb布线处理方法及处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211151880.3A CN115408979A (zh) | 2022-09-21 | 2022-09-21 | 一种pcb布线处理方法及处理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115408979A true CN115408979A (zh) | 2022-11-29 |
Family
ID=84166810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211151880.3A Withdrawn CN115408979A (zh) | 2022-09-21 | 2022-09-21 | 一种pcb布线处理方法及处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115408979A (zh) |
-
2022
- 2022-09-21 CN CN202211151880.3A patent/CN115408979A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7590963B2 (en) | Integrating multiple electronic design applications | |
| US5196362A (en) | Multilayer wiring method of on-chip modification for an lsi | |
| US20150193572A1 (en) | Trace routing according to freeform sketches | |
| CN110135082B (zh) | 一种pcb设计中负片层铜皮避让过孔的方法 | |
| CN101782931A (zh) | 电路板布线的约束区域处理方法及系统 | |
| CN115408979A (zh) | 一种pcb布线处理方法及处理装置 | |
| CN114266218B (zh) | 一种pcb布局布线方法及装置 | |
| JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
| JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 | |
| US20210264081A1 (en) | Methods of designing semiconductor devices, design systems performing the same and methods of manufacturing semiconductor devices using the same | |
| JPH06203102A (ja) | プリント配線基板の設計方法 | |
| US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
| CN117291140B (zh) | 自动布线工具的绕线违例减少方法、装置、存储介质及电子终端 | |
| US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
| JP3076460B2 (ja) | 自動配置優先順位決定方法及び装置 | |
| Li | Design Check and Production Data Output | |
| JP3140869B2 (ja) | プリント配線板設計支援システム | |
| JPH11251717A (ja) | プリント回路基板における部品配置方法 | |
| CN118645183A (zh) | 非均质材料性质的设定方法及电子装置 | |
| JP2000207438A (ja) | プリント配線板設計支援装置 | |
| US7761835B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters | |
| JP2009135134A (ja) | 半導体集積回路設計方法 | |
| CN101175377B (zh) | 电子组件移除系统及方法 | |
| CN117574831A (zh) | Pcb制图方法、系统、设备及存储介质 | |
| US20060236285A1 (en) | Method for improving efficiency in laying out electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20221129 |
|
| WW01 | Invention patent application withdrawn after publication |