JP2986279B2 - 配線方法およびプリント基板設計システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント基板の配線パ
ターンを自動決定する方法に係わり、特に多チャネル基
板の配線方法およびプリント基板設計システムに関す
る。

【０００２】

【従来の技術】情報処理装置等の電子機器において必須
部品であるのプリント基板は、より高密度化を図るた
め、近年、パターンの微細化、多チャネル化が進んでい
る。

【０００３】基板が多チャネルになると、それに伴い自
動配線処理に要する時間が増大する。特に、基板を配線
格子に分割してその配線格子毎に配線経路の探索を行う
迷路法配線では、チャネル数の２乗に比例して処理時間
が増大する。

【０００４】また、パターンの微細化によりチャネル間
隔が狭くなっているため、バイアを使用すると、バイア
と直線の配線パターンで挾まれた位置にあるチャネルは
通行不可となる（例えば図９の９１と９２を結ぶチャネ
ル）。その為、配線済のパターンが次の配線の障害とな
るケースが増える傾向にあり、多チャネル化した利点が
現われて来ない。

【０００５】そこで、従来はバイアと直線の配線パター
ンで挾まれたチャネル上に別の配線を通す場合や、直線
の配線パターンで挾まれたチャネル上にバイアを使用す
る場合には、障害となる他の配線パターンを探索して、
必要な間隙が確保できる位置までその配線パターンを押
しのけたり、あるいは、既配線パターンを一度取り外し
てから再配線することにより対処していた。

【０００６】

【発明が解決しようとする課題】しかし、上記従来技術
においては、障害パターンの探索や再配線の計算に多大
な時間を要していた。高密度多チャネル基板では、特に
膨大な処理時間を要することとなり、製品化の遅れ等が
生じうる問題点があった。

【０００７】本発明の目的は多チャネル基板の配線処理
を高速に行うことのできる配線方法およびプリント基板
設計システムを提供することである。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その一態様としては、プリ
ント基板の配線方法において、配線パタ−ンを形成する
ことを禁じられた配線制限領域の近傍においては、配線
パターンを予め迂回させることを特徴とする配線方法が
提供される。

【０００９】なお、上記配線制限領域とは、バイアまた
は部品のピンを配置することが決定済みの領域、および
／または、バイアを設定可能な状態に維持することを予
め定められた領域（以下、「バイア設定可能領域」とい
う）であることが好ましい。

【００１０】また、上記迂回は、該迂回される配線パタ
−ンと当該配線制限領域との間に、少なくとも１つの他
の配線パタ−ンを形成することが可能な間隔をおいて行
われることが好ましい。

【００１１】全バイアの配置位置を決定後、実際にはバ
イアが設けられないバイア可能領域部分については、該
バイア可能領域近傍の迂回した配線パタ−ンを整形する
ことが好ましい。

【００１２】また、全配線パタ−ン決定後でも、上記迂
回した配線パタ−ンと当該制限領域との間に他の配線パ
タ−ンを形成することのできる領域が残っている場合に
は、該迂回した配線パタ−ンの長さが短くなるように配
線パタ−ンを整形することが好ましい。

【００１３】本発明の他の態様としては、プリント基板
設計システムで使用される迷路法を用いた経路探索方法
において、最初に水平、垂直の４方向について経路探索
を行い、該４方向に進めない時に限りさらに斜め４方向
の経路探索を行うことを特徴とする配線方法が提供され
る。

【００１４】本発明の他の態様としては、基板を所定の
格子で区切り、各格子点毎の格子デ−タを記憶した記憶
手段と、該格子デ−タを参照しつつ配線経路を探索する
探索手段とを含んで構成されるプリント基板設計システ
ムにおいて、上記格子デ−タは、配線パタ−ンを形成す
ることを禁じられた配線制限領域を示す情報を含んで構
成され、上記探索手段は、上記配線制限領域の近傍にお
いては、配線パターンを予め迂回させることを特徴とす
るプリント基板設計システムが提供される。

【００１５】本発明の他の態様としては、迷路法を用い
て経路探索を行うプリント基板設計システムにおいて、
基板を所定の格子で区切り、各格子点毎の格子デ−タを
記憶した記憶手段と、該格子デ−タを参照しつつ、最初
に水平、垂直の４方向について経路探索を行い、該４方
向に進めない時に限りさらに斜め４方向の経路探索を行
う探索手段とを有することを特徴とするプリント基板設
計システムが提供される。

【００１６】すなわち、多チャネル基板の自動配線処理
を高速化するために次の３つの手段をとったものであ
る。

【００１７】（１）一つのピンペアについて配線が終了
したならば、その配線で使用した直線パターンの幾つか
隣のチャネル上の配線格子点を検索し、もしその点にバ
イアがあれば直線パターンをそのバイアの周りで迂回さ
せる。

【００１８】（２）一つのピンペアについて配線が終了
したならその配線で使用した直線パターンの幾つか隣の
チャネル上の配線格子点を検索し、もしその点がプリン
ト基板の配線仕様上予めバイア使用が可能と定められた
点（バイア可能位置）なら直線パターンをそのバイア可
能位置の周りで迂回させる。

【００１９】（３）配線経路探索処理において、最初に
水平、垂直の４方向について経路探索を行い、障害物に
よりこの４方向に進めない時に初めて、斜め４方向の経
路探索を行う。

【００２０】

【作用】上記手段によれば、手段（１）によりバイア隣
に次の配線でのパターンの通行を可能とする配線格子を
あけておくことができる。

【００２１】また、手段（２）により次の配線でバイア
可能位置でのバイア使用を可能とする配線格子をあけて
おくことができる。

【００２２】さらに、手段（３）により、バイアと迂回
したパターンで挟まれた領域の配線格子を探索し直線と
斜め線で構成された配線経路を高速に見つけることがで
きる。

【００２３】すなわち、本発明は手段（１）（２）によ
り後の配線の経路探索を考慮し後でパターンが通行でき
る領域あるいはバイアを使用できる領域を予め確保して
おき試行錯誤的に行う処理を排除すること、また手段
（３）により配線経路探索で水平、垂直、斜め方向の８
方向探索するところを大多数の場合は４方向で済まし経
路が見つからない時だけ斜め方向にも経路を探索するこ
とにより処理の高速化が達成される。

【００２４】

【実施例】本発明の一実施例を図面を用いて説明する。

【００２５】本実施例のプリント基板設計システムの構
成は、図２に示すとおり、中央演算処理装置２１と、端
末２２とを有している。また、論理接続情報ファイル２
３と、部品ライブラリイファイル２４と、基板ライブラ
リファイル２５と、プリント基板設計ファイル２６と、
を格納する記憶装置とを含んで構成されている。

【００２６】端末２２は、部品の品名、形状、ピン数、
基板の形状、層数、チャネル数、部品ピン同士の接続関
係等を入力するためのものである。

【００２７】部品ライブラリファイル２４は、該端末２
２から入力された部品の品名、形状、ピン数等をまとめ
たものである。同様に、基板ライブラリファイル２５
は、基板の形状、層数、チャネル数等をまとめたもので
ある。また、論理接続情報ファイル２３は、部品ピン同
士の接続関係をまとめたものである。

【００２８】一方、プリント基板設計ファイル２６に
は、配線決定の際に参照される格子デ−タや、設計済み
情報を格納するものである。該格子デ−タとは、図４に
示すとおり、プリント基板４１の配線領域を配線格子４
２に分割し、その配線格子毎に穴情報４３、パッド情報
４４、パターン情報（８方向分）４５といった配線情報
や、配線禁止フラグ４６、バイア設定可能フラグ４７を
格納したものである。

【００２９】穴情報４３は、当該格子点において、部品
ピン用の穴やバイア用の穴が設けられているか否かを示
す情報である。また、その穴の形や大きさ、さらには、
用途（例えば、部品ピン用の穴であるのかバイア用の穴
であるか）を示す識別情報をも含んでいる。

【００３０】パッド情報４４とは、当該格子点にバイア
のパッドや部品ピン用のパッドが存在するか否かを示す
情報である。また、そのパッドの形や大きさ、さらに
は、用途（例えば、部品ピン用穴のパッドであるのか、
バイア用のパッドであるのか）を示す識別情報をも含ん
でいる。

【００３１】配線禁止フラグ４６とは、配線経路探索時
に参照されるもので、当該格子点に配線をしても良いか
否かを示すフラグである。従って、上記穴情報４３、パ
ッド情報４４等において、当該格子点に部品、パッド等
が配置されることになっている場合には、該配線禁止フ
ラグが立つ。

【００３２】バイア設定可能フラグ４７とは、プリント
基板の配線仕様上、あらかじめバイアを使用可能な状態
に保っておく必要のある格子点を示すためのものであ
る。該フラグの立っている格子点の横を通る配線につい
ては、後述する通り、迂回処理がなされることになる。

【００３３】なお、特許請求の範囲においていう「配線
制限領域」とは、部品ピン用穴あるいはバイアが存在す
ることにより該配線禁止フラグ４６が立っている領域
と、バイア設定可能フラグ４７が立っている領域との両
方を含む概念である。

【００３４】中央演算処理装置２１は、内部的に有する
プログラムを実行することにより、自動配線処理を行う
機能を有するものである。なお、該中央演算処理装置２
１が、該プログラムを実行することにより、特許請求の
範囲においていう探索手段を構成している。

【００３５】プリント基板設計の概要を図３を参照しつ
つ説明する。

【００３６】自動設計を実行するためには、前提となる
デ−タ等が必要である。そこで、まず、最初に端末２２
により部品の品名、形状、ピン数等を入力し部品ライブ
ラリファイル２４を作成する。また、同様にして、基板
ライブラリファイル２５、論理接続情報ファイル２３を
作成する（ステップ３０）。

【００３７】自動設計が開始されると、中央演算処理装
置２１は、上記各種ファイルに格納された情報を元に最
初に部品配置決定処理を行う（ステップ３１）。該処理
は、配線長や部品の発熱などを考慮して、部品の配置を
自動あるいは対話により決定するものである。

【００３８】次に部品ピン間を接続するための配線パタ
ーンを自動配線処理により決定する（ステップ３２）。
本実施例は、該自動配線処理に特徴を有するものであ
り、その詳細については後ほど説明する。

【００３９】更に、ステップ３２の自動配線処理では未
配線となったものについて、対話配線処理により配線パ
ターンを折り込む（ステップ３３）。

【００４０】全ての配線パターンが決定した後には、接
続チェックや配線パターン同士の導体間隙チェック、す
なわち、ＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃ
ｋ）を行って（ステップ３４）、エラーがないことを確
認した後、設計済み情報をプリント基板設計ファイル２
６に格納する。

【００４１】そして、必要に応じて、該プリント基板設
計ファイル２６に格納されているデ−タを各種ＮＣ制御
データとして出力する（ステップ３５）。

【００４２】図３のステップ３２で行われる自動配線処
理の詳細を説明する。

【００４３】以下において説明する自動配線処理は基本
的には迷路法であり、配線可能な候補（経路、格子点）
全てについて探索を継続し、得られた複数の配線経路の
うち、配線長の長さ等の条件に基づいていずれか一つの
経路を選択するものである。但し、ここでは説明を簡単
にするため、一つの経路および格子のみをとりだして説
明を行う。

【００４４】まず、自動配線の前処理により初期セット
がなされる。つまり、部品配置決定処理（図３ステップ
３１）により決定された部品の配置情報をプリント基板
設計ファイル２６から取り出す。また、部品の基準点に
対する部品ピンの相対位置および部品ピンの穴、パッド
の種類を部品ライブラリファイル２４から取り出し、部
品の配置情報および部品ピンの相対座標より部品ピンの
存在する配線格子位置を計算し、その配線格子に部品ピ
ンの穴情報４３、パッド情報４４をセットしておく。ま
た、この部品ピンの穴あるいはパッドの存在により、配
線できなくなる配線格子点に配線禁止フラグ４６をセッ
トしておく。この他に、基板設計者が前もって決定し基
板ライブラリファイル２５に登録しておいたバイア使用
可能位置を取り出し、その位置の配線格子にバイア設定
可能フラグ４７をセットしておく。

【００４５】該前処理が終了した後、実際の探索が開始
される。

【００４６】まず最初に接続すべきピンペアを一つ取り
出す（ステップ１０１）。次に各配線格子点の配線禁止
フラグ４６の立っている格子点を避けながら、水平垂直
方向の隣の配線格子に到達可能か探索する（ステップ１
０２）。そして、探索結果を判定し該探索が成功してい
ればステップ１０５にそのまま進む（ステップ１０
３）。一方、成功していなかった場合には、更に斜め４
方向の探索を実行し（ステップ１０４）、隣の配線格子
に到達できたなら、ステップ１０５に進む。なお、斜め
方向の検索によっても、隣の格子点に到達できなかった
場合には、該経路は候補から外される。

【００４７】なお、ここで行われる配線経路の探索にお
いては、上述した配線禁止フラグ４６を参照し、また、
配線層を切り換えないと配線できないためにバイアを使
用する場合は、その配線格子のバイア設定可能フラグ４
７を参照する。また、経路探索に成功した場合には、こ
の経路を接続するための配線パタ−ンとバイアをパタ−
ン情報、穴情報、パッド情報として、それぞれ追加セッ
トすると共に、該配線パタ−ンとバイアにより、他の配
線で使用できなくなる配線格子には配線禁止フラグ４６
をセットする。

【００４８】ステップ１０５においては、到達点がゴー
ル点に一致するか、すなわちピンペアが接続されたか判
定する。もし、まだゴール点に到達していなければ、ス
テップ１０２に戻り、その到達点から同様の処理（ステ
ップ１０２〜１０５）をゴール点に着くまで繰り返す。

【００４９】このようにして配線パターンが決定された
後、該配線パターンの横の配線格子情報を取り出し（ス
テップ１０６）、その点にバイアまたはバイア可能フラ
グがあるか否かを判定する（ステップ１０７）。バイア
等がなければ、そのままステップ１０９に進むが、バイ
ア等があった場合には、直線の配線パターンを迂回させ
（ステップ１０８）、その後ステップ１０９に進む。該
迂回処理は、上述のパッド情報４４および穴情報４３、
バイア設定可能フラグ４７を参照しながら行われ、該バ
イア等の存在する格子点と、該迂回される配線パタ−ン
との間に、少なくとも一つの他の配線パタ−ンを形成す
ることができるように行う。

【００５０】ステップ１０９では、該処理（ステップ１
０６〜１０８）を配線パターン横の全配線格子について
行ったか否かを判定する。その結果、完了していれば、
ステップ１１０に進む。一方、完了していなければ、ス
テップ１０６に戻り、同様のし処理（ステップ１０６〜
１０８）を繰り返す。

【００５１】ステップ１１０では、以上説明した全ての
処理（ステップ１０１〜１０９）を、全てのピンペアに
ついて行ったか否かを判定する。そして、未だ処理を行
っていないピンペアがあれば、ステップ１０１に戻り同
様の処理（ステップ１０１〜１０９）を繰り返す。一
方、全てのピンペアについて処理が完了していれば、不
要な迂回部分の整形を行う（ステップ１１１）。該迂回
部分の整形処理を説明する。

【００５２】全ピンペアの配線が終わった段階では、次
の２つの不要な迂回のパタ−ンが存在する。

【００５３】（１）バイアの横の配線ル−トがさらに隣
の配線パタ−ンの迂回により確保されたが、結局その回
りでの配線があまり混雑していなかったため、そのバイ
ア横の配線ル−トが使われないまま配線が終了した場合
（配線完了後に、図５（ｃ）の状態が存在する場合）。

【００５４】（２）バイア可能位置回りの配線パタ−ン
の迂回により、バイアを使用可能なエリアは確保された
が、その周囲に他の多くのバイア可能位置が存在した
か、あるいは、バイアを使用しなければならないほど配
線が混雑していなかったため、その点がバイアとして使
われないまま配線が終了した場合（配線完了後に図８
（ｃ），（ｄ）の状態が存在する場合）。

【００５５】これらの不要な迂回パタ−ンは、無用に配
線パタ−ン長を増大させるため、パタ−ン整形を行いも
との直線パタ−ンに戻す。この処理は、配線格子を順に
参照していき、もしその点にバイア（穴、パッドより構
成される）あるいはバイア可能フラグ（実際にはバイア
が形成されていない）がある場合には、その回りの格子
パタ−ン情報を参照し、不要な迂回があった場合には、
そのパタ−ンを直線に戻すことにより行われる。

【００５６】そして、不要な迂回処理の整形処理が終わ
ると、自動配線処理を終了する。そして、図３のステッ
プ３３に進み、自動配線処理で配線できなかった配線を
どうするかを、対話的に決定して行く。

【００５７】探索の具体例を図５を用いて説明する。

【００５８】今、簡単の為に図５（ａ）においてのスタ
ート点Ｓ５１とゴール点Ｇ５１を配線すると仮定する。
この図で×印は配線禁止フラグ４６が立っている格子
点、すなわち、配線が禁止されている格子点を表してい
る。

【００５９】経路探索では、得られる経路は一つとは限
らず、複数の経路が得られる場合がある（通常は、複数
存在する）。そのうちの一つの経路を図６に示した。こ
の経路（図６参照）では、水平垂直方向の探索のみでＳ
５１とＧ５１の接続に成功している。なお、ここまでに
行われる処理は、図１のステップ１０２〜１０５の処理
に該当する。

【００６０】図６に示した探索により図５（ｂ）の配線
パターン５１０が暫定的に決定した後、つづいて、その
配線経路の横の格子についての格子デ−タを参照し、バ
イア等の有無を確認する。バイア５０１を発見すると、
バイア５０１横の配線パターンを迂回させる。この結
果、図５（ｃ）の配線パターン５２０を得る。なお、こ
れら処理は、図１のステップ１０６から１０８の処理に
該当するものである。

【００６１】この後、更に、スタート点Ｓ５２とゴール
点Ｇ５２を配線する時の様子を図７に示す。この配線経
路探索では格子点７１と格子点７２において水平、垂直
の経路探索のみでは経路が発見できず、斜め方向の探索
（図１のステップ１０４に該当）を行って、初めて経路
が発見されている。Ｓ５２とＧ５２の接続に成功してい
る。この配線により図５（ｄ）の配線パターン５３０が
決定される。

【００６２】これらの処理により迂回処理を行っていな
い場合には、図５（ｂ）のように部品ピン５０２,５０
３とバイア５０１と間には、１本の配線しか通過できな
いところを、図５（ｄ）のように２本の配線を通過させ
ることができる。

【００６３】さらに本実施例ではバイア可能フラグを使
用し、バイア可能フラグがある位置の回りの配線パター
ンを迂回させることにより、さらにチャネルを有効に使
えるようにしている。この処理の具体例を図８を用い説
明する。

【００６４】この場合、図８（ａ）のスタート点Ｓ８１
とゴール点Ｇ８１を配線すると仮定する。また、格子点
８０１では、バイア設定可能フラグ４７が立っているも
のとする。

【００６５】まず迷路配線処理（図１のステップ１０２
〜１０５に該当）により、図８（ｂ）に示す配線パター
ン８１０が得られる。次に該配線パターン８１０横の格
子点の格子デ−タを参照して、各格子点ごとのバイア可
能フラグの状態を確認する。そして、格子点８０１にお
いてバイア可能フラグが立っていることを確認すると、
格子点８０１横の配線パターンを迂回させ、図８（ｃ）
の配線パターン８２０を得る。また、スタート点Ｓ８２
とゴール点Ｇ８２についても同様の処理を行なうことに
より図８（ｄ）の配線パターン８２１を得る。

【００６６】これにより、バイア可能フラグがある点で
のバイアの使用を確保することができる。従って、配線
パタ−ン８２０，８２１を決定した後でも、端点に他の
層と接続するバイアをもった配線パターン８３０（図８
（ｅ）参照）を設定することができる。

【００６７】以上説明したように上記実施例において
は、水平垂直方向のみを優先的に探索し入ているため、
演算処理量が減り、全体としての処理速度を高めること
ができた。

【００６８】また、配線パタ−ンを決定する際に、該パ
タ−ン横の格子点の状態もある程度考慮し、配線パタ−
ンを迂回させるなどの修正処理を行って、より効率の良
い配線とすることができる。さらに、迂回させることに
より、バイア周辺ではある程度余裕をもった配線とする
ことができ、探索のやりなおしなどの回数も減る。従っ
て、処理速度を高めることができる。

【００６９】なお、上記実施例においては、１本配線す
る毎に迂回する処理を行っているが、この他にも自動配
線を複数のフェーズに分割しておき１つのフェーズが終
了後、そのフェーズで配線した全てのパターンについて
一括して迂回処理を行い、次のフェーズの配線に備える
といった手法もある。

【００７０】

【発明の効果】本発明によれば多チャネル基板において
チャネルを有効に使った配線を高速に行うことが可能と
なる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る自動配線の処理の流れ
を示すフローチャートである。

【図２】本発明を実施するプリント基板設計システムの
構成図である。

【図３】プリント基板の設計過程を示すダイアグラムで
ある。

【図４】格子デ−タの一例を示す説明図である。

【図５】配線パターン決定の具体例（バイア周りでの迂
回）を示す説明図である。

【図６】本実施例の迷路法配線の実行過程（水平垂直方
向探索）を示す説明図である。

【図７】本実施例の迷路法配線の実行過程（斜め方向探
索）を示す説明図である。

【図８】配線パターン決定の具体例（バイア可能位置周
りで迂回）を示す説明図である。

【図９】通行不可となる状態を示す説明図である。

【符号の説明】

１０１〜１１１…自動配線処理ステップ ２１…中央演算処理装置 ２２…端末 ２３…論理接続情報ファイル ２４…部品ライブラリファイル ２５…基板ライブラリファイル ２６…プリント基板設計ファイル ３１…部品配置 ３２…自動配線 ３３…対話配線 ３４…ＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋ） ３５…製造データ出力 ４１…プリント基板 ４２…配線格子 ４３…穴情報 ４４…パッド情報 ４５…パターン情報（８方向） ４６…配線禁止フラグ ４７…バイア設定可能フラグ ５０１…バイア ５０２〜５０５…部品ピン ５０６〜５０８…既配線パターン ８０１…バイア可能フラグ ８０２〜８０５…部品ピン ８０６、８０７…既配線パターン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 登 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所 情報通信事業部内 (56)参考文献 特開 昭58−207694（ＪＰ，Ａ) 特開 昭64−109477（ＪＰ，Ａ) 特開 平１−206466（ＪＰ，Ａ) 特開 平２−29869（ＪＰ，Ａ) 特開 平２−113372（ＪＰ，Ａ) 特開 平３−28974（ＪＰ，Ａ) 特開 平３−148771（ＪＰ，Ａ) 特開 平３−167669（ＪＰ，Ａ) 特開 平５−160600（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 17/50 H05K 3/00

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】プリント基板の配線方法において、 配線パタ−ンを形成することを禁じられた配線制限領域
   の近傍で、配線パターンを迂回させて配線する工程を有
   し、 該工程で前記配線パターンを迂回させる際に、前記配線
   パターンと前記配線制限領域との間に、少なくとも一つ
   の他の配線パターンを配置することを可能にする間隔を
   あけること、 を特徴とする配線方法。
2. 【請求項２】上記配線制限領域とは、バイアまたは部品
   のピンを配置することが決定済みの領域、および／また
   は、バイアを設定可能な状態に維持することを予め定め
   られた領域（以下、「バイア設定可能領域」という）で
   あること、 を特徴とする請求項１記載の配線方法。
3. 【請求項３】全バイアの配置位置を決定後、実際にはバ
   イアが設けられないバイア可能領域部分については、該
   バイア可能領域近傍の迂回した配線パタ−ンを整形する
   こと、 を特徴とする請求項２記載の配線方法。
4. 【請求項４】全配線パタ−ン決定後でも、上記迂回した
   配線パタ−ンと当該制限領域との間に他の配線パタ−ン
   を形成することのできる領域が残っている場合には、該
   迂回した配線パタ−ンの長さが短くなるように配線パタ
   −ンを整形すること、 を特徴とする請求項１記載の配線方法。
5. 【請求項５】プリント基板設計システムで使用される迷
   路法を用いた経路探索方法において、 最初に水平、垂直の４方向について経路探索を行い、該
   ４方向に進めない時に限りさらに斜め４方向の経路探索
   を行うこと、 を特徴とする配線方法。
6. 【請求項６】基板を所定の格子で区切り、各格子点毎の
   格子デ−タを記憶した記憶手段と、該格子デ−タを参照
   しつつ配線経路を探索する探索手段とを含んで構成され
   るプリント基板設計システムにおいて、 上記格子デ−タは、配線パタ−ンを形成することを禁じ
   られた配線制限領域を示す情報を含んで構成され、 上記探索手段は、上記配線制限領域の近傍においては、
   前記配線パターンと前記配線制限領域との間に、少なく
   とも一つの他の配線パターンを形成することを可能にす
   る間隔をあけて前記配線パターンを迂回させること、 を特徴とするプリント基板設計システム。
7. 【請求項７】迷路法を用いて経路探索を行うプリント基
   板設計システムにおいて、 基板を所定の格子で区切り、各格子点毎の格子デ−タを
   記憶した記憶手段と、 該格子デ−タを参照しつつ、最初に水平、垂直の４方向
   について経路探索を行い、該４方向に進めない時に限り
   さらに斜め４方向の経路探索を行う探索手段と、 を有することを特徴とするプリント基板設計システム。