JPH0346347A - ウエハ集積回路装置 - Google Patents
ウエハ集積回路装置Info
- Publication number
- JPH0346347A JPH0346347A JP18336589A JP18336589A JPH0346347A JP H0346347 A JPH0346347 A JP H0346347A JP 18336589 A JP18336589 A JP 18336589A JP 18336589 A JP18336589 A JP 18336589A JP H0346347 A JPH0346347 A JP H0346347A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- auxiliary
- circuit
- circuit blocks
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 206010011224 Cough Diseases 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はウェハ集積回路の回路ブロック間の配線に関し
、 各種バス配線の如き一括して扱うことが好都合なものを
含むブロック間配線については、ＣＡＤによる配線通過
位置の設定を簡略化される構造の提供を目的とし、 本発明のウェハ集積回路装置は、 前記回路ブロックは該回路ブロックの内部配線の入出力
端子である内部端子群と、前記ブロック間配線の入出力
端子である補助端子群とを備え、前記内部端子群と前記
補助端子群の個々の端子間は、補助配線によって接続さ
れると共に、各種バス配線の如く相互に等価で且つ順序
が定められている１群の配線が、前記補助配線を介して
接続されている前記補助端子は、全回路ブロックに共通
に定められた特定の順序に従って配置されており、 異なる回路ブロックの前記補助端子群相互間は、隣あう
平行配線群である一括配線によって接続されていること
を特徴として構成する。
、 各種バス配線の如き一括して扱うことが好都合なものを
含むブロック間配線については、ＣＡＤによる配線通過
位置の設定を簡略化される構造の提供を目的とし、 本発明のウェハ集積回路装置は、 前記回路ブロックは該回路ブロックの内部配線の入出力
端子である内部端子群と、前記ブロック間配線の入出力
端子である補助端子群とを備え、前記内部端子群と前記
補助端子群の個々の端子間は、補助配線によって接続さ
れると共に、各種バス配線の如く相互に等価で且つ順序
が定められている１群の配線が、前記補助配線を介して
接続されている前記補助端子は、全回路ブロックに共通
に定められた特定の順序に従って配置されており、 異なる回路ブロックの前記補助端子群相互間は、隣あう
平行配線群である一括配線によって接続されていること
を特徴として構成する。
本発明はウェハ集積回路の回路ブロック間の配線に関わ
り、特に電子計算機を利用する配線経路の設定が簡略化
されるウェハ集積回路の構造に関わる。
り、特に電子計算機を利用する配線経路の設定が簡略化
されるウェハ集積回路の構造に関わる。
従来の半導体集積回路では１チンプに目的とする回路が
形成されており、大規模な回路装置を形成する場合には
、複数のチップを配線基板を利用して接続することで所
望の機能を実現することが行われてきた。近年、集積回
路の高集積化が進行するに伴い、ウェハの大きさで集積
回路を形成しようという考えが提出され、ウェハ集積回
路の開発が進められている。
形成されており、大規模な回路装置を形成する場合には
、複数のチップを配線基板を利用して接続することで所
望の機能を実現することが行われてきた。近年、集積回
路の高集積化が進行するに伴い、ウェハの大きさで集積
回路を形成しようという考えが提出され、ウェハ集積回
路の開発が進められている。
ウェハの大きさで集積回路を形成しようとすれば、どこ
かに不良素子や内部配線の断線などの欠陥が生ずること
は殆ど避けられないから、冗長構成をとって欠陥部分は
使用しないようにすることになる。通常は、全体を複数
の回路ブロックに分け、回路素子とブロックの内部配線
が形成された時点で回路ブロックの動作試験を行って良
品のブロックを選び出し、回路ブロック間を配線で接続
してウェハ集積回路を形成する。
かに不良素子や内部配線の断線などの欠陥が生ずること
は殆ど避けられないから、冗長構成をとって欠陥部分は
使用しないようにすることになる。通常は、全体を複数
の回路ブロックに分け、回路素子とブロックの内部配線
が形成された時点で回路ブロックの動作試験を行って良
品のブロックを選び出し、回路ブロック間を配線で接続
してウェハ集積回路を形成する。
回路ブロック内に集積回路を形成する工程は通常の集積
回路の製造と同じであるが、回路ブロック間の配線は良
品ブロックの位置が一定しないため、ウェハ毎に配線経
路を設定することが必要となる。この作業は電子計算機
を使用して行われるが、１本ごとに配線を通すことが許
される区域を検索することになる。ブロック間配線の本
数が増すと電子計算機の使用時間が増えてコストが嵩む
。
回路の製造と同じであるが、回路ブロック間の配線は良
品ブロックの位置が一定しないため、ウェハ毎に配線経
路を設定することが必要となる。この作業は電子計算機
を使用して行われるが、１本ごとに配線を通すことが許
される区域を検索することになる。ブロック間配線の本
数が増すと電子計算機の使用時間が増えてコストが嵩む
。
回路ブロックにＭＰＵやメモリなどが含まれる場合、ア
ドレス・バスやデータ・バスのように同質で順序だけが
定まっている配線があって、その種のブロック間配線を
一括して形成することが出来れば、配線経路を電子計算
機で検索する際の処理時間が短縮されるばかりでなく、
配線点検にも好都合である。
ドレス・バスやデータ・バスのように同質で順序だけが
定まっている配線があって、その種のブロック間配線を
一括して形成することが出来れば、配線経路を電子計算
機で検索する際の処理時間が短縮されるばかりでなく、
配線点検にも好都合である。
〔従来の技術と発明が解決しようとする課題〕ウェハ集
積回路を構成する各回路ブロックは、チップに分割され
ない点が異なるだけで通常の集積回路と同じであり、内
部配線を外部配線に接続するための入出力端子であり且
つ特性試験のプローブを受ける領域であるパッドが、回
路ブロックの周辺に設けられている。
積回路を構成する各回路ブロックは、チップに分割され
ない点が異なるだけで通常の集積回路と同じであり、内
部配線を外部配線に接続するための入出力端子であり且
つ特性試験のプローブを受ける領域であるパッドが、回
路ブロックの周辺に設けられている。
内部配線の位置は回路素子の配置などによる制約を受け
、ブロック間配線に好都合なパッドで終端させようとす
ると配線パターンが複雑化するので、配線を設けるのに
支障の無いパッドを選んで接続することが多い。そのた
め、バス線のように一括して取り扱った方が良いもので
も、それが接続されたパッドは方々に分散していること
が起こる。
、ブロック間配線に好都合なパッドで終端させようとす
ると配線パターンが複雑化するので、配線を設けるのに
支障の無いパッドを選んで接続することが多い。そのた
め、バス線のように一括して取り扱った方が良いもので
も、それが接続されたパッドは方々に分散していること
が起こる。
パッド位置がまとまっていないと、ブロック間配線は１
ビツト毎に経路を検索して設定しなければならないので
、電子計算機の使用時間が長くなる。更に、配線の正誤
を検討する際にも作業能率を低下させる。
ビツト毎に経路を検索して設定しなければならないので
、電子計算機の使用時間が長くなる。更に、配線の正誤
を検討する際にも作業能率を低下させる。
上記従来技術を模式的に示したものが第２図である。線
図に於いて、２個の回路ブロック１及び１′には回路の
入出力端子である複数のパッド２が設けられ、ブロック
間配線３で接続されている。
図に於いて、２個の回路ブロック１及び１′には回路の
入出力端子である複数のパッド２が設けられ、ブロック
間配線３で接続されている。
両方の回路ブロックに含まれるＡ１〜Ａ５のパッドは、
例えば、５ビツトのバス線の端子であり、同符号のパッ
ドどうしがブロック間配線で接続されている。咳図では
両ブロックに同じものを想定しているため、Ａ１〜Ａ５
のパッドは同位置となっているが、異種のものであれば
異なる位置になる。
例えば、５ビツトのバス線の端子であり、同符号のパッ
ドどうしがブロック間配線で接続されている。咳図では
両ブロックに同じものを想定しているため、Ａ１〜Ａ５
のパッドは同位置となっているが、異種のものであれば
異なる位置になる。
図示の如く、各ビットのブロック間配線は個々に独立し
て設けられており、このような場合、配線経路の検索は
１本毎に行われるので、電子計算機の処理時間が長くな
る。また、例えばＡ４の接枝先が正しいかを１ｉＩ認す
る場合にも、Ａ３やＡ５の配線と混同するおそれがある
。
て設けられており、このような場合、配線経路の検索は
１本毎に行われるので、電子計算機の処理時間が長くな
る。また、例えばＡ４の接枝先が正しいかを１ｉＩ認す
る場合にも、Ａ３やＡ５の配線と混同するおそれがある
。
バス線のように同質のものが複数葉まって出来上がって
いる接続線は、配線パターンでも相互に隣あった１群の
線である方が、配線経路の検索が簡略化されると共に、
視覚的に把握することが容易となって、パターンの点検
を能率よく行うことが出来る。
いる接続線は、配線パターンでも相互に隣あった１群の
線である方が、配線経路の検索が簡略化されると共に、
視覚的に把握することが容易となって、パターンの点検
を能率よく行うことが出来る。
本発明の目的は、このように配線をまとめるに適した構
造のウェハ集積回路装置を提供することである。
造のウェハ集積回路装置を提供することである。
上記目的を達成するため、本発明のウェハ集積回路装置
では、 ウェハ集積回路を構成する回路ブロックは該回路ブロッ
クの内部配線の入出力端である内部端子群と、前記ブロ
ック間配線の入出力端である補助端子群とを備え、 前記内部端子群と前記補助端子群の個々の端子間は、補
助配線によって接続されると共に、前記内部配線中の同
質で且つ順序が定められている１群の配線が前記補助配
線を介して接続されている前記補助端子は、全回路ブロ
ックに共通に定められた特定の順序に従って配置されて
おり、異なる回路ブロックの補助端子群相互の間は、隣
あう平行配線群によって接続されたものとなっている。
では、 ウェハ集積回路を構成する回路ブロックは該回路ブロッ
クの内部配線の入出力端である内部端子群と、前記ブロ
ック間配線の入出力端である補助端子群とを備え、 前記内部端子群と前記補助端子群の個々の端子間は、補
助配線によって接続されると共に、前記内部配線中の同
質で且つ順序が定められている１群の配線が前記補助配
線を介して接続されている前記補助端子は、全回路ブロ
ックに共通に定められた特定の順序に従って配置されて
おり、異なる回路ブロックの補助端子群相互の間は、隣
あう平行配線群によって接続されたものとなっている。
第１図は実施例の説明のための図であるが、ここでも咳
図を参照する。ｌ及び１′が回路ブロックで２がパッド
である点は従来技術と同様である。
図を参照する。ｌ及び１′が回路ブロックで２がパッド
である点は従来技術と同様である。
補助端子５は少なくもｌ括される配線のピント数と同じ
だけ設けられ、Ａｔ−Ａ３のパッドと補助端子の間は補
助配線４で接続されている。
だけ設けられ、Ａｔ−Ａ３のパッドと補助端子の間は補
助配線４で接続されている。
２群の補助端子どうしは一括配線３′で接続されている
が、両方の補助端子は一定の順序で並べられているので
、図の場合には５本分の幅を持つ経路を検索することに
より、−括配線を設定することが出来る。
が、両方の補助端子は一定の順序で並べられているので
、図の場合には５本分の幅を持つ経路を検索することに
より、−括配線を設定することが出来る。
引き続き第１図を参照して説明する。回路ブロック１及
び１′が異種のものであったり、遠く隔たって存在する
ものであってもよいことは勿論であるが、理解を容易に
するため、同種の回路ブロックが隣接している場合が例
示されている。
び１′が異種のものであったり、遠く隔たって存在する
ものであってもよいことは勿論であるが、理解を容易に
するため、同種の回路ブロックが隣接している場合が例
示されている。
両回路ブロックの夫々に於いてＡ１〜Ａ５のパッドと補
助端子５の間は補助配線４で接続されている。該補助配
線は、回路ブロック周辺の配線領域を通常の方法で検索
することによって設けられるものであり、補助端子の配
列順はＡ１→Ａ２→Ａ３→の順である必要はないが、各
回路ブロックに共通な固定されたものとなっている。
助端子５の間は補助配線４で接続されている。該補助配
線は、回路ブロック周辺の配線領域を通常の方法で検索
することによって設けられるものであり、補助端子の配
列順はＡ１→Ａ２→Ａ３→の順である必要はないが、各
回路ブロックに共通な固定されたものとなっている。
両回路ブロックの補助端子どうしは一括配線３′で接続
される。−括配線を配置する経路の検索は、所定本数に
対応する線幅を設定する以外は通常の方法と同じで、１
本の配線の経路を検索するのと同様に行えばよい。また
、その両端は線の順序を変えないように補助端子に接続
することになる。
される。−括配線を配置する経路の検索は、所定本数に
対応する線幅を設定する以外は通常の方法と同じで、１
本の配線の経路を検索するのと同様に行えばよい。また
、その両端は線の順序を変えないように補助端子に接続
することになる。
電子計算機による配線の設定は、その通過点を選定する
ことが作業の本質であり、具体的な配線パターンは通過
点のデータに基づいて造られるものであるから、補助端
子はパッドのような具象体ではなく、座標で指定される
点として扱われる。
ことが作業の本質であり、具体的な配線パターンは通過
点のデータに基づいて造られるものであるから、補助端
子はパッドのような具象体ではなく、座標で指定される
点として扱われる。
図に於いて○で示されているのは便宜的なものである。
以上説明したように、本発明のウェハ集積回路装置では
補助配線を利用してパッドを実効的に並べ換えるので、
バス配線等を一括して扱うことが可能となり、配線パタ
ーンの設計が容易になる。
補助配線を利用してパッドを実効的に並べ換えるので、
バス配線等を一括して扱うことが可能となり、配線パタ
ーンの設計が容易になる。
具体的には、電子計算機の使用時間が短縮されることに
より、ウェハ集積回路の製造コストが低減される。
より、ウェハ集積回路の製造コストが低減される。
第１図は本発明の実施例を示す模式図、第２図は従来技
術を示す模式図 であって、 図に於いて １は回路ブロック、 ２はパッド、 ３はブロック間配線、 ４は補助配線、 ５は補助端子 である。 ｒ ３’ ７’ｏ・り間配線（−括配線〉本発明の実施
例を示す模式図 第 図 第 図
術を示す模式図 であって、 図に於いて １は回路ブロック、 ２はパッド、 ３はブロック間配線、 ４は補助配線、 ５は補助端子 である。 ｒ ３’ ７’ｏ・り間配線（−括配線〉本発明の実施
例を示す模式図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 １つの半導体ウェハに同種若しくは異種の複数の回路ブ
ロック（１）が形成され、該回路ブロックを相互に接続
するブロック間配線（３）が設けられて成るウェハ集積
回路装置であって、 前記回路ブロックは該回路ブロックの内部配線の入出力
端である内部端子群（２）と、前記ブロック間配線の入
出力端である補助端子（５）群とを備え、前記内部端子
群と前記補助端子群の個々の端子間は、補助配線（４）
によって接続されると共に、前記内部配線中の同質で且
つ順序が定められている１群の配線が前記補助配線（４
）を介して接続されている前記補助端子（５）は、全回
路ブロックに共通に設定された順序及び回路ブロックに
対する相対位置を備えて配置されており、 異なる回路ブロックの前記特定位置に配置された補助端
子（５）群の間は、隣あう平行配線群である一括配線（
３′）によって接続されたものであることを特徴とする
ウェハ集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18336589A JPH0346347A (ja) | 1989-07-14 | 1989-07-14 | ウエハ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18336589A JPH0346347A (ja) | 1989-07-14 | 1989-07-14 | ウエハ集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346347A true JPH0346347A (ja) | 1991-02-27 |
Family
ID=16134490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18336589A Pending JPH0346347A (ja) | 1989-07-14 | 1989-07-14 | ウエハ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7055123B1 (en) | 2001-12-31 | 2006-05-30 | Richard S. Norman | High-performance interconnect arrangement for an array of discrete functional modules |
| KR20080001377U (ko) * | 2008-05-07 | 2008-05-27 | 이동우 | 의료폐기물 수거용기 |
-
1989
- 1989-07-14 JP JP18336589A patent/JPH0346347A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7055123B1 (en) | 2001-12-31 | 2006-05-30 | Richard S. Norman | High-performance interconnect arrangement for an array of discrete functional modules |
| KR20080001377U (ko) * | 2008-05-07 | 2008-05-27 | 이동우 | 의료폐기물 수거용기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0481703B1 (en) | Interconnect substrate having integrated circuit for programmable interconnection and sample testing | |
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| JPH0196953A (ja) | 配線構造体 | |
| US6255602B1 (en) | Multiple layer electrical interface | |
| JP3571369B2 (ja) | 配線設計装置 | |
| US5257166A (en) | Configurable electronic circuit board adapter therefor, and designing method of electronic circuit using the same board | |
| JPH0346347A (ja) | ウエハ集積回路装置 | |
| EP0405765A2 (en) | Configurable electronic circuit board, adapter therefor , and designing method of electronic circuit using the same board | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| US6787708B1 (en) | Printed circuit board debug technique | |
| JPS6379337A (ja) | 半導体基板 | |
| JP3776108B2 (ja) | 配線設計装置 | |
| JP3814616B2 (ja) | 配線設計装置 | |
| JPH11259551A (ja) | プリント基板部品配置・配線ｃａｄ装置 | |
| JPH04148258A (ja) | バス線試験方法および該方法を実施する装置 | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JPH0864648A (ja) | 半導体ウエハ | |
| JPH02202037A (ja) | ウェハスケール集積回路装置の要素回路間配線方法 | |
| JPH04267542A (ja) | 半導体集積回路のレイアウト方法および装置 | |
| JPH0296278A (ja) | 自動配線処理方式 | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JP2620005B2 (ja) | 配置配線決定方法 | |
| JP2001308152A (ja) | 半導体ウエハ及びその試験方法 | |
| KR100224657B1 (ko) | 반도체 집적회로의 핀 패드(pin pad) 배치방법 | |
| KR100282994B1 (ko) | 기능회로를구비한반도체집적회로장치 |