KR100282994B1 - 기능회로를구비한반도체집적회로장치 - Google Patents

기능회로를구비한반도체집적회로장치 Download PDF

Info

Publication number
KR100282994B1
KR100282994B1 KR1019970060957A KR19970060957A KR100282994B1 KR 100282994 B1 KR100282994 B1 KR 100282994B1 KR 1019970060957 A KR1019970060957 A KR 1019970060957A KR 19970060957 A KR19970060957 A KR 19970060957A KR 100282994 B1 KR100282994 B1 KR 100282994B1
Authority
KR
South Korea
Prior art keywords
functional
wiring
bonding
pads
functional circuit
Prior art date
Application number
KR1019970060957A
Other languages
English (en)
Other versions
KR19980042561A (ko
Inventor
요시다소우이치로우
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980042561A publication Critical patent/KR19980042561A/ko
Application granted granted Critical
Publication of KR100282994B1 publication Critical patent/KR100282994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Abstract

복수의 기능 회로와 복수의 접착 패드로 구성되는 기능 회로군이 반도체 기판 위에 형성된다. 패드들은 병렬로 접속되고 기능 회로들은 직렬로 접속된다. 패드들은 기능 회로에 배선을 통해 접속된다. 제 1 전원 공급 장치용 리드, 제 2 전원 공급 장치용 리드, 및 GND 리드가 반도체 기판의 외측에 위치한다. 이들 리드 중 상기 제 1-전원-공급 장치 리드와 상기 리드 근처에 형성된 패드가 선택되어 본딩 와이어를 통해 서로 접속될 때, 상기 제 1-전원-공급 장치 리드가 상기 본딩 와이어를 통해 모든 기능 회로와 패드에 접속되어 제 1 전원 공급 장치로부터 제공되는 전압에 의해 구동되는 기능 회로들만이 구동된다.

Description

기능 회로를 구비한 반도체 집적 회로 장치
본 발명은 기능 회로군에서 미리 결정된 기능 회로를 선택하고 그것을 구동시킬 수 있는, 기능 회로들을 구비한 반도체 집적 회로 장치에 관한다.
반도체 메모리와 같은 반도체 집적 회로 장치 분야에서, 제품을 효과적으로 개발하고 시장 수요에 유연하게 대처할 필요가 있다. 미리 결정된 스위칭 설계에 따라 하나의 칩 위에 복수의 기능 회로를 형성하고 미리 결정된 단지 하나의 기능 회로만을 선택적으로 구동시키는 반도체 장치가 제안되어 왔다. 도 1은 제 1 종래 기술에 따른 반도체 집적 회로 장치의 구조에 대한 개략도이다. 이 반도체 집적 회로 장치는 본딩 옵션형의 샘플 반도체 장치이다. 도 1에 도시된 바와 같이, 다수의 기능 회로로 구성되는 기능 회로군(2)이 하나의 칩 위에 장착된 반도체 기판(1a) 위에 형성되며 또한 하나의 기능 회로군(2)을 위해 하나의 본딩 패드(3)가 형성된다. 기능 회로군(2)에 있는 기능 회로들은 배선(6)을 통해 본딩 패드(3)에 접속된다.
전원 공급 장치용 리드(4a)와 GND(접지) 리드(4b)는 모두 리드 프레임(10)에 형성되여 있으며 서로 반도체 기판(1a)의 외측에 인접해서 설치된다. 이들 리드(4a, 4b)중 하나가 본딩 와이어(5a, 5b)를 통해 본딩 패드(3)에 선택적으로 접속된다. 즉, 전원-공급 장치(4a) 및 GND 리드(4b)중 하나가 선택되어 기능 회로군(2)을 구성하는 기능 회로들에 관련 본딩 와이어(5a 또는 5b)를 통해 접속된다. 리드 프레임(10)에 형성된 리드(4a, 4b)는 몰딩 후에 절단 위치(7)에 의해 프레임부로부터 절단된다.
이렇게 구성된 반도체 집적 회로에서, 본딩 와이어(5a, 5b)중 하나를 형성하면 기능 회로군에 있는 미리 결정된 기능 회로만이 선택되어 구동될 수 있다.
이러한 본딩 옵션형 반도체 장치에서의 전원-공급 장치 리드(4a)와 GND 리드(4b)는 리드 프레임(10)에 서로 인접해서 또는 밀접하게 형성될 필요가 있다. 이들 리드(4a, 4b)에 접속될 수 있는 위치에 본딩 패드(3)를 위치시킬 필요가 있다. 이 관점에서 마스터 슬라이스형 반도체 장치가 제안되었는데 이것은 패드의 설계 위치를 제한하지 않는다.
도 2는 본 발명에 따른 반도체 집적 회로 장치의 구조를 도시하는 예시적 다이어그램이다. 이 반도체 집적 회로 장치는 마스터 슬라이스 시스템을 적용한 샘플 반도체 장치이다. 필요 이상의 상세한 설명을 하지 않기 위해 도 1에 도시된 제 1 종래 기술에 대응하는 성분과 동일한 도 2에 도시된 제 2 종래 기술의 성분들은 동일한 또는 유사한 참조 부호를 사용한다. 도 2에 도시된 바와 같이, 복수의 기능 회로로 구성되는 기능 회로군(2)은 단일 칩 위에 장착된 반도체 기판(1b)위에 형성된다. 전원-공급 장치 배선(9a) 및 GND 배선(9b)은 반도체 기판(1b)위에 형성된다.
전원-공급 장치 배선(9a) 및 GND 배선(9b)중 하나는 기판(1b)위에 형성된 스위칭부(8)를 통해 기능 회로군(2)의 기능 회로에 접속된다. 상세히 설명하면, 상기 스위칭부(8)는 마스터 슬라이스 시스템을 이용하여 형성되며, 배선들을 형성하는 단계까지 공통 마스크가 사용되며, 반면에 스위칭부(8)에 선택 배선(6a, 6b)을 형성하기 위해 다른 마스크가 각각 사용된다. 그러므로, 선택 배선(6a)이 형성될 때, 기능 회로군(2)의 기능 회로들은 배선(6)과 선택 배선(6a)을 통해 전원-공급 장치 배선(9a)에 접속된다. 한편, 선택 배선(6b)이 형성될 때는 기능 회로군(2)의 기능 회로들이 배선(6)과 선택 배선(6b))을 통해 GND 배선(9b)에 접속된다.
스위칭부(8)는 전원-공급 장치 배선(9a) 및 GND 배선(9b)중 하나를 선택할 수 있어서 이에 의해 기능 회로군(2)의 기능 회로들에 공급되는 전위가 선택된 배선에 의해 결정될 수 있음은 명백하다.
이렇게 형성된 반도체 집적 회로 장치에서, 위에서 언급한 바와 같이, 스위칭부(8)의 선택 배선(6a, 6b)은 그 자신의 특정한 마스크를 이용해서 형성된다. 배선(6a)을 전원-공급 장치 배선(9a)에 접속시키거나 또는 배선(6b))을 GND 배선(9b)에 접속시키기 위해 선택 배선(6a, 6b)을 선택함에 따라, 기능 회로군(2)의 기능 회로들중 하나만이 선택되어 구동될 수 있다.
그러나, 도 2의 마스터 슬라이스형 반도체 장치에서는 복수의 마스크 패턴이 필요하며, 또한 선택될 기능 회로들이 선택 배선(6a, 6b)이 형성될 때 결정되어야만 한다는 것을 요구한다. 그러므로, 배선의 형성이 완료되는 시점에서, 예를 들어 2개월 후, 사용자 수요와 시장 경향에 대처할 수가 없게 된다.
따라서 본 발명의 목적은 기능 회로군의 기능 회로들중에서 미리 결정된 기능 회로들만을 선택해서 구동시키고 리드 프레임의 리드 구조에 영향을 미치지 않게 패드들을 설치하고, 이에 의해 생산성을 향상시키는, 기능 회로들을 구비한 반도체 집적 회로를 제공하는 것이다.
본 발명에 따른 기능 회로들을 구비한 반도체 집적 회로 장치는 복수의 기능 회로로 이루어진 기능 회로군과 복수의 본딩 패드를 포함하며 이들 두 가지 모두는 반도체 기판 위에 형성된다. 기능 회로들을 병렬로 접속시키는 제 1 배선과, 본딩 패드들을 병렬로 접속시키는 제 2 배선과, 기능 회로용 제 1 배선을 본딩 패드용 제 2 배선에 접속시키는 제 3 배선으로 이루어지는 상호접속부가 존재한다. 또한, 복수의 리드는 반도체 기판 외측에 설치된다. 리드들은 두 개 이상의 상이한 전압을 제공할 수 있다. 본딩 와이어는 복수의 패드에서 선택된 패드를 복수의 리드에서 선택된 리드에 접속시키는 역할을 한다.
본 발명에 따라, 복수의 리드는 반도체 기판 외측 임의의 위치에 위치하고, 복수의 패드는 상기 리드들에 접속될 수 있는 위치에서 반도체 기판 위에 형성된다. 미리 결정된 전압이 제공되는 리드는 본딩 와이어를 통해 복수의 패드로부터 선택된 패드에 접속된다. 결과적으로, 본딩 와이어와 패드를 통해 모든 기능 회로에 상기 전압이 공급된다. 몇몇 기능 회로들만이 상기 전압으로 구동되도록 설계되기 때문에 기능 회로군에서 미리 결정된 기능 회로를 쉽게 선택해서 구동시킬 수 있다. 본 발명에 따라, 위에서 명백한 바와 같이, 상호접속부를 형성한 후에도 어떤 위치에 설치된 리드도 관련 본딩 와이어를 통해 관련 패드에 용이하게 접속될 수 있다. 이것은 패드의 위치를 쉽게 결정할 수 있음과 설계의 용이성과 생산성 개선을 보장한다.
일반적으로 본딩 패드가 어떤 외부 장치에도 접속되지 않는 부유 상태(floating state)에 이르면, 이 상태는 반도체 집적 회로의 성능에 악영향을 미쳐서 상기 패드에 미리 결정된 전압이 제공될 필요가 있게 된다. 그렇지만, 본 발명에 따라, 복수의 본딩 패드가 병렬로 접속되어 있기 때문에 본딩 와이어에 접속되지 않은 어떤 본딩 패드의 전위도 본딩 와이어에 접속된 어떤 본딩 패드의 전위와 동일하게 된다. 그래서 본 발명에서, 본딩 와이어에 접속되지 않은 어떤 패드도 반도체 장치의 성능에 악영향을 미치지 않는다.
도 1은 제 1 종래 기술에 따른 반도체 집적 회로의 구조를 도시하는 개략도.
도 2는 제 2 종래 기술에 따른 반도체 집적 회로의 구조를 도시하는 개략도.
도 3은 본 발명의 실시예에 따른 반도체 집적 회로의 구조를 도시하는 개략도.
* 도면의 주요 부호에 대한 간단한 설명
2a, 2b, 2c, 2d, 2e : 기능 회로 3a, 3b, 3c : 본딩 패드
4a, 4b, 4c : 리드 5a, 5b, 5c : 본딩 와이어
6, 6a, 6b : 배선
본 발명의 양호한 실시예를 첨부된 도면을 참조해서 상세하게 설명한다. 도 3은 본 발명의 실시예에 따른 반도체 집적 회로의 구조를 도시하는 예시적 다이어그램이다. 본 실시예의 반도체 집적 회로 장치는 본딩 옵션형 반도체 장치의 한 예이다. 도 3에 도시된 바와 같이, 기능 회로(2a, 2b, 2c, 2d, 2e)로 이루어지는 기능 회로군(2)이 단일 칩 위에 장착된 반도체 기판(1) 위에 형성되며, 본딩 패드(3a, 3b, 3c)는 기판(1) 위에 형성된다. 기능 회로(2a-2e)는 배선(6)에 의해 본딩 패드(3a-3c)에 접속된다. 상세히 설명하면, 기능 회로(2a-2e)는 배선(제 1 배선)(6a)에 의해 병렬로 접속되고, 모든 패드(3a-3c)는 배선(제 2 배선)(6b0에 의해 병렬로 접속되며, 배선(6a)은 배선(제 3 배선)(6)에 의해 배선(6b)에 접속된다.
리드를 형성하는 리드 프레임(10)은 반도체 기판(1)의 외측에 위치한다. 제 1 전원 공급 장치용 리드(4a)는 예를 들어 5V의 전압 VT1을 공급하며, 제 2 전원 공급 장치용 리드(4c)는 예를 들어 3V의 전압 VT2를 공급하며, GND 배선(4b)은 리드 프레임(10)에 형성된다. 제 1 전원 공급 장치 리드(4a)와 제 2 전원 공급 장치 리드(4b) 사이에 몇 가지 다른 목적을 위해 리드(4d)가 형성된다. 리드(4a, 4b, 및 4c)중 하나가 본딩 와이어(5a, 5b, 또는 5c)를 통해 본딩 패드(3a, 3b, 또는 3c)에 선택적으로 접속될 수 있다. 본 실시예에 따라, 도면의 실선으로 도시된 바와 같이, 본딩 패드(3a)와 제 1 전원 공급 장치용 리드(4a)가 선택되어 본딩 와이어(5a)에 의해 함께 접속된다.
기능 회로(2a-2e)중 기능 회로(2a 및 2b)는 제 1 전원 공급 장치로부터 전압 VT1이 인가될 때 구동되도록 설계된다. 기능 회로(2c)는 제 2 전원 공급 장치로부터 VT2가 인가될 때 구동되도록 설계된다. 또한, 기능 회로(2d 및 2e)는 접지 전위 VGND로 설정될 때 구동되도록 설계된다. 리드 프레임(10)에 형성된 리드(4a, 4b, 및 4c)는 몰딩 후 절단 위치에서 프레임부와 분리된다.
위와 같은 구조를 갖는 본 실시예의 반도체 집적 회로 장치에서, 개개의 리드가 프레임부로부터 절단된 후, 전압 VT1과 전압 VT2가 제 1 전원 공급 장치용 리드(4a)와 제 2 전원 공급 장치용 리드(4b)에 각각 인가되며, 반면에 GND 리드(4b)는 접지 전위 VGND에 설정된다. 이때, 제 2 전원 공급 장치 리드(4c)와 패드(3c)는 본딩 와이어에 의해 접속되지 않는다. GND 리드(4b)와 패드(3b)도 접속되지 않는다. 그래서, 제 1 전원 공급 장치 리드(4a)만이 와이어(5a), 패드(3a) 및 배선(6b, 6, 6a)을 통해 모든 기능 회로와 접속된다. 기능 회로(2a-2b)중 기능 회로(2a 및 2b)가 제 1 전원 공급 장치로부터의 전압 VT1로 구동되도록 설계되기 때문에 이들 기능 회로(2a, 2b)만이 선택되어 구동된다.
제 2 전원 공급 장치 리드(4c)와 패드(3c)가 선택되어 본딩 와이어(5c)에 의해 함께 접속될 때, 예를 들어 제 2 전원 공급 장치 리드(4c)는 와이어(5c), 패드(3c) 및 배선(6b, 6, 6a)을 통해 모든 기능 회로(2a-2e)에 접속된다. 기능 회로(2a-2b)중 기능 회로(2c)가 제 2 전원 공급 장치로부터의 전압 VT2로 구동되도록 설계되기 때문에 기능 회로(2c)만이 선택되어 구동된다.
유사하게, GND 리드(4b)와 패드(3b)가 선택되어 본딩 와이어(5b)에 의해 함께 접속될 때, 예를 들어 GND 리드(4b)는 와이어(5b), 패드(3b) 및 배선(6b, 6, 6a)을 통해 모든 기능 회로(2a-2e)에 접속된다. 기능 회로(2d, 2e)가 접지 전위로 설정되도록 설계되기 때문에 기능 회로(2d, 2e)만이 선택되어 구동된다.
본 실시예에 따라, 본딩 패드(3a, 3c, 및 3b)는 제 1 전원 공급 장치 리드(4a)와, 제 2 전원 공급 장치 리드(4c)와, 임의의 위치에 위치될 수 있는 GND 리드(4b)에 접속될 수 있는 위치에서 각각 형성된다. 상세히 설명하면, 패드(3a, 3b, 및 3c)는 리드(4a, 4b, 및 4c) 근처에서 각각 형성되며 기능 회로들에 병렬로 접속된다. 배선이 형성된 후, 구동될 기능 회로에 딸 리드가 선택되고 선택된 리드는 본딩 와이어를 통해 리드 근처에 위치한 패드에 접속된다. 패드(3a, 3b, 및 3c)는 리드(4a, 4b, 및 4c)의 근처에서 각각 형성되며, 임의의 위치에 있는 리드를 관련 패드에 용이하게 접속시킬 수 있다. 이것은 예를 들어 제 1 전원 공급 장치 리드(4a)와 GND 리드(4b)가 서로 떨어져서 형성될지라도 패드의 위치를 쉽게 결정할 수 있게 해주며 그래서 설계가 용이해지고 생산성이 향상된다.
종래 기술에 따르면, 본딩 패드가 제 1 전원 공급 장치 리드(4a)와 GND 리드(4b)에 접속될 수 있는 위치에 형성될 수 없다면, 마스터 슬라이스 시스템이 적용되어 서로 접속될 패드와 리드가 상호접속부 형성 단계에서 결정된다. 대조적으로, 본 실시예는 상호접속부 형성 단계 후에도 와이어-형성 위치를 변화시킴으로써 선택되는 기능 회로를 변화시킬 수 있는 본딩 옵션 시스템을 적용한다.
제 1 전원 공급 장치 리드(4a)와 패드(3a)가 위에서 언급한 바와 같이 와이어(5a)에 의해 서로 접속되어 기능 회로군(2)의 기능 회로(2a 및 2b)가 선택될 때, GND 리드(4b)와 패드(3b)가 서로 접속되지 않으며 또한 제 2 전원 공급 장치 리드(4c)와 패드(3c)도 접속되지 않는다. 일반적으로, 외부 장치(비-본딩 패드)에 접속되지 않는 본딩 패드가 반도체 기판(1)위에 형성될 때, 상기 비-본딩 패드는 전위가 제공되지 않는 부유 상태가 된다. 이것은 반도체 장치의 성능에 악영향을 미친다. 이 점에서, 패드가 부유 상태로 되지 않도록 약간의 전위를 패드에 인가할 필요가 있다.
본 실시예에서 패드(3a, 3b, 및 3c)가 기능 회로에 병렬로 접속되기 때문에, 패드(3b, 및 3c)가 각각 GND 리드(4b)와 제 2 전원 공급 장치 리드(4c)에 접속되지 않을 때 패드(3b, 및 3c)는 패드(3a)의 전압과 동일한 전압, 즉 제 1 전원 공급 장치의 전압 VT1로 바이어스 된다. 마찬가지로, 제 2 전원 공급 장치 리드(4c)와 패드(3c)가 와이어(5c)에 의해 서로 접속될 때 패드(3a, 및 3b)는 패드(3c)의 전압과 동일한 전압인 VT2로 바이어스 된다. 또한, GND 리드(4b)와 패드(3b)가 와이어(5b)에 의해 서로 접속될 때 패드(3a 및 3c)는 패드(3b)의 전압과 동일한 전위인 접지 전위 VGND로 바이어스 된다. 분명한 것은 비-본딩 패드는 반도체 기판상에서 부유 상태로 진행되지 않는다는 것이다. 그래서 본 실시예는 반도체 장치가 구동될 때 리드에 접속되지 않는 패드에 동일한 전위를 인가하는 여분의 단계가 필요하지 않다.
본 발명의 실시예를 5개의 기능 회로(2a-2e)를 갖는 기능 회로군(2)과 3개의 패드(3a-3c)를 포함하며, 이들 모두는 기판(1)위에 형성되는 실시예로서 도시하고 설명하였으나 상기 성분들의 물량과 기능 회로의 구조는 도시된 바에 제한되지 않으며 본 발명의 사상을 벗어나지 않는 범위내에서 변형이 가능하다는 것은 당 분야에 익숙한 기술인에게는 자명한 사실이다. 예를 들어, 두 개의 패드가 형성될 수도 있고 네 개의 패드가 형성될 수도 있다. 이 경우에, 두 개 이상의 임의의 수의 기능 회로로 구성되는 기능 회로군이 기판 위에 형성될 수 있으며, 기능 회로의 수와 패드의 수를 관련시킬 필요는 없다. 대안적으로, 도 3에 도시된 바와 같이 기판 위에 단일로 형성될 수 있는 각각의 복수 세트의 회로가 하나의 기판 위에 형성될 수 있다.

Claims (5)

  1. 기능 회로를 구비한 반도체 집적 회로 장치에 있어서,
    반도체 기판과
    상기 반도체 기판 위에 형성된 복수의 기능 회로로 구성되는 기능 회로군과,
    상기 반도체 기판 위에 형성된 복수의 본딩 패드와,
    상기 기능 회로에 병렬로 접속되기 위한 제 1 배선, 상기 본딩 패드에 병렬로 접속되기 위한 제 2 배선, 및 상기 제 1 배선과 상기 기능 회로를 상기 본딩 패드용 제 2 배선에 접속시키기 위한 제 3 배선으로 이루어지는 상호접속부와,
    상기 반도체 기판의 외측에 위치하여 둘 이상의 상이한 전압을 제공할 수 있는 복수의 리드와,
    상기 복수의 본딩 패드로부터 선택된 패드를 상기 복수의 패드로부터 선택된 리드에 접속시키는 본딩 와이어
    를 포함하는 것을 특징으로 하는 기능 회로를 구비한 반도체 집적 회로 장치.
  2. 제 1 항에 있어서, 상기 본딩 패드는 상기 본딩 패드들과 접속되어야 할 리드들이 접속되는 위치의 근처에서 각각 형성되는 것을 특징으로 하는 기능 회로를 구비한 반도체 집적 회로 장치.
  3. 제 1 항에 있어서, 상기 기능 회로들은 상기 리드들을 통해 공급되는 복수의 전압 중 특정한 하나의 전압으로 구동되는 것을 특징으로 하는 기능 회로를 구비한 반도체 집적 회로 장치.
  4. 제 1 항에 있어서, 상기 본딩 와이어와 접속되지 않는 본딩 패드의 전위는 상기 본딩 와이어에 접속되는 본딩 패드의 전위와 동일하게 되는 것을 특징으로 하는 기능 회로를 구비한 반도체 집적 회로 장치.
  5. 기능 회로들을 구비한 반도체 집적 회로 장치에 있어서,
    반도체 기판과
    상기 반도체 기판 위에 복수의 기능 회로로 각각 이루어지는 복수의 기능 회로군과
    상기 반도체 기판 위에 형성되며, 복수의 본딩 패드를 각각 구비하는 복수의 본딩 패드군과
    하나의 기능 회로군 또는 두 개 이상의 기능 회로군을 구성하는 기능 회로들을 병렬로 접속시키는 제 1 배선, 상기 하나의 기능 회로군 또는 두 개 이상의 기능 회로군과 관련이 있는 하나의 본딩 패드군 또는 두 개 이상의 본딩 패드군을 구성하는 본딩 패드들을 병렬로 접속시키는 제 2 배선, 및 상기 기능 회로용 상기 제 1 배선을 상기 본딩 패드용 상기 제 2 배선에 접속시키는 제 3 배선으로 이루어지는 상호접속부;
    상기 반도체 기판의 외측에 위치하며 둘 이상의 전압을 공급할 수 있는 복수의 리드와
    상기 복수의 본딩 패드로부터 선택된 패드를 상기 복수의 리드로부터 선택된 리드에 접속시키는 본딩 와이어
    를 포함하는 것을 특징으로 하는 기능 회로를 구비한 반도체 집적 회로 장치.
KR1019970060957A 1996-11-19 1997-11-19 기능회로를구비한반도체집적회로장치 KR100282994B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8308488A JP2978796B2 (ja) 1996-11-19 1996-11-19 半導体集積回路装置
JP96-308488 1996-11-19

Publications (2)

Publication Number Publication Date
KR19980042561A KR19980042561A (ko) 1998-08-17
KR100282994B1 true KR100282994B1 (ko) 2001-04-02

Family

ID=17981626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060957A KR100282994B1 (ko) 1996-11-19 1997-11-19 기능회로를구비한반도체집적회로장치

Country Status (2)

Country Link
JP (1) JP2978796B2 (ko)
KR (1) KR100282994B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207654A (ja) * 1982-05-28 1983-12-03 Nippon Telegr & Teleph Corp <Ntt> 機能モジユ−ルの接続方法およびその接続指定信号生成回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207654A (ja) * 1982-05-28 1983-12-03 Nippon Telegr & Teleph Corp <Ntt> 機能モジユ−ルの接続方法およびその接続指定信号生成回路

Also Published As

Publication number Publication date
JP2978796B2 (ja) 1999-11-15
KR19980042561A (ko) 1998-08-17
JPH10150106A (ja) 1998-06-02

Similar Documents

Publication Publication Date Title
US6858472B2 (en) Method for implementing selected functionality on an integrated circuit device
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US6770493B2 (en) Integrated circuit package capable of operating in multiple orientations
US6933611B2 (en) Selective solder bump application
JPH09180430A (ja) メモリカード
US6246107B1 (en) Semiconductor device arrangement having configuration via adjacent bond pad coding
KR100282994B1 (ko) 기능회로를구비한반도체집적회로장치
US6820241B2 (en) Semiconductor device with voltage down circuit changing power supply voltage to operating voltage
US6794744B2 (en) Layout structure and method for supporting two different package techniques of CPU
JP2007129144A (ja) 回路装置とその製造方法
JPH0230176A (ja) 半導体集積回路
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
JPH01307243A (ja) 半導体集積回路装置
JPH05343525A (ja) 半導体集積回路
JPH09148545A (ja) 半導体装置
JPH0485942A (ja) 半導体集積回路
JPH04340253A (ja) 半導体装置
US20080003714A1 (en) Chip-packaging with bonding options connected to a package substrate
JPH022652A (ja) 半導体集積回路装置
JPH04288873A (ja) ゲートアレイ
JPH0322461A (ja) 半導体集積回路
JPH03220754A (ja) 回路基板
KR20000030923A (ko) 마이크로프로세서 집적회로 전력 라인 배치방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee