JPH01307243A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体ＩＣ装置、特に、半導体ウェハ上に複数のＩＣが
形成されたウェハスケールの半導体ＩＣ装置において各
ＩＣに電源を供給する技術に関し、使用しない良品チッ
プの電源ラインをいったん切り離した後でも必要に応じ
て該チップをウェハスケールＩＣ中に組み込むことを可
能にし、それによって該ウェハスケールＩＣを構成する
上での自由度を高めることを目的とし、 上述の複数のＩＣの各個にそれぞれ電源供給を行うため
の第１の電源ラインと並列にバイパスとしての少なくと
も１つの第２の電源ラインを設け、該第１および第２の
電源ラインをレーザの照射によって切断可能な材料で形
成し、かつ、該レーザの照射によって導通状態に変化す
る非導通状態の領域を該第２の電源ラインの途中に形成
するように構成する。

〔産業上の利用分野〕

本発明は、半導体集積回路装置（以下、半導体ｔＣ装置
と称する）に関し、特に、半導体ウェハ上に複数のＩＣ
が形成されたウェハスケールの半導体ＩＣ装置（単に、
ウェハスケールＩＣ装置と称する）において各ＩＣに電
源を供給する技術に関する。

なお、以下の記述において便宜上、ウェハ上の複数のＩ
Ｃの各個を「チップ」と称する。

〔従来の技術、および発明が解決しようとする課題〕

ウェハスケールＩＣ装置は、−枚の半導体ウェハに複数
の半導体ＩＣを形成し、これらのＩＣを切り離さずに相
互配線を施すことにより製造される。

しかしながら良く知られているように、ウェハ上に形成
されたチップは全てが良品とは限らないので、歩留りを
考慮し且つ冗長度を持たせて各チップを形成することが
行われる。また、不良品チップ、あるいは良品であって
も使用しないチップについては、電源ラインから切り離
すことが望ましい。

従来は、電気的ヒユーズを用いて該ヒユーズに過大な電
流を流すことにより配線を切断したり、あるいは所望と
する個所にレーザを照射することにより配線を切断し、
それによってチップを電源ラインから切り離していた。

しかしながらこの方法では、使用しない良品チップ（Ａ
とする）の電源ラインをいっ起ん切り離してしまうと、
ウェハスケールＩＣ中の他の良品チップ（Ｂとする）が
使用中に壊れた時に、そのチップ（Ｂ）の代わりをチッ
プ（Ａ）で代用しようとしても、チップ（Ａ）は電源ラ
インから恒久的に切り離されているので代用は不可能で
ある。

これは、ウェハスケールＩＣを構成する上でその自由度
に欠けるものであり、好ましいとは言えない。

本発明は、かかる従来技術における課題に鑑み創作され
たもので、使用しない良品チップの電源ラインをいった
ん切り離した後でも必要に応じて該チップをウェハスケ
ールＩＣ中に組み込むことを可能にし、それによって該
ウェハスケールＩＣを構成する上での自由度を高めるこ
とができる半導体ＩＣ装置を提供することを目的として
いる。

〔課題を解決するための手段〕

上述した従来技術における課題は、各チップすなわち各
ＩＣに電源供給を行うための電源ラインと並列に、通常
は切断されているが必要に応じて再接続可能なバイパス
としての電源ラインを設けることにより、解決される。

従って、本発明によれば、半導体ウェハ上に複数のＩＣ
が形成されたウェハスケールの半導体ＩＣ装置において
、前記複数のＩＣの各個にそれぞれ電源供給を行うため
の第１の電源ラインと並列にバイパスとしての少な（と
も１つの第２の電源ラインを設け、該第１および第２の
電源ラインをレーザの照射によって切断可能な材料で形
成し、かつ、該レーザの照射によって導通状態に変化す
る非導通状態の領域を該第２の電源ラインの途中に形成
したことを特徴とする半導体ＩＣ装置が提供される。

〔作　用〕

上述した構成によれば、任意のＩＣ（チップ）に対応の
第１の電源ライン（主電源ライン）を切り離して該チッ
プへの電源供給を仮に断ったとしても、後の段階でその
チップを使用する必要が生じた場合には、該チップに対
応の第２の電源ライン（バイパスの電源ライン）の特定
領域、すなわち非導通状態の領域に対してレーザを照射
することにより該領域を導通状態にし、それによって該
チップに電源を供給することができる。

つまり、各チップは、バイパスの電源ラインを通じて再
び電源供給を行うことができるように構成されているの
で、必要な時、例えばウェハスケールＩＣ中の他のチッ
プが使用中に壊れた時に、その代用として用いることが
できる。これは、ウェハスケールｔＣを構成する上での
自由度を高めるものである。

なお、本発明の他の構成上の特徴および作用の詳細につ
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。

〔実施例］ 第１図には本発明の一実施例としてのウェハスケールＩ
Ｃ装置の概略的な構成が平面的に示される。

同図において、１は半導体（シリコン）ウェハを示し、
該半導体ウェハは、基板８上に固定的にｉｉ！！されて
いる。２は半導体ウェハ１上に形成された複数のチップ
、すなわちＩＣを示し、各ＩＣは、高電位の電源ライン
３（電圧Ｖｏｏ＝５Ｖ）と低電位の電源ライン４（電圧
Ｖｓｓ　＝　ＯＶ）に接続されている。各電源ラインは
、電源供給パッド７、および７７に接続され、さらに基
板８の一端に固設されたコネクタ９を介して外部の装置
、例えば各チップの動作の試験、あるいは各チップから
送られてくるデータ信号に基づき各チップの制御を行う
ホストコンピュータ（図示せず）、に接続されている。

また、第１図には図示しないが、各チップにそれぞれ電
源供給を行うための各電源ライン３および４と並列にそ
れぞれ、バイパスとしての電源ライン（本実施例ではそ
れぞれ２本）が設けられている。その接続形態の一例は
第２図に示される。

すなわち第２図に示されるように、各チップ２に電圧ｖ
０を供給するための電源ライン３と並列にバイパスの電
源ライン３ａおよび３ｂが形成されており、同様に、各
チップ２に電圧Ｖｓｓを供給するための電源ライン４と
並列にバイパスの電源ライン４ａおよび４ｂが形成され
ている。

バイパスの電源ライン３ａ、３ｂ、４ａおよび４ｂの途
中に設けられた部分５ａ、５ｂ、６ａおよび６ｂは、半
導体ウェハすなわちシリコン基板内の該電源ラインに対
応する領域に設けられた非導通領域を示すもので、本実
施例ではアモルファス・シリコンによって形成されてい
る。従って、このアモルファス・シリコンからなる領域
５ａ、５ｂ、５ａおよび６ｂは、通常は非導通状態にあ
るが、レーザビームの照射を受けると配線のメタルとシ
リコンの合金が生成され導通状態に変化する。つまり、
必要に応じて領域５ａ。

５ｂ、６ａまたは６ｂにレーザビームを照射することに
より、当該電源ラインを切断状態から接続状態に変える
ことができる。

なお、主電源ライン３および４、ならびにバイパスの電
源ライン３ａ、３ｂ、４ａおよび４ｂ　（ただし非導通
状態の領域５ａ、５ｂ、６ａおよび６ｂを除く）は、そ
れぞれ知られているプロセスを用いてアルミニウム（Ａ
Ｉ）により形成される。従って、各電源ラインはレーザ
ビームの照射によって切断可能な状態にある。

次に、本実施例のウェハスケールＩＣ装置における電源
供給の形態について、第３図（ａ）〜（ｆ）を参照しな
がら説明する。

同図において、（ａ）〜（ｃ）は電源ラインの接続また
は切断形態を示すもので、実線で示される部分５ａ　（
６ａ）および５ｂ　（６ｂ）はレーザの照射によって電
気的に接続される部分、すなわち前述した非導通状態の
領域を表し、破線で示される部分１０．１０ａおよび１
０ｂはレーザの照射によって電気的に切断される部分を
表している。また、（ｄ）〜（ｆ）はそれぞれ（ａ）〜
（ｃ）の状態を等価的に示すものである。

なお、第３図（ｃ）においてハツチングで示される部分
は、レーザＬの照射によって導通状態に変化した様子を
等価的に表すものである。

まず、任意のチップ（Ａとする）が実際に使用するチッ
プであれば、第３図（ａ）　、　（ｄ）に示されるよう
に主電源ライン３を通じて電源が供給される。

しかしながら、このチップ（Ａ）が使用しないチップで
あれば、第３図（ｂ）　、　（ｅ）に示されるように、
領域１０の部分にレーザＬを照射して咳主電源ライン３
を切断し、電源が供給されないようにする。

さらに、ウェハスケールＩＣ中の他のチップ（Ｂとする
）が使用中に壊れた時に、該チップ（Ｂ）の代わりをチ
ップ（Ａ）で代用する必要が生じた場合に、第３図（ｃ
）　、　（ｆ）に示されるように、非導通状態のアモル
ファス・シリコン領域５ａ　（６ａ）にレーザＬを照射
してバイパスの電源ライン３ａ　（４ａ）を接続し、該
電源ラインを通じて電源が供給されるようにする。

このように、使用しないチップの主電源ラインをいった
ん切断した後でも、必要に応じてバイパスの電源ライン
の特定領域（つまり非導通領域）にレーザを照射するこ
とにより、該チップをウェハスケールＩＣ中に組み込む
ことができる。これは、ウェハスケールＩＣを構成する
上での自由度を高めることに寄与するものであり、極め
て好適である。

なお、本実施例ではバイパスの電源ラインを２系統にし
てウェハスケールＩＣの再構成を２回行えるようにした
が、実際に設けるバイパスの電源ラインの数は、必要に
応じて適宜設定され得ることはもちろんである。

（発明の効果） 以上説明したように本発明の半導体ＩＣ装置によれば、
使用しない良品チップの電源ラインをいったん切り離し
た後でも、必要に応じて、対応のバイパスの電源ライン
の特定領域にレーザ゛を照射することにより、該チップ
をウェハスケールＩＣ中に組み込むことができ、それに
よって該ウェハスケールｔＣを構成する上での自由度を
高めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのウェハスケールＩｃ
装置の構成を概略的に示した平面図、第２図は第１図装
置の主要部の拡大平面図、第３図（ａ）〜（ｆ）は第１
図装置における電源供給の形態を説明するための図、 である。 （符号の説明） １・・・半導体ウェハ、 ２・・・集積回路（チップ）、 ３．４・・・主電源ライン、 ３ａ、　３ｂ、　４ａ、　４ｂ・・・バイパスの電源ラ
イン、５ａ、５ｂ、６ａ、６ｂ−・・特定領域（非導通
領域）。 ホストコンピュータへ 不発明の一実施例としてのウェハスケールＩＣ襞置の置
載を′ｖｌ略的に示した平面図第１悶 第１図装置の主要部の拡大平面図 党２因

Claims (1)

1. 【特許請求の範囲】 　半導体ウェハ（１）上に複数の集積回路（２）が形成
   されたウェハスケールの半導体集積回路装置において、 前記複数の集積回路の各個にそれぞれ電源供給を行うた
   めの第１の電源ライン（３、４）と並列にバイパスとし
   ての少なくとも１つの第２の電源ライン（３ａ、３ｂ；
   ４ａ、４ｂ）を設け、 該第１および第２の電源ラインをレーザ（Ｌ）の照射に
   よって切断可能な材料で形成し、かつ、該レーザの照射
   によって導通状態に変化する非導通状態の領域（５ａ、
   ５ｂ；６ａ、６ｂ）を該第２の電源ラインの途中に形成
   したことを特徴とする半導体集積回路装置。