JPS612343A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS612343A JPS612343A JP59122509A JP12250984A JPS612343A JP S612343 A JPS612343 A JP S612343A JP 59122509 A JP59122509 A JP 59122509A JP 12250984 A JP12250984 A JP 12250984A JP S612343 A JPS612343 A JP S612343A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring
- pads
- input
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体基板上にアクティブ素子の領域（以下
、チップと称する）を作り込み、この半導体基板そのも
のを配線基板とした基板スケールの半導体装置に関する
ものである。
、チップと称する）を作り込み、この半導体基板そのも
のを配線基板とした基板スケールの半導体装置に関する
ものである。
従来、この種の半導体装置としては第１図に示すものが
ある。同図において、１は半導体基板としてのシリコン
基板、２はこのシリコン基板１上にそれぞれ作り込まれ
た集積回路からなるチップ、３はこれらチップ２間をつ
なぐＡｔ配線、４は各チップ２の周辺に形成された入出
力端子であり、同図（４）は全体平面図を、同図（Ｂ）
は１つのチップ２の拡大平面図をそれぞれ示している。
ある。同図において、１は半導体基板としてのシリコン
基板、２はこのシリコン基板１上にそれぞれ作り込まれ
た集積回路からなるチップ、３はこれらチップ２間をつ
なぐＡｔ配線、４は各チップ２の周辺に形成された入出
力端子であり、同図（４）は全体平面図を、同図（Ｂ）
は１つのチップ２の拡大平面図をそれぞれ示している。
ここで、シリコン基板１上には通常、数種類のＬＳＩレ
ベルのチップ２が作り込まれており、その同じシリコン
基板上でチップ２間のＡｔ配線３が成されている。また
、そのＡｔ配線３はそれぞれのチップ２０周辺にある入
出力端子４から直接、他のチップ２０入出力端子４へ接
続されるような構造となっている。なお、各チップ２と
Ａｔ配線３は同様のプロセスで形成され、シリコン基板
全体として１つのシステムを成している。
ベルのチップ２が作り込まれており、その同じシリコン
基板上でチップ２間のＡｔ配線３が成されている。また
、そのＡｔ配線３はそれぞれのチップ２０周辺にある入
出力端子４から直接、他のチップ２０入出力端子４へ接
続されるような構造となっている。なお、各チップ２と
Ａｔ配線３は同様のプロセスで形成され、シリコン基板
全体として１つのシステムを成している。
第１図に示した従来の半導体装置は、以上のように構成
されているので、シリコン基板１上に数種類のチップ２
をシステム化して所望のデジタル回路を作り込むことが
できるが、シリコン基板全体として動作するためには、
シリコン基板１上の各チップ２がすべて正常に動作して
いなげればならず、製造プロセス上、非常に歩留りが悪
く、実用化しにくいという欠点があった。また、各チッ
プ２内の改修は非常に困難で、電子機器に組み込まれた
あるチップが不良になると、基板全体ごとすべて新しい
ものに取１笑えなければならないという欠点があった。
されているので、シリコン基板１上に数種類のチップ２
をシステム化して所望のデジタル回路を作り込むことが
できるが、シリコン基板全体として動作するためには、
シリコン基板１上の各チップ２がすべて正常に動作して
いなげればならず、製造プロセス上、非常に歩留りが悪
く、実用化しにくいという欠点があった。また、各チッ
プ２内の改修は非常に困難で、電子機器に組み込まれた
あるチップが不良になると、基板全体ごとすべて新しい
ものに取１笑えなければならないという欠点があった。
本発明は、上記のような従来のものの欠点を除去するた
めになされたもので、半導体基板上の各チップの端子を
すべて一度パッドを介して配線する構造とすることによ
り、設計上あるいはプロセス上、不良のチップが発生し
た時にそのチップだけ容易に修復できるような半導体装
置を提供することを目的としている。以下、本発明の実
施例を図について説明する。
めになされたもので、半導体基板上の各チップの端子を
すべて一度パッドを介して配線する構造とすることによ
り、設計上あるいはプロセス上、不良のチップが発生し
た時にそのチップだけ容易に修復できるような半導体装
置を提供することを目的としている。以下、本発明の実
施例を図について説明する。
第２図＜Ａ）および（Ｂ）は本発明の一実施例による半
導体装置の概略構造を示す全体平面図およびその１つの
チップの拡大平面図である。同図において第１図と同一
または相当部分は同一符号を付してあり、１は半導体基
板としてのシリコン基板、２はこのシリコン基板１上に
作り込まれた数種類のＬＳＩレベルのチップ３、は各チ
ップ２間を結ぶＡｔ配線である。また、４は各チップ２
０周辺に形成された入出力端子、５は各チップ２の入出
力端子−４と１対１に対応する各々のパッド、６はこれ
らチップ２０入出力端子４とパッド５間を結ぶＵ配線で
あり、シリコン基板１上に作り込まれた各チップ２０入
出力端子４をすべてＡｔ配線６を介ししてパッド５に出
してからＡｔ配線３にて配線するものとなっている。
導体装置の概略構造を示す全体平面図およびその１つの
チップの拡大平面図である。同図において第１図と同一
または相当部分は同一符号を付してあり、１は半導体基
板としてのシリコン基板、２はこのシリコン基板１上に
作り込まれた数種類のＬＳＩレベルのチップ３、は各チ
ップ２間を結ぶＡｔ配線である。また、４は各チップ２
０周辺に形成された入出力端子、５は各チップ２の入出
力端子−４と１対１に対応する各々のパッド、６はこれ
らチップ２０入出力端子４とパッド５間を結ぶＵ配線で
あり、シリコン基板１上に作り込まれた各チップ２０入
出力端子４をすべてＡｔ配線６を介ししてパッド５に出
してからＡｔ配線３にて配線するものとなっている。
第３図は第２図に示す構造の半導体装置においてチップ
２部分を修復する方法の一実施例を示す。
２部分を修復する方法の一実施例を示す。
図中、符号２〜６は上記第２図と同様のものであり、７
は修復すべきチップ２と全く同じ機能を持つ良品のチッ
プ、８はこのチップ７の入出力端子となる半田バンプで
ある。また、破線部分９は前記チップ７を置く領域であ
る。
は修復すべきチップ２と全く同じ機能を持つ良品のチッ
プ、８はこのチップ７の入出力端子となる半田バンプで
ある。また、破線部分９は前記チップ７を置く領域であ
る。
しかして、シリコン基板１上に作り込まれたチップ２は
、すべてチップ間のＡｔ配線３を行う時に。
、すべてチップ間のＡｔ配線３を行う時に。
第１図の従来例のように直接チップ２の入出力端子４か
ら配線せずに、第２図に示すようにそれぞれのパッド５
を介して結線されている。しかるに、このような配線構
造にすることにより、あるチップ２がプロセス上、また
は設計上何らかの不良であった場合、その修復が容易と
なる。即ち、第３図のように、修復すべきチップ２０入
出力端子４とパッド５間のＡｔ配線６をレーザビーム等
でパターンカットし、不良チップを周囲の配線から完全
に切り離してしまう。そうして、そのチップ２と全く同
じ内容で外形がひとまわり大きな良品のチップ７をバン
プ接合する形で、もとのパッド５部分にボンディングす
る。このようにすることにより、不良チップを修復する
ことができ、かつシリコン基板全体を捨てて取換える必
要がなくなる。
ら配線せずに、第２図に示すようにそれぞれのパッド５
を介して結線されている。しかるに、このような配線構
造にすることにより、あるチップ２がプロセス上、また
は設計上何らかの不良であった場合、その修復が容易と
なる。即ち、第３図のように、修復すべきチップ２０入
出力端子４とパッド５間のＡｔ配線６をレーザビーム等
でパターンカットし、不良チップを周囲の配線から完全
に切り離してしまう。そうして、そのチップ２と全く同
じ内容で外形がひとまわり大きな良品のチップ７をバン
プ接合する形で、もとのパッド５部分にボンディングす
る。このようにすることにより、不良チップを修復する
ことができ、かつシリコン基板全体を捨てて取換える必
要がなくなる。
なお、上記実施例ではチップの端子とパッド間の配線６
は回路部分と同様のＡｔ配線としたが、これをヒユーズ
のような材質にしてレーザビームによるカットでなく、
熱を加えて焼き切るような形にしてもよい。また、修復
の時の新しいチップ７はバンプによる接合ではなく、ワ
イヤーボンディングによる接合としてもよい。
は回路部分と同様のＡｔ配線としたが、これをヒユーズ
のような材質にしてレーザビームによるカットでなく、
熱を加えて焼き切るような形にしてもよい。また、修復
の時の新しいチップ７はバンプによる接合ではなく、ワ
イヤーボンディングによる接合としてもよい。
以上のように２本発明の半導体装置によれば、半導体基
板上のチップ間の配線をすべてパッドを介して行うよう
にしたので、チップの不良を容易に修復することができ
るとともに、半導体基板単位で交換しなくて済むので、
実用化に際して・ンの低減がはかれる等の効果がある。
板上のチップ間の配線をすべてパッドを介して行うよう
にしたので、チップの不良を容易に修復することができ
るとともに、半導体基板単位で交換しなくて済むので、
実用化に際して・ンの低減がはかれる等の効果がある。
第１図（４）および（Ｂ）に従来例による半導体装置の
概略構造を示す全体平面図およびそのチップ部分の拡大
平面図、第２図（４）および（Ｂ）は本発明の一実施例
による半導体装置の概略構造を示す全体平面図およびそ
のチップ部分の拡大平面図、第３図は第２図の実施例に
よりチップ部分を修復する方法を示す説明図である。 １・・・・シリコン基板、２・・・・チップ、３・・・
・Ａｔ配線、４・・・・チップの入出力端子、５・・・
・パッド、６・・・・チップの入出力端子、パッド間の
Ａｔ配線、７・・・・チップ、８・・・・半田バンプ。
概略構造を示す全体平面図およびそのチップ部分の拡大
平面図、第２図（４）および（Ｂ）は本発明の一実施例
による半導体装置の概略構造を示す全体平面図およびそ
のチップ部分の拡大平面図、第３図は第２図の実施例に
よりチップ部分を修復する方法を示す説明図である。 １・・・・シリコン基板、２・・・・チップ、３・・・
・Ａｔ配線、４・・・・チップの入出力端子、５・・・
・パッド、６・・・・チップの入出力端子、パッド間の
Ａｔ配線、７・・・・チップ、８・・・・半田バンプ。
Claims (1)
- 半導体基板上にアクティブ素子のチップをそれぞれ作り
込み、この半導体基板そのものを配線基板とした基板ス
ケールの回路において、前記各チップのすべての入出力
端子を該入出力端子とそれぞれ対応したパッドを介して
配線する配線構造と成し、これらチップをそのチップ単
位で修復し得るようにしたことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122509A JPS612343A (ja) | 1984-06-14 | 1984-06-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122509A JPS612343A (ja) | 1984-06-14 | 1984-06-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS612343A true JPS612343A (ja) | 1986-01-08 |
Family
ID=14837606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59122509A Pending JPS612343A (ja) | 1984-06-14 | 1984-06-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS612343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165962A (ja) * | 1986-01-17 | 1987-07-22 | Sharp Corp | 半導体集積回路素子 |
| JPH04500137A (ja) * | 1988-08-16 | 1992-01-09 | シーメンス、アクチエンゲゼルシヤフト | 離散的ｗｓｉシステムに対するチツプ上の中間ドライバー |
-
1984
- 1984-06-14 JP JP59122509A patent/JPS612343A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165962A (ja) * | 1986-01-17 | 1987-07-22 | Sharp Corp | 半導体集積回路素子 |
| JPH04500137A (ja) * | 1988-08-16 | 1992-01-09 | シーメンス、アクチエンゲゼルシヤフト | 離散的ｗｓｉシステムに対するチツプ上の中間ドライバー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817850A (en) | Repairable flip-chip bumping | |
| JPH0577184B2 (ja) | ||
| JP3056919B2 (ja) | 電子部品の一時的電気接続方法 | |
| JPH11265916A (ja) | 半導体ウェーハの構造及び半導体チップの製造方法 | |
| KR920020708A (ko) | 습윤 작용에 기초한 끊어지기 쉬운 링크 | |
| JPS612343A (ja) | 半導体装置 | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH065677A (ja) | 半導体装置 | |
| JPH02241046A (ja) | 半導体集積回路の製造方法 | |
| JPH01155637A (ja) | マルチチツプ・モジユール | |
| JPS62274632A (ja) | 検査用小基板およびその使用方法 | |
| KR100628519B1 (ko) | 시스템 온 보드 및 그 제조방법 | |
| JP2726993B2 (ja) | 半導体装置 | |
| JP3270233B2 (ja) | 半導体装置 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JPH0689926A (ja) | 半導体チップ及びこの半導体チップの不良回路補修方法 | |
| JP3779485B2 (ja) | 半導体装置の製造方法 | |
| JPS62298122A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6154642A (ja) | リプレイス回路 | |
| JPH04100261A (ja) | ウェーハスケール半導体装置 | |
| JPH04364063A (ja) | マルチチップ半導体集積回路 | |
| JPH04116943A (ja) | テープキャリヤボンディング構造 | |
| JPH06232199A (ja) | フリップチップｉｃの実装構造 | |
| JPH06209169A (ja) | 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置 |