JPH0577184B2 - - Google Patents

Info

Publication number
JPH0577184B2
JPH0577184B2 JP59209238A JP20923884A JPH0577184B2 JP H0577184 B2 JPH0577184 B2 JP H0577184B2 JP 59209238 A JP59209238 A JP 59209238A JP 20923884 A JP20923884 A JP 20923884A JP H0577184 B2 JPH0577184 B2 JP H0577184B2
Authority
JP
Japan
Prior art keywords
chip
wafer
circuit blocks
pad
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59209238A
Other languages
English (en)
Other versions
JPS61111561A (ja
Inventor
Satoru Tanizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59209238A priority Critical patent/JPS61111561A/ja
Priority to US06/784,439 priority patent/US4721995A/en
Priority to EP85401948A priority patent/EP0178227B1/en
Priority to DE8585401948T priority patent/DE3571535D1/de
Publication of JPS61111561A publication Critical patent/JPS61111561A/ja
Publication of JPH0577184B2 publication Critical patent/JPH0577184B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は不良チツプの救済が可能な大規模集積
回路（LSI）の構造に関する。
LSIは近年ますます大規模化が進み、それに伴
いチツプサイズは大きくなり、ウエハ規模のLSI
が検討され始めウエハインテグレーシヨン（ウエ
アIC）、または機能ウエハと呼ばれるLSIが出現
するようになつた。
この場合は不良チツプの発生確率は大きく、か
つ試験が難しくなる。
ウエハICは、多チツプが形成された基板をチ
ツプ毎にスクライブしないで、まとめてアセンブ
リを行う。またチツプは同一パツドレイアウト、
同一面積等の要素はマスタスライス的な自動設計
の適用が可能となる。
このようなLSIを実現するためには、従来のワ
イヤボンデイングを用いたアセンブリ技術によ
り、大きなチツプ乃至はウエハの周辺に並んだパ
ツドだけで入出力（Ｉ／Ｏ）を行うと、内部の複
雑な回路を完全にアクセスできなくなつてしまう
ので、結局はもつと小さいチツプの集合にして部
分的に試験ができ、不良のチツプはつぶして、そ
の部分のチツプを置き換える技術が必要になつて
くる。
〔従来の技術と発明が解決しようとする問題点〕
第６図は従来例によるLSIの要点を示す断面図
である。
図において、ウエハ１上に置き換え用チツプ８
をフエイスアツプに載せ、ウエハ上に形成された
パツド４と、チツプ上に形成されたパツド９間を
１パツド宛ワイヤ１２を用いてワイヤボンデイン
グして結線していた。
この場合は、作業性が悪く、ボンデイングパツ
ドの面積が大きく、微細化に問題があつた。
第７図は他の従来例によるLSIの要点を示す断
面図である。
図において、フリツプフロツプ法を用いて、チ
ツプ８をフエイスダウンにバンプ（導電パターン
の半球状の肉厚部）９Ｂを、ウエハ１上に形成さ
れたバンプ４Ｂに載せ、バンプ同志を熔融して結
線する。またはバンプの代わりに、ビームリード
によりウエハとチツプ間の結線をしていた。
この場合はチツプの位置合わせ精度、バンプを
形成するソルダの密着性、バンプパツドの容量に
よる速度の低下、パツド下の素子の破壊、放熱等
の問題があつた。
〔問題点を解決するための手段〕
上記の問題点は本発明により複数の独立した半
導体チツプ領域を有し、各チツプ領域で良品のチ
ツプ以外の不良チツプ領域には置き換え用チツプ
がフエイスアツプで取付けられ、各チツプの周辺
部にはパツドが設けられ、各半導体チツプ領域間
には配線領域として使用されるスクライブ領域を
有する基板と、 各チツプのパツド間及びパツドとパツケージ間
の接続のため基板に形成されたチツプの配線用第
１導電パターン及び置き換え用チツプの配線用第
２導電パターンを、基板のスクライブ領域及び各
チツプのパツド領域に対応する位置上に有するコ
ンタクトフイルムとを備え、 基板上に載置されたコンタクトフイルムの第１
導電パターンは基板上に形成されたチツプのパツ
ドと、第２導電パターンは置き換え用チツプのパ
ツドと接続されることを特徴とする半導体装置に
よつて解決される。
〔作用〕
本発明によれば、基板上の各チツプはそれぞれ
周辺上にパツドを備え独立し、チツプ間のスクラ
イブ領域は配線領域となつているので、各チツプ
はそれぞれ単独で異なる機能を有し、且つそれぞ
れ別個に試験することが可能となる。
また基板の不良チツプ上には置き換え用チツプ
をフエイスアツプで取付けるようにしているの
で、取付け精度を要せず、しかも置き換え用チツ
プは他のウエハよりの良品チツプのみを切り出し
たものとなつているので、ウエハに無駄がなくな
る。
さらに各チツプに対する配線は第１導電パター
ンと第２導電パターンを有するコンタクトフイル
ムを基板上に載置し、第１導電パターンは基板上
に形成されたチツプと、第２導電パターンは置き
換え用チツプと接続することによつて行なわれる
ので、基板上に形成されたチツプと置き換え用チ
ツプ間の接続は容易となり、この場合導電パター
ンとチツプ乃至ウエハ上のパツドとは多数同時に
ボンデイングされるので作業性が著しく向上す
る。
なおコンタクトフイルムでは、基板に形成され
たチツプのための第１導電パターンを有し、かつ
不良チツプの個所が空白となつている第１コンタ
クトフイルムと第１コンタクトフイルムの空白部
に挿入され第２導電パターンを有する第２コンタ
クトフイルムとより構成してもよく、また１枚の
コンタクトフイルムで、その中に第１導電パター
ンと第２導電パターンを備えるようにしてもよ
い。
〔実施例〕
第１図ａ，ｂはそれぞれ本発明の一実施例によ
るLSIの要点を示す平面図とＡ−Ａ断面図であ
る。
図示実施例では、コンタクトフイルムは第１、
第２のコンタクトフイルイムに分割されている。
即ち、１は多チツプを形成したベースウエハで、
２は各チツプ領域、３はチツプ領域間のスクライ
ブ領域、４はチツプ領域上に形成されたパツド、
５は基板上に形成されたチツプの配線用第１導電
パターンを有する第１のコンタクトフイルム、６
はその両面に形成された第１導電パターン、７は
不良チツプに相当する部分を除去した第１のコン
タクトフイルムの空白部、８は置き換え用チツ
プ、９は置き換え用チツプに形成されたパツド、
１０は置き換え用チツプの配線用第２導電パター
ンを有する第２コンタクトフイルム、１１は第２
のコンタクトフイルムの両面に形成された第２導
電パターンを示す。
各チツプ間配線はスクライブ領域３上におい
て、第１のコンタクトフイルム５に形成された第
１導電パターン６によつてなされる。置き換え用
チツプ８の接続は第２のコンタクトフイルム１０
の第２導電パターン１１と第２のコンタクトフイ
ルム５の第１導電パターン６とをボンデイングし
て行う。
第２図は本発明の他の実施例によるLSIの要点
を示す断面図であり、この実施例では１枚のコン
タクトフイルムに第１導電パターンと第２導電パ
ターンを備えている。
図において、置き換え用チツプ８の接続は１枚
のコンタクトフイルム１０の第２導電パターン１
１Ａと基板上のパツド４とをボンデイングして行
う。
つぎにこのLSIの構成の順序を説明する。
(i) ICの中を複数のチツプ２に分け、同面積、
同パツドレイアウトをもち、スクライブ可能な
チツプアレイで構成する。以上は従来のICウ
エハと外観上同じ形態であるが、各チツプが異
なつた回路Ａ，Ｂ，Ｃ，……で構成される（第
３図）。
パツド４はチツプ２の周辺部に配置する。
（第４図）。
(ii) ウエハ段階でチツプ毎に試験し、不良チツプ
の分布具合でウエハIC用ベースウエハ１と置
き換え用ウエハとに分ける。
置き換えウエハはスクライブして、良品チツ
プのみを取り出して不良置き換え用チツプ８と
する。
(iii) ベースウエハ１は熱伝導の良いステージ上に
固定する。
(iv) ベースウエハ１に不良チツプがあるときは、
第１のコンタクトフイルム５の対応部分をチツ
プ２領域より僅かに大きい寸法で打ち抜いてカ
ツトして空白部７を作る。
(v) 第１導電パターンを印刷した第１のコンタク
トフイルム５をベースウエハ１に被せてパツド
４との間に電気コンタクトをとる（パツド間、
パツド−パツケージ間）（第５図）。
(vi) 第１のコンタクトフイルム５の上面には、打
抜きカツトラインを横切るようなブリツジパツ
ド６Ａを設け、このカツト枠内側においてはフ
イルム下面に露出したブリツジパツド６Ａの対
ウエハコンタクトパツドとチツプ２上のパツド
４と結線し、カツト枠外側（スクライブ領域
上）においては、チツプ−チツプ間配線パター
ン６と結線する構成とする。
(vii) 空白部７に置き換え用チツプ８を挿入し、ダ
イ付けを行う。
(viii) その上から第２のコンタクトフイルム１０を
被せて、置き換え用チツプ８のパツド９と、第
１のコンタクトフイルム５の上に残つたブリツ
ジパツド６Ａの１部とを結線する。
(ix) 第２のコンタクトフイルム１０の上面にもコ
ンタクトパツドと同電位のパツド１１を有す
る。
このパツド１１はアセンブリ後の試験に使
う。
(x) 第２図の実施例の場合は、１枚のコンタクト
フイルム１０で置き換え用チツプ８の載つたベ
ースウエハ１全面を覆うため、フイルムは適度
の弾性のある材料で形成し、導電パターンは金
等の伸びや変形に耐久力のある物質で形成して
置き換え用チツプ８の回りの被覆に対する問題
点を克服する。
１枚のコンタクトフイルム１０上面にはブリ
ツジパツド１１Ａを設け、チツプエツジでの短
絡を防止する。
以上の構成によると、つぎのような効果を生じ
る。
(i) 独立チツプとしてテストできるので、簡単な
論理回路の試験をすることになり、容易に故障
検出ができる。
(ii) ウエハ乃至チツプ上をフイルムで覆うので、
保護膜となる。
(iii) 多パツドを同時にボンデイングできる。また
透明フイルムを用いると、位置合わせが容易と
なる。
(iv) スクライブ後のチツプをマルチアセンブルす
るのと比較して、チツプ合わせが不要となる。
(v) 置き換え用チツプがベースウエハと同時に製
作できる（置き換え専用の別チツプ不要）。
(vi) 不良チツプの救済に際しては、アセンブリ工
程の範囲内の機械的作業のみで済み、フユーズ
溶断や状態書込等の電気あるいは光学的処理
や、またウエハ工程も必要としない。
(vii) 置き換え用の切り換え回路等は一切必要な
く、その分パワ、スピード、集積度の点で有利
である。
(viii) 置き換え用のチツプの放熱はウエハにベタ付
けのため比較的良好である。
(ix) アセンブリ後の試験はフイルム上のパツドを
使い可能となる。
〔発明の効果〕 以上詳細に説明したように本発明によれば、試
験が容易で、不良チツプ救済の可能なLSIが得ら
れる。
【図面の簡単な説明】
第１図ａ，ｂはそれぞれ本発明の一実施例によ
るLSIの要点を示す平面図とＡ−Ａ断面図、第２
図は本発明の多の実施例によるLSIの要点を断面
図、第３図はウエハの平面図、第４図はウエハの
拡大平面図、第５図は第１のコンタクトフイルム
をウエハ上に被せる状態を示す斜視図、第６図は
従来例によるLSIの要点を示す断面図、第７図は
他の従来例によるLSIの要点を示す断面図であ
る。 図において、１はベースウエハ、２はチツプ、
３はスクライブ領域、４はパツド、４Ｂはバン
プ、５は第１のコンタクトフイルム、６は第１導
電パターン、６Ａはブリツジパツド、７は第１の
コンタクトフイルム５の空白部、８は置き換え用
チツプ、９はパツド、９Ｂはバンプ、１０は第２
のコンタクトフイルム、１１は第２導電パター
ン、１１Ａはブリツジパツド、１２はワイヤを示
す。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の独立した半導体チツプ領域を有し、各
    チツプ領域で良品のチツプ以外の不良チツプ領域
    には置き換え用チツプがフエイスアツプで取付け
    られ、各チツプの周辺部にはパツドが設けられ、
    各半導体チツプ領域間には配線領域として使用さ
    れるスクライブ領域を有する基板と、各チツプの
    パツド間及びパツドとパツケージ間の接続のため
    基板に形成されたチツプの配線用第１導電パター
    ン及び置き換え用チツプの配線用第２導電パター
    ンを、基板のスクライブ領域及び各チツプのパツ
    ド領域に対応する位置上に有するコンタクトフイ
    ルムとを備え、 基板上に載置されたコンタクトフイルムの第１
    導電パターンは基板上に形成されたチツプのパツ
    ドと、第２導電パターンは置き換え用チツプのパ
    ツドと接続されることを特徴とする半導体装置。
JP59209238A 1984-10-05 1984-10-05 半導体装置 Granted JPS61111561A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59209238A JPS61111561A (ja) 1984-10-05 1984-10-05 半導体装置
US06/784,439 US4721995A (en) 1984-10-05 1985-10-04 Integrated circuit semiconductor device formed on a wafer
EP85401948A EP0178227B1 (en) 1984-10-05 1985-10-04 Integrated circuit semiconductor device formed on a wafer
DE8585401948T DE3571535D1 (en) 1984-10-05 1985-10-04 Integrated circuit semiconductor device formed on a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59209238A JPS61111561A (ja) 1984-10-05 1984-10-05 半導体装置

Publications (2)

Publication Number Publication Date
JPS61111561A JPS61111561A (ja) 1986-05-29
JPH0577184B2 true JPH0577184B2 (ja) 1993-10-26

Family

ID=16569645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59209238A Granted JPS61111561A (ja) 1984-10-05 1984-10-05 半導体装置

Country Status (4)

Country Link
US (1) US4721995A (ja)
EP (1) EP0178227B1 (ja)
JP (1) JPS61111561A (ja)
DE (1) DE3571535D1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0305398B1 (en) * 1986-05-01 1991-09-25 Honeywell Inc. Multiple integrated circuit interconnection arrangement
DE3777164D1 (de) * 1986-09-26 1992-04-09 Gen Electric Verfahren und anordnung zum pruefen elektronischer schaltungen und integrierter schaltungschips mit einer loesbaren bedeckungsschicht.
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US5094709A (en) * 1986-09-26 1992-03-10 General Electric Company Apparatus for packaging integrated circuit chips employing a polymer film overlay layer
US4866508A (en) * 1986-09-26 1989-09-12 General Electric Company Integrated circuit packaging configuration for rapid customized design and unique test capability
JPS63131561A (ja) * 1986-11-18 1988-06-03 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子パツケージ
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5191224A (en) * 1987-04-22 1993-03-02 Hitachi, Ltd. Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein
US4933810A (en) * 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
US5038201A (en) * 1988-11-08 1991-08-06 Westinghouse Electric Corp. Wafer scale integrated circuit apparatus
DE68929282T2 (de) * 1988-11-09 2001-06-07 Nitto Denko Corp., Ibaraki Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5349219A (en) * 1989-06-15 1994-09-20 Fujitsu Limited Wafer-scale semiconductor integrated circuit device and method of forming interconnection lines arranged between chips of wafer-scale semiconductor integrated circuit device
EP0432259A1 (en) * 1989-07-03 1991-06-19 General Electric Company Electronic systems disposed in a high force environment
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5239191A (en) * 1990-01-19 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor wafer
US5146303A (en) * 1990-04-05 1992-09-08 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5237203A (en) * 1991-05-03 1993-08-17 Trw Inc. Multilayer overlay interconnect for high-density packaging of circuit elements
JP2715810B2 (ja) * 1991-07-25 1998-02-18 日本電気株式会社 フィルムキャリア半導体装置とその製造方法
US5184284A (en) * 1991-09-03 1993-02-02 International Business Machines Corporation Method and apparatus for implementing engineering changes for integrated circuit module
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US6222212B1 (en) 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
US5698895A (en) 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5798286A (en) 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5666003A (en) * 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
US5639683A (en) * 1994-12-01 1997-06-17 Motorola, Inc. Structure and method for intergrating microwave components on a substrate
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US5653019A (en) * 1995-08-31 1997-08-05 Regents Of The University Of California Repairable chip bonding/interconnect process
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US5936311A (en) * 1996-12-31 1999-08-10 Intel Corporation Integrated circuit alignment marks distributed throughout a surface metal line
US6040624A (en) * 1997-10-02 2000-03-21 Motorola, Inc. Semiconductor device package and method
US6084306A (en) * 1998-05-29 2000-07-04 Texas Instruments Incorporated Bridging method of interconnects for integrated circuit packages
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP2001165998A (ja) * 1999-12-10 2001-06-22 Mitsubishi Electric Corp 半導体モジュール
DE10162037A1 (de) * 2000-12-18 2002-09-12 Cubit Electronics Gmbh Anordnung zur Aufnahme elektrischer Bausteine und kontaktloser Transponder
JP2003298002A (ja) * 2002-04-02 2003-10-17 Mitsubishi Electric Corp 半導体モジュール
JP2003298003A (ja) * 2002-04-03 2003-10-17 Mitsubishi Electric Corp 半導体モジュール
JP3828473B2 (ja) * 2002-09-30 2006-10-04 株式会社東芝 積層型半導体装置及びその製造方法
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
GB2549734B (en) 2016-04-26 2020-01-01 Facebook Tech Llc A display
GB2541970B (en) 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
JPS5915183B2 (ja) * 1976-08-16 1984-04-07 株式会社日立製作所 マトリツクス配線基板
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same

Also Published As

Publication number Publication date
JPS61111561A (ja) 1986-05-29
EP0178227A3 (en) 1987-08-26
US4721995A (en) 1988-01-26
DE3571535D1 (en) 1989-08-17
EP0178227A2 (en) 1986-04-16
EP0178227B1 (en) 1989-07-12

Similar Documents

Publication Publication Date Title
JPH0577184B2 (ja)
US4628406A (en) Method of packaging integrated circuit chips, and integrated circuit package
US4817850A (en) Repairable flip-chip bumping
KR910001422B1 (ko) 다중칩 모듈 구조체
US4446477A (en) Multichip thin film module
US5148266A (en) Semiconductor chip assemblies having interposer and flexible lead
US5262719A (en) Test structure for multi-layer, thin-film modules
KR19980047801A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JPH0550134B2 (ja)
US6319750B1 (en) Layout method for thin and fine ball grid array package substrate with plating bus
US20100180249A1 (en) Chip-Scale Package Conversion Technique for Dies
TWI308282B (en) Method for designing chip package by re-using existing mask designs
US4920454A (en) Wafer scale package system and header and method of manufacture thereof
JP2001085610A (ja) マルチチップ半導体モジュール及びその製造方法
JPH07111971B2 (ja) 集積回路装置の製造方法
US5616931A (en) Semiconductor device
JP3113005B2 (ja) キャリアのない集積回路パッケージ
US5275897A (en) Precisely aligned lead frame using registration traces and pads
US4717988A (en) Universal wafer scale assembly
US11705427B2 (en) Mirror-image chips on a common substrate
IE53794B1 (en) Large scale integration semiconductor device having monitor element and method of manufacturing the same
US6002267A (en) In-line voltage plane tests for multi-chip modules
KR0135214B1 (ko) 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus)
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask