JP2001165998A - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JP2001165998A JP2001165998A JP35204799A JP35204799A JP2001165998A JP 2001165998 A JP2001165998 A JP 2001165998A JP 35204799 A JP35204799 A JP 35204799A JP 35204799 A JP35204799 A JP 35204799A JP 2001165998 A JP2001165998 A JP 2001165998A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- diagnosis
- chip
- semiconductor chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は複数の半導体チップを同一基板上に
備える半導体モジュールに関し、複数の半導体チップ全
体の診断が容易な半導体モジュールを提供することを目
的とする。 【解決手段】 同一の基板上に複数の半導体チップ３２
を搭載する。診断を要求するモード信号を取り込むため
のモード信号ピン４８と、診断の結果を出力するための
結果出力ピン５２とを設ける。半導体チップ３２の状態
を診断する自己診断回路３４を設ける。モード信号ピン
４８に診断を要求するモード信号が供給された後に、複
数の半導体モジュール３２の全てが並列的に或いは直列
的に診断されるように自己診断回路３４を制御する診断
制御回路４６を設ける。
備える半導体モジュールに関し、複数の半導体チップ全
体の診断が容易な半導体モジュールを提供することを目
的とする。 【解決手段】 同一の基板上に複数の半導体チップ３２
を搭載する。診断を要求するモード信号を取り込むため
のモード信号ピン４８と、診断の結果を出力するための
結果出力ピン５２とを設ける。半導体チップ３２の状態
を診断する自己診断回路３４を設ける。モード信号ピン
４８に診断を要求するモード信号が供給された後に、複
数の半導体モジュール３２の全てが並列的に或いは直列
的に診断されるように自己診断回路３４を制御する診断
制御回路４６を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体モジュール
に係り、特に複数の半導体チップを同一基板上に備える
半導体モジュールに関する。
に係り、特に複数の半導体チップを同一基板上に備える
半導体モジュールに関する。
【０００２】
【従来の技術】図７は、従来の半導体モジュールの第１
の例の構造を表す概念図を示す。従来の半導体モジュー
ル１０は、同一の基板に搭載される複数の半導体チップ
１２を備えている。半導体チップ１２のそれぞれは、メ
モリセルアレイ等のコア回路１４を含むと共に、複数の
入出力ピン１６を備えている。尚、図７では複数の入出
力ピン１６を一本の線で簡略して表している。
の例の構造を表す概念図を示す。従来の半導体モジュー
ル１０は、同一の基板に搭載される複数の半導体チップ
１２を備えている。半導体チップ１２のそれぞれは、メ
モリセルアレイ等のコア回路１４を含むと共に、複数の
入出力ピン１６を備えている。尚、図７では複数の入出
力ピン１６を一本の線で簡略して表している。
【０００３】半導体チップ１２が備える入出力ピン１６
のそれぞれは、レベル変換素子１８を介して半導体モジ
ュール１０の入出力ピン２０に接続されている。尚、図
７では複数の入出力ピン２０を一本の線で簡略して表し
ている。レベル変換素子１８は、半導体モジュール１０
の外部に配置される回路と半導体チップ１２との間で信
号電圧などを整合させるためのインターフェースであ
る。入出力ピン２０と外部回路との間では、アドレス信
号やデータ信号などの授受が行われる。
のそれぞれは、レベル変換素子１８を介して半導体モジ
ュール１０の入出力ピン２０に接続されている。尚、図
７では複数の入出力ピン２０を一本の線で簡略して表し
ている。レベル変換素子１８は、半導体モジュール１０
の外部に配置される回路と半導体チップ１２との間で信
号電圧などを整合させるためのインターフェースであ
る。入出力ピン２０と外部回路との間では、アドレス信
号やデータ信号などの授受が行われる。
【０００４】半導体モジュール１０は、正常に動作する
か否かが診断された後に出荷される。上記の診断は、単
体の半導体チップ１２を対象とする診断に比較して著し
く複雑であり、かつ長い診断時間を必要とする。また、
そのような診断を行うためのプログラムの開発には、多
大なコストと長い時間とが必要である。更に、上記の診
断で、不良の生じている半導体チップを特定すること
は、必ずしも容易ではない。
か否かが診断された後に出荷される。上記の診断は、単
体の半導体チップ１２を対象とする診断に比較して著し
く複雑であり、かつ長い診断時間を必要とする。また、
そのような診断を行うためのプログラムの開発には、多
大なコストと長い時間とが必要である。更に、上記の診
断で、不良の生じている半導体チップを特定すること
は、必ずしも容易ではない。
【０００５】図８は、従来の半導体モジュールの第２の
例の構造を表す概念図である。尚、図８において、図７
に示す構成要素と同一の部分については、同一の符号を
付してその説明を省略する。図８に示す半導体モジュー
ル３０において、個々の半導体チップ３２は、自己診断
回路３４を備えている。自己診断回路３４は、外部回路
から所定の信号を受信することで半導体チップ３２の状
態を診断し、その結果を外部回路に出力する回路であ
る。半導体モジュール３０が診断の対象である場合は、
個々の半導体チップ１４の良否を比較的容易に検知する
ことができる。従って、図８に示す構造によれば、不良
チップの特定に関する困難性は回避することができる。
例の構造を表す概念図である。尚、図８において、図７
に示す構成要素と同一の部分については、同一の符号を
付してその説明を省略する。図８に示す半導体モジュー
ル３０において、個々の半導体チップ３２は、自己診断
回路３４を備えている。自己診断回路３４は、外部回路
から所定の信号を受信することで半導体チップ３２の状
態を診断し、その結果を外部回路に出力する回路であ
る。半導体モジュール３０が診断の対象である場合は、
個々の半導体チップ１４の良否を比較的容易に検知する
ことができる。従って、図８に示す構造によれば、不良
チップの特定に関する困難性は回避することができる。
【０００６】
【発明が解決しようとする課題】しかし、図８に示す半
導体チップ３２が診断対象である場合は、チップ毎に準
備されている複数の自己診断回路３４を個別に制御する
ことが必要である。また、この場合は、個々の自己診断
回路３４から出力される結果を、外部回路において個別
に読みとる必要が生ずる。このため、自己診断回路３４
が半導体チップ３２に内蔵されている場合であっても、
半導体モジュール３０の診断には、複雑な制御プログラ
ムと、長い診断時間とが必要であった。
導体チップ３２が診断対象である場合は、チップ毎に準
備されている複数の自己診断回路３４を個別に制御する
ことが必要である。また、この場合は、個々の自己診断
回路３４から出力される結果を、外部回路において個別
に読みとる必要が生ずる。このため、自己診断回路３４
が半導体チップ３２に内蔵されている場合であっても、
半導体モジュール３０の診断には、複雑な制御プログラ
ムと、長い診断時間とが必要であった。
【０００７】更に、従来の半導体モジュール１０，３０
では、その内部に不良チップが検出された場合に、その
チップを交換することが容易ではなかった。このため、
従来の半導体モジュール１０，３０は、一つでも不良チ
ップを含む場合には全体として不良であると判断されて
いた。このように、従来の半導体モジュールは、その全
体の診断が容易でないため、或いは不良チップの置き換
えが容易でないため、製造コストを増大させ易く、か
つ、製造工数を長期化させ易いという問題を有してい
た。
では、その内部に不良チップが検出された場合に、その
チップを交換することが容易ではなかった。このため、
従来の半導体モジュール１０，３０は、一つでも不良チ
ップを含む場合には全体として不良であると判断されて
いた。このように、従来の半導体モジュールは、その全
体の診断が容易でないため、或いは不良チップの置き換
えが容易でないため、製造コストを増大させ易く、か
つ、製造工数を長期化させ易いという問題を有してい
た。
【０００８】本発明は、上記のような課題を解決するた
めになされたもので、複数の半導体チップ全体の診断が
容易な半導体モジュールを提供することを第１の目的と
する。また、本発明は、不良チップの置き換えが容易な
半導体モジュールを提供することを第２の目的とする。
めになされたもので、複数の半導体チップ全体の診断が
容易な半導体モジュールを提供することを第１の目的と
する。また、本発明は、不良チップの置き換えが容易な
半導体モジュールを提供することを第２の目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
同一の基板上に搭載される複数の半導体チップを有する
半導体モジュールであって、診断を要求するモード信号
を取り込むためのモード信号ピンと、診断の結果を出力
するための結果出力ピンと、前記半導体チップの状態を
診断する自己診断回路と、前記モード信号ピンに診断を
要求するモード信号が供給された後に、前記複数の半導
体モジュールの全てが並列的に或いは直列的に診断され
るように前記自己診断回路を制御する診断制御回路と、
を備えることを特徴とするものである。
同一の基板上に搭載される複数の半導体チップを有する
半導体モジュールであって、診断を要求するモード信号
を取り込むためのモード信号ピンと、診断の結果を出力
するための結果出力ピンと、前記半導体チップの状態を
診断する自己診断回路と、前記モード信号ピンに診断を
要求するモード信号が供給された後に、前記複数の半導
体モジュールの全てが並列的に或いは直列的に診断され
るように前記自己診断回路を制御する診断制御回路と、
を備えることを特徴とするものである。
【００１０】請求項２記載の発明は、請求項１記載の半
導体モジュールであって、前記半導体チップと外部機器
との信号授受を可能とするために、前記基板上に搭載さ
れるレベル変換素子を備え、前記自己診断回路は、前記
レベル変換素子に内蔵されていることを特徴とするもの
である。
導体モジュールであって、前記半導体チップと外部機器
との信号授受を可能とするために、前記基板上に搭載さ
れるレベル変換素子を備え、前記自己診断回路は、前記
レベル変換素子に内蔵されていることを特徴とするもの
である。
【００１１】請求項３記載の発明は、請求項２記載の半
導体モジュールであって、前記診断制御回路は、前記レ
ベル変換素子に内蔵されていることを特徴とするもので
ある。
導体モジュールであって、前記診断制御回路は、前記レ
ベル変換素子に内蔵されていることを特徴とするもので
ある。
【００１２】請求項４記載の発明は、請求項１乃至３の
何れか１項記載の半導体モジュールであって、前記自己
診断回路による個々の半導体チップの診断結果を蓄積す
るメモリを備え、前記診断制御回路は、全ての半導体チ
ップの診断の終了後に、前記メモリに蓄積されている診
断結果が前記結果出力ピンに出力されるように、前記メ
モリを制御することを特徴とするものである。
何れか１項記載の半導体モジュールであって、前記自己
診断回路による個々の半導体チップの診断結果を蓄積す
るメモリを備え、前記診断制御回路は、全ての半導体チ
ップの診断の終了後に、前記メモリに蓄積されている診
断結果が前記結果出力ピンに出力されるように、前記メ
モリを制御することを特徴とするものである。
【００１３】請求項５記載の発明は、請求項１乃至４の
何れか１項記載の半導体モジュールであって、前記半導
体チップと同じ機能を有するリペア用半導体チップを供
え、前記半導体チップおよび前記リペア用半導体チップ
は何れもチップイネーブル端子を備え、前記診断制御回
路は、何れかの半導体チップに異常が認められる場合
に、その半導体チップに対して非可動を指示するチップ
ディゼーブル信号を供給し、かつ、その半導体チップの
代わりに前記リペア用半導体チップに可動を指示するチ
ップイネーブル信号を供給することを特徴とするもので
ある。
何れか１項記載の半導体モジュールであって、前記半導
体チップと同じ機能を有するリペア用半導体チップを供
え、前記半導体チップおよび前記リペア用半導体チップ
は何れもチップイネーブル端子を備え、前記診断制御回
路は、何れかの半導体チップに異常が認められる場合
に、その半導体チップに対して非可動を指示するチップ
ディゼーブル信号を供給し、かつ、その半導体チップの
代わりに前記リペア用半導体チップに可動を指示するチ
ップイネーブル信号を供給することを特徴とするもので
ある。
【００１４】請求項６記載の発明は、請求項５記載の半
導体モジュールであって、前記自己診断回路による診断
結果を格納する不揮発性メモリを備え、前記診断制御回
路は、前記不揮発性メモリに格納されている診断結果に
基づいてチップイネーブル信号およびチップディゼーブ
ル信号を出力することを特徴とするものである。
導体モジュールであって、前記自己診断回路による診断
結果を格納する不揮発性メモリを備え、前記診断制御回
路は、前記不揮発性メモリに格納されている診断結果に
基づいてチップイネーブル信号およびチップディゼーブ
ル信号を出力することを特徴とするものである。
【００１５】請求項７記載の発明は、請求項５または６
記載の半導体モジュールであって、前記リペア用半導体
チップと、前記半導体チップとは積層されていることを
特徴とするものである。
記載の半導体モジュールであって、前記リペア用半導体
チップと、前記半導体チップとは積層されていることを
特徴とするものである。
【００１６】請求項８記載の発明は、請求項１乃至７の
何れか１項記載の半導体モジュールであって、前記複数
の半導体チップは、互いに種類の異なる半導体チップを
含むことを特徴とするものである。
何れか１項記載の半導体モジュールであって、前記複数
の半導体チップは、互いに種類の異なる半導体チップを
含むことを特徴とするものである。
【００１７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００１８】実施の形態１．図１は、本発明の実施の形
態１である半導体モジュール４０の構造を表す概念図を
示す。本実施形態の半導体モジュール４０は、同一の基
板に搭載される複数の半導体チップ３２を備えている。
半導体チップ３２のそれぞれは、メモリセルアレイ等の
コア回路１４を含むと共に、複数の入出力ピン１６を備
えている。尚、図１では複数の入出力ピン１６を一本の
線で簡略して表している。
態１である半導体モジュール４０の構造を表す概念図を
示す。本実施形態の半導体モジュール４０は、同一の基
板に搭載される複数の半導体チップ３２を備えている。
半導体チップ３２のそれぞれは、メモリセルアレイ等の
コア回路１４を含むと共に、複数の入出力ピン１６を備
えている。尚、図１では複数の入出力ピン１６を一本の
線で簡略して表している。
【００１９】半導体チップ３２が備える入出力ピン１６
のそれぞれは、基板に設けられた配線を介してレベル変
換素子１８に接続されている。また、レベル変換素子１
８には、入出力ピン１６のそれぞれに対応する入出力ピ
ン２０が接続されている。尚、図１において複数の入出
力ピン２０は、一本の線で簡略して表されている。レベ
ル変換素子１８は、半導体モジュール４０の外部に配置
される回路と半導体チップ３２との間で、信号電圧など
を整合させるためのインターフェースである。入出力ピ
ン２０と外部回路との間では、アドレス信号やデータ信
号などの授受が行われる。
のそれぞれは、基板に設けられた配線を介してレベル変
換素子１８に接続されている。また、レベル変換素子１
８には、入出力ピン１６のそれぞれに対応する入出力ピ
ン２０が接続されている。尚、図１において複数の入出
力ピン２０は、一本の線で簡略して表されている。レベ
ル変換素子１８は、半導体モジュール４０の外部に配置
される回路と半導体チップ３２との間で、信号電圧など
を整合させるためのインターフェースである。入出力ピ
ン２０と外部回路との間では、アドレス信号やデータ信
号などの授受が行われる。
【００２０】半導体チップ３２には、自己診断回路３４
が内蔵されている。自己診断回路３４は、制御信号線４
２および結果信号線４４を介して診断制御回路４６に接
続されており、制御信号線４２を介して所定の信号を受
信すると、半導体チップ３２の状態を診断し、その結果
を結果信号線４４に出力する。診断制御回路４６は、Ｃ
ＰＵとメモリとを内蔵する回路であり、半導体モジュー
ル４０が備えるモード信号ピン４８、クロック信号ピン
５０、および結果出力ピン５２に接続されている。
が内蔵されている。自己診断回路３４は、制御信号線４
２および結果信号線４４を介して診断制御回路４６に接
続されており、制御信号線４２を介して所定の信号を受
信すると、半導体チップ３２の状態を診断し、その結果
を結果信号線４４に出力する。診断制御回路４６は、Ｃ
ＰＵとメモリとを内蔵する回路であり、半導体モジュー
ル４０が備えるモード信号ピン４８、クロック信号ピン
５０、および結果出力ピン５２に接続されている。
【００２１】次に、図２を参照して半導体モジュール４
０の動作について説明する。半導体図２（ａ）は、半導
体モジュール４０に診断処理を要求する場合に、モード
信号ピン４８に供給される信号波形を示す。図２（ｂ）
は、クロック信号ピン５０に供給されるクロック信号の
波形を示す。また、図２（ｃ）は診断処理の前後におけ
る半導体モジュール４０の状態を示す。
０の動作について説明する。半導体図２（ａ）は、半導
体モジュール４０に診断処理を要求する場合に、モード
信号ピン４８に供給される信号波形を示す。図２（ｂ）
は、クロック信号ピン５０に供給されるクロック信号の
波形を示す。また、図２（ｃ）は診断処理の前後におけ
る半導体モジュール４０の状態を示す。
【００２２】半導体モジュール４０の診断制御回路４６
は、クロック信号の立ち上がりエッジを受けてモード信
号を読み込む。診断制御回路４６は、モード信号がハイ
レベルに維持されている場合は半導体モジュール４０を
リセット状態に維持し、モード信号が２クロック連続し
てローレベルを維持するとテストモードに入る。
は、クロック信号の立ち上がりエッジを受けてモード信
号を読み込む。診断制御回路４６は、モード信号がハイ
レベルに維持されている場合は半導体モジュール４０を
リセット状態に維持し、モード信号が２クロック連続し
てローレベルを維持するとテストモードに入る。
【００２３】テストモードに入ると、診断制御回路４６
は、続く１クロックの期間中におけるモード信号の値に
応じて診断モードを選択する。本実施形態では、上記の
処理により、例えば、複数の半導体チップ３２の診断を
並列的に実行させる並列処理モードや、それらの診断を
直列的に実行させる直列処理モードなどが選択される。
は、続く１クロックの期間中におけるモード信号の値に
応じて診断モードを選択する。本実施形態では、上記の
処理により、例えば、複数の半導体チップ３２の診断を
並列的に実行させる並列処理モードや、それらの診断を
直列的に実行させる直列処理モードなどが選択される。
【００２４】診断モードが選択されると、診断制御回路
４６から複数の自己診断回路３４に対して、診断開始を
指令する信号が供給される。その結果、以後、所定のク
ロック期間に渡って複数の半導体チップ３２についての
診断が行われる。個々の自己診断回路３４は、半導体チ
ップ３２の診断結果を、診断モード毎に予め決定されて
いる規則に従って診断制御回路４６に供給する。診断制
御回路４６は、それらの診断結果を、送信元である自己
診断回路３４（すなわち、半導体チップ３２）と関連付
けてメモリに蓄積する。
４６から複数の自己診断回路３４に対して、診断開始を
指令する信号が供給される。その結果、以後、所定のク
ロック期間に渡って複数の半導体チップ３２についての
診断が行われる。個々の自己診断回路３４は、半導体チ
ップ３２の診断結果を、診断モード毎に予め決定されて
いる規則に従って診断制御回路４６に供給する。診断制
御回路４６は、それらの診断結果を、送信元である自己
診断回路３４（すなわち、半導体チップ３２）と関連付
けてメモリに蓄積する。
【００２５】モード信号は、全ての半導体チップ３２に
ついての診断が終了した時点でローレベルからハイレベ
ルに切り替えられる。診断制御回路４６は、クロック信
号の立ち上がりエッジと共にその切り替えを検知する
と、メモリに蓄積していた診断結果を結果出力ピン５２
に出力する。従って、半導体モジュール４０の外部で
は、その出力結果をモニタするだけで、全ての半導体チ
ップ３２の状態を、半導体チップ３２毎に把握すること
ができる。
ついての診断が終了した時点でローレベルからハイレベ
ルに切り替えられる。診断制御回路４６は、クロック信
号の立ち上がりエッジと共にその切り替えを検知する
と、メモリに蓄積していた診断結果を結果出力ピン５２
に出力する。従って、半導体モジュール４０の外部で
は、その出力結果をモニタするだけで、全ての半導体チ
ップ３２の状態を、半導体チップ３２毎に把握すること
ができる。
【００２６】モード信号は、全ての半導体チップ３２に
ついての診断結果が結果出力ピン５２に出力された後、
ハイレベルからローレベルに切り替えられる。診断制御
回路４６は、その切り替えを検知してテストモードを終
了する。
ついての診断結果が結果出力ピン５２に出力された後、
ハイレベルからローレベルに切り替えられる。診断制御
回路４６は、その切り替えを検知してテストモードを終
了する。
【００２７】上述の如く、本実施形態の半導体モジュー
ル４０では、単一の診断制御回路４６を制御するだけで
複数の半導体チップ３２についての診断を行うことがで
きる。このため、本実施形態の構造によれば、半導体モ
ジュール４０全体の診断を容易に行うことができる。
ル４０では、単一の診断制御回路４６を制御するだけで
複数の半導体チップ３２についての診断を行うことがで
きる。このため、本実施形態の構造によれば、半導体モ
ジュール４０全体の診断を容易に行うことができる。
【００２８】また、本実施形態の半導体モジュール４０
によれば、個々の半導体チップ３２の診断をチップ毎に
個別に完結させることができる。このため、本実施形態
の構造によれば、個々の半導体チップの状態に影響され
ることなく、全ての半導体チップの状態を正確に診断す
ることができる。
によれば、個々の半導体チップ３２の診断をチップ毎に
個別に完結させることができる。このため、本実施形態
の構造によれば、個々の半導体チップの状態に影響され
ることなく、全ての半導体チップの状態を正確に診断す
ることができる。
【００２９】また、本実施形態の半導体モジュール４０
によれば、個々のモジュール４０に内蔵される全ての半
導体チップ３２の診断を、そのモジュール４０の中で完
結させることができる。このため、本実施形態の構造に
よれば、複数の半導体モジュールが、単一の基板上に搭
載されているような場合においても、他のモジュール４
０の状態に影響されることなく、個々の半導体モジュー
ル４０の状態を正確に診断することができる。
によれば、個々のモジュール４０に内蔵される全ての半
導体チップ３２の診断を、そのモジュール４０の中で完
結させることができる。このため、本実施形態の構造に
よれば、複数の半導体モジュールが、単一の基板上に搭
載されているような場合においても、他のモジュール４
０の状態に影響されることなく、個々の半導体モジュー
ル４０の状態を正確に診断することができる。
【００３０】また、本実施形態の半導体モジュール４０
によれば、半導体チップ３２の診断結果が、チップ毎に
診断制御回路４６のメモリに蓄積された後、まとめて外
部回路に出力される。このため、外部回路は、その出力
結果をモニタすることで、短時間で半導体モジュール４
０の状態を診断することができ、かつ、不良の生じてい
る半導体チップ３２を容易に特定することができる。
によれば、半導体チップ３２の診断結果が、チップ毎に
診断制御回路４６のメモリに蓄積された後、まとめて外
部回路に出力される。このため、外部回路は、その出力
結果をモニタすることで、短時間で半導体モジュール４
０の状態を診断することができ、かつ、不良の生じてい
る半導体チップ３２を容易に特定することができる。
【００３１】実施の形態２．図３は、本発明の実施の形
態２である半導体モジュール６０の構造を表す概念図を
示す。本実施形態の半導体モジュール６０は、同一の基
板に搭載される複数の半導体チップ６２を備えている。
半導体チップ６２は、実施の形態１における半導体チッ
プ３２と異なり、自己診断回路を内蔵しない形式のチッ
プである。半導体チップ３２から導出される複数の入出
力ピン１６（図３では一本の線で簡略表示）は、レベル
変換素子６４に接続されている。
態２である半導体モジュール６０の構造を表す概念図を
示す。本実施形態の半導体モジュール６０は、同一の基
板に搭載される複数の半導体チップ６２を備えている。
半導体チップ６２は、実施の形態１における半導体チッ
プ３２と異なり、自己診断回路を内蔵しない形式のチッ
プである。半導体チップ３２から導出される複数の入出
力ピン１６（図３では一本の線で簡略表示）は、レベル
変換素子６４に接続されている。
【００３２】レベル変換素子６４は、単一のパッケージ
の中に、自己診断回路６６、レベル変換回路６８、およ
び制御診断制御回路７０を内蔵している。自己診断回路
６６は、所定数の半導体チップ６２に対して一つ設けら
れており、それらの半導体チップ６２の状態を順次診断
することができる。レベル変換回路６８は、実施の形態
１におけるレベル変換素子１８に相当し、入出力ピン１
６のそれぞれに対応する複数の入出力ピン２０（図３で
は一本の線で簡略表示）が接続されている。また、診断
制御回路７０は、実施の形態１における診断制御回路４
６に相当し、制御信号線４２および結果信号線４４を介
して自己診断回路６６に接続されていると共に、半導体
モジュール４０が備えるモード信号ピン４８、クロック
信号ピン５０、および結果出力ピン５２と導通してい
る。
の中に、自己診断回路６６、レベル変換回路６８、およ
び制御診断制御回路７０を内蔵している。自己診断回路
６６は、所定数の半導体チップ６２に対して一つ設けら
れており、それらの半導体チップ６２の状態を順次診断
することができる。レベル変換回路６８は、実施の形態
１におけるレベル変換素子１８に相当し、入出力ピン１
６のそれぞれに対応する複数の入出力ピン２０（図３で
は一本の線で簡略表示）が接続されている。また、診断
制御回路７０は、実施の形態１における診断制御回路４
６に相当し、制御信号線４２および結果信号線４４を介
して自己診断回路６６に接続されていると共に、半導体
モジュール４０が備えるモード信号ピン４８、クロック
信号ピン５０、および結果出力ピン５２と導通してい
る。
【００３３】本実施形態の半導体モジュール６０は、一
つのレベル変換素子６４に対応する複数の半導体チップ
６２を１単位として、実施の形態１の場合と同様の診断
処理を実行することができる。半導体モジュール６０
は、単一基板上にその１単位を複数組備えており、それ
ら複数の１単位における診断を、並列処理の手法で、或
いは直列処理の手法で実行させると共に、その結果を結
果出力ピン５２に順次出力することができる。従って、
本実施形態の半導体モジュール６０によっても、実施の
形態１のモジュール５０と同様の効果を得ることができ
る。
つのレベル変換素子６４に対応する複数の半導体チップ
６２を１単位として、実施の形態１の場合と同様の診断
処理を実行することができる。半導体モジュール６０
は、単一基板上にその１単位を複数組備えており、それ
ら複数の１単位における診断を、並列処理の手法で、或
いは直列処理の手法で実行させると共に、その結果を結
果出力ピン５２に順次出力することができる。従って、
本実施形態の半導体モジュール６０によっても、実施の
形態１のモジュール５０と同様の効果を得ることができ
る。
【００３４】また、本実施形態の半導体モジュール６０
は、半導体チップ６２とレベル変換素子６４とを基板上
に搭載するだけで実現することができる。このため、本
実施形態の構造は、一般的構造の半導体モジュール（自
己診断回路や診断制御回路を備えていないモジュール）
と同じ部品点数で実現することができると共に、そのよ
うな一般的なモジュールの回路を修正することで簡単に
実現することができる。更に、本実施形態の構成では、
半導体チップ６２に自己診断回路が内蔵されている必要
がない。従って、本実施形態の構造は、自己診断回路を
内蔵しない一般的な半導体チップを使用して容易に実現
することができる。
は、半導体チップ６２とレベル変換素子６４とを基板上
に搭載するだけで実現することができる。このため、本
実施形態の構造は、一般的構造の半導体モジュール（自
己診断回路や診断制御回路を備えていないモジュール）
と同じ部品点数で実現することができると共に、そのよ
うな一般的なモジュールの回路を修正することで簡単に
実現することができる。更に、本実施形態の構成では、
半導体チップ６２に自己診断回路が内蔵されている必要
がない。従って、本実施形態の構造は、自己診断回路を
内蔵しない一般的な半導体チップを使用して容易に実現
することができる。
【００３５】ところで、上述した実施の形態２では、自
己診断回路６６が複数の半導体チップ６２の診断を順次
実行することとしているが、本発明はこれに限定される
ものではない。すなわち、自己診断回路５６の中に、個
々の半導体チップ６２に対応する回路を複数設けて、実
施の形態１の場合と同様に、全ての半導体チップ６２に
ついての診断を並列処理し得る構造としてもよい。
己診断回路６６が複数の半導体チップ６２の診断を順次
実行することとしているが、本発明はこれに限定される
ものではない。すなわち、自己診断回路５６の中に、個
々の半導体チップ６２に対応する回路を複数設けて、実
施の形態１の場合と同様に、全ての半導体チップ６２に
ついての診断を並列処理し得る構造としてもよい。
【００３６】実施の形態３．図４は、本発明の実施の形
態３である半導体モジュール８０の構造を表す概念図を
示す。本実施形態の半導体モジュール８０は、同一の基
板に搭載される複数の半導体チップ８２を備えている。
半導体チップ８２はチップイネーブル端子８４を備えて
おり、その端子８２に供給される信号に応じて可動状
態、および非可動状態を選択的に実現する。
態３である半導体モジュール８０の構造を表す概念図を
示す。本実施形態の半導体モジュール８０は、同一の基
板に搭載される複数の半導体チップ８２を備えている。
半導体チップ８２はチップイネーブル端子８４を備えて
おり、その端子８２に供給される信号に応じて可動状
態、および非可動状態を選択的に実現する。
【００３７】半導体モジュール８０は、また、リペア用
半導体チップ８６を備えている。リペア用半導体チップ
８６は、コア回路１４と同様に機能するリペア回路８８
と、自己診断回路３４とを備えている。また、リペア用
半導体チップ８６は、上述した半導体チップ８２と同様
に、チップイネーブル端子９０に供給される信号に応じ
て可動状態、および非可動状態を選択的に実現する。
半導体チップ８６を備えている。リペア用半導体チップ
８６は、コア回路１４と同様に機能するリペア回路８８
と、自己診断回路３４とを備えている。また、リペア用
半導体チップ８６は、上述した半導体チップ８２と同様
に、チップイネーブル端子９０に供給される信号に応じ
て可動状態、および非可動状態を選択的に実現する。
【００３８】半導体モジュール８０は、更に、診断制御
回路９２、および不揮発性情報格納回路９４を備えてい
る。診断制御回路９２は、モード信号ピン４８、クロッ
ク信号ピン５０、および結果出力ピン５２と導通してお
り、実施の形態１の診断制御回路４６と同様の手法で個
々の自己診断回路３４に所定の診断処理を実行させる。
不揮発性情報格納回路９４は、書き込み可能な不揮発性
のメモリで構成されている。本実施形態において、結果
信号線４４を介して伝送される診断結果、すなわち、半
導体チップ８２およびリペア用半導体チップ８６の診断
結果は不揮発性情報格納回路９４に蓄積され、所定のタ
イミングで結果出力ピン５２から出力される。
回路９２、および不揮発性情報格納回路９４を備えてい
る。診断制御回路９２は、モード信号ピン４８、クロッ
ク信号ピン５０、および結果出力ピン５２と導通してお
り、実施の形態１の診断制御回路４６と同様の手法で個
々の自己診断回路３４に所定の診断処理を実行させる。
不揮発性情報格納回路９４は、書き込み可能な不揮発性
のメモリで構成されている。本実施形態において、結果
信号線４４を介して伝送される診断結果、すなわち、半
導体チップ８２およびリペア用半導体チップ８６の診断
結果は不揮発性情報格納回路９４に蓄積され、所定のタ
イミングで結果出力ピン５２から出力される。
【００３９】本実施形態の半導体モジュール８０では、
個々の半導体チップ８２のチップイネーブル端子８４と
診断制御回路９２、並びにリペア用半導体チップ８６の
チップイネーブル端子９０と診断制御回路９２とが、イ
ネーブル信号線９６で接続されている。診断制御回路９
２は、不揮発性情報格納回路９４に格納されている診断
結果に基づいて、何れかの半導体チップ８２に異常が認
められる場合は、そのチップ８２に対してディゼーブル
信号を供給し、かつ、そのチップ８２の代わりにリペア
用半導体チップ８６に対してイネーブル信号を供給す
る。
個々の半導体チップ８２のチップイネーブル端子８４と
診断制御回路９２、並びにリペア用半導体チップ８６の
チップイネーブル端子９０と診断制御回路９２とが、イ
ネーブル信号線９６で接続されている。診断制御回路９
２は、不揮発性情報格納回路９４に格納されている診断
結果に基づいて、何れかの半導体チップ８２に異常が認
められる場合は、そのチップ８２に対してディゼーブル
信号を供給し、かつ、そのチップ８２の代わりにリペア
用半導体チップ８６に対してイネーブル信号を供給す
る。
【００４０】診断制御回路９２は、半導体モジュール８
０が立ち上げられる毎に、上記の処理を実行して不良の
生じているチップ８２に代えて、正常なチップ８６を可
動状態とする。従って、本実施形態の構造によれば、不
良な半導体チップ８２を正常なリペア用半導体チップ８
６に置き換えることができる。このように、本実施形態
の構造によれば、半導体モジュール８０の不良を救済す
ることにより、その歩留まりを高めて、その生産コスト
を下げることができる。
０が立ち上げられる毎に、上記の処理を実行して不良の
生じているチップ８２に代えて、正常なチップ８６を可
動状態とする。従って、本実施形態の構造によれば、不
良な半導体チップ８２を正常なリペア用半導体チップ８
６に置き換えることができる。このように、本実施形態
の構造によれば、半導体モジュール８０の不良を救済す
ることにより、その歩留まりを高めて、その生産コスト
を下げることができる。
【００４１】ところで、上述した実施の形態３では、自
己診断回路３４を半導体チップ８２に内蔵させることと
しているが、本発明はこれに限定されるものではなく、
自己診断回路３４をレベル変換素子１８の中に組み込む
こととしてもよい。
己診断回路３４を半導体チップ８２に内蔵させることと
しているが、本発明はこれに限定されるものではなく、
自己診断回路３４をレベル変換素子１８の中に組み込む
こととしてもよい。
【００４２】実施の形態４．図５は、本発明の実施の形
態４である半導体モジュール１００の主要部を表す斜視
図を示す。本実施形態の半導体モジュール１００は、実
施の形態３のモジュール８０の構成と同様のブロック構
成、すなわち、図４に示すようなブロック構成を有して
いる。半導体モジュール１００は、図５に示すように、
リペア用半導体チップ８６が、特定の半導体チップ８２
の上方に配置されている点に特徴を有している。
態４である半導体モジュール１００の主要部を表す斜視
図を示す。本実施形態の半導体モジュール１００は、実
施の形態３のモジュール８０の構成と同様のブロック構
成、すなわち、図４に示すようなブロック構成を有して
いる。半導体モジュール１００は、図５に示すように、
リペア用半導体チップ８６が、特定の半導体チップ８２
の上方に配置されている点に特徴を有している。
【００４３】本実施形態の構造において、半導体チップ
８２のチップイネーブル端子８４と、リペア用半導体チ
ップ８６のチップイネーブル端子９０とは、それぞれ別
個のイネーブル信号線９６を介して診断制御回路９２に
接続されている。また、半導体チップ８２の入出力ピン
１６と、リペア用半導体チップ８６の入出力ピン１６と
は、それぞれ基板上の配線に別個に接続されている。上
記の構造によれば、リペア用半導体チップ８６を搭載す
るためのスペースを新たに設けることなく、図４に示す
構成を実現することができる。従って、本実施形態の構
造によれば、不良チップの救済が可能であり、かつ、サ
イズの小さな半導体モジュール１００を実現することが
できる。
８２のチップイネーブル端子８４と、リペア用半導体チ
ップ８６のチップイネーブル端子９０とは、それぞれ別
個のイネーブル信号線９６を介して診断制御回路９２に
接続されている。また、半導体チップ８２の入出力ピン
１６と、リペア用半導体チップ８６の入出力ピン１６と
は、それぞれ基板上の配線に別個に接続されている。上
記の構造によれば、リペア用半導体チップ８６を搭載す
るためのスペースを新たに設けることなく、図４に示す
構成を実現することができる。従って、本実施形態の構
造によれば、不良チップの救済が可能であり、かつ、サ
イズの小さな半導体モジュール１００を実現することが
できる。
【００４４】実施の形態５．図６は、本発明の実施の形
態５である半導体モジュール１１０の主要部を表す斜視
図を示す。本実施形態の半導体モジュール１１０は、複
数の半導体チップ８２のそれぞれに対応してリペア用半
導体チップ８６が設けられており、かつ、それらのリペ
ア用半導体チップ８６が個々の半導体チップ８２と積層
されている点を除き、実施の形態３のモジュール８０と
同じ構造を有している。
態５である半導体モジュール１１０の主要部を表す斜視
図を示す。本実施形態の半導体モジュール１１０は、複
数の半導体チップ８２のそれぞれに対応してリペア用半
導体チップ８６が設けられており、かつ、それらのリペ
ア用半導体チップ８６が個々の半導体チップ８２と積層
されている点を除き、実施の形態３のモジュール８０と
同じ構造を有している。
【００４５】本実施形態の構造において、半導体チップ
８２のチップイネーブル端子８４と、リペア用半導体チ
ップ８６のチップイネーブル端子９０とは、それぞれ別
個のイネーブル信号線９６を介して診断制御回路９２に
接続されている。一方、半導体チップ８２の入出力ピン
１６と、リペア用半導体チップ８６の入出力ピン１６と
は、それぞれ対応するもの同士が基板上の同一配線に接
続されている。
８２のチップイネーブル端子８４と、リペア用半導体チ
ップ８６のチップイネーブル端子９０とは、それぞれ別
個のイネーブル信号線９６を介して診断制御回路９２に
接続されている。一方、半導体チップ８２の入出力ピン
１６と、リペア用半導体チップ８６の入出力ピン１６と
は、それぞれ対応するもの同士が基板上の同一配線に接
続されている。
【００４６】本実施形態の半導体モジュール１１０は、
半導体チップ８２の診断と、リペア用半導体チップ８６
の診断とを、それぞれに内蔵されている自己診断回路３
４を用いて別個に行うことができる。そして、何れかの
半導体チップ８２に異常が認められる場合に、そのチッ
プ８２に代えて、そのチップ８２に対応するリペア半導
体チップ８６を可動状態とすることで不良部分の救済を
行うことができる。
半導体チップ８２の診断と、リペア用半導体チップ８６
の診断とを、それぞれに内蔵されている自己診断回路３
４を用いて別個に行うことができる。そして、何れかの
半導体チップ８２に異常が認められる場合に、そのチッ
プ８２に代えて、そのチップ８２に対応するリペア半導
体チップ８６を可動状態とすることで不良部分の救済を
行うことができる。
【００４７】また、本実施形態のモジュール１１０で
は、個々の半導体チップ８２に対応してリペア半導体チ
ップ３２が準備されているため、複数の半導体チップ８
２に異常が認められる場合に、それらの全てを正常なリ
ペア半導体チップ８６に置き換えることができる。この
ため、本実施形態のモジュール１１０によれば、実施の
形態３または４のモジュール８０，１００に比して更に
良好な歩留まりを得ることができる。
は、個々の半導体チップ８２に対応してリペア半導体チ
ップ３２が準備されているため、複数の半導体チップ８
２に異常が認められる場合に、それらの全てを正常なリ
ペア半導体チップ８６に置き換えることができる。この
ため、本実施形態のモジュール１１０によれば、実施の
形態３または４のモジュール８０，１００に比して更に
良好な歩留まりを得ることができる。
【００４８】また、本実施形態のモジュール１１０で
は、半導体チップ８２の入出力ピン１６と、リペア用半
導体チップ８６の入出力ピン１６とが、基板上の同じ配
線に接続されるため、基板上に準備すべき配線のピッチ
を、実施の形態４の場合に比して広げることができる。
従って、本実施形態のモジュール１１０は、実施の形態
４の場合に比して容易に製造することができる。
は、半導体チップ８２の入出力ピン１６と、リペア用半
導体チップ８６の入出力ピン１６とが、基板上の同じ配
線に接続されるため、基板上に準備すべき配線のピッチ
を、実施の形態４の場合に比して広げることができる。
従って、本実施形態のモジュール１１０は、実施の形態
４の場合に比して容易に製造することができる。
【００４９】ところで、上述した実施の形態１乃至５に
おいては、半導体モジュールに搭載される複数の半導体
チップが同じ種類のチップに限定されているが、本発明
はこれに限定されるものではなく、半導体モジュールに
搭載される複数の半導体チップは、互いに種類の異なる
ものであってもよい。より具体的には、本発明は、種類
の異なる半導体チップが同一基板上に実装されてなるＣ
ＰＵボードなどにも適用することができる。
おいては、半導体モジュールに搭載される複数の半導体
チップが同じ種類のチップに限定されているが、本発明
はこれに限定されるものではなく、半導体モジュールに
搭載される複数の半導体チップは、互いに種類の異なる
ものであってもよい。より具体的には、本発明は、種類
の異なる半導体チップが同一基板上に実装されてなるＣ
ＰＵボードなどにも適用することができる。
【００５０】また、上述した実施の形態４または５にお
いては、リペア用半導体チップ８６を、半導体チップ８
２の上層に積み重ねることとしているが、本発明はこれ
に限定されるものではなく、半導体チップ８２を、リペ
ア用半導体チップ８６の上に積み重ねることとしてもよ
い。
いては、リペア用半導体チップ８６を、半導体チップ８
２の上層に積み重ねることとしているが、本発明はこれ
に限定されるものではなく、半導体チップ８２を、リペ
ア用半導体チップ８６の上に積み重ねることとしてもよ
い。
【００５１】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
記載の発明によれば、半導体モジュールに自己診断回路
と診断制御回路とが搭載されている。このため、本発明
によれば、半導体モジュールの診断を要求する信号をモ
ード信号ピンに供給するだけで、半導体モジュールの全
体を対象とする診断を実行することができる。
ているので、以下に示すような効果を奏する。請求項１
記載の発明によれば、半導体モジュールに自己診断回路
と診断制御回路とが搭載されている。このため、本発明
によれば、半導体モジュールの診断を要求する信号をモ
ード信号ピンに供給するだけで、半導体モジュールの全
体を対象とする診断を実行することができる。
【００５２】請求項２記載の発明によれば、自己診断回
路がレベル変換素子に内蔵されている。従って、本発明
によれば、自己診断回路を内蔵していない一般的な半導
体チップを用いて、かつ、基板への実装部品点数の増加
を伴うことなく、診断の容易な半導体モジュールを実現
することができる。
路がレベル変換素子に内蔵されている。従って、本発明
によれば、自己診断回路を内蔵していない一般的な半導
体チップを用いて、かつ、基板への実装部品点数の増加
を伴うことなく、診断の容易な半導体モジュールを実現
することができる。
【００５３】請求項３記載の発明によれば、診断制御回
路がレベル変換素子に内蔵されている。このため、本発
明によれば、診断制御回路を独自に基板上に搭載するこ
となく、診断の容易な半導体モジュールを実現すること
ができる。
路がレベル変換素子に内蔵されている。このため、本発
明によれば、診断制御回路を独自に基板上に搭載するこ
となく、診断の容易な半導体モジュールを実現すること
ができる。
【００５４】請求項４記載の発明によれば、個々の半導
体チップの診断結果は、メモリに格納された後、所定の
タイミングでまとめて結果出力ピンに出力される。この
ため、外部回路側では、その信号をモニタするだけで、
短時間で、全ての半導体チップの状態を性格に把握する
ことができる。
体チップの診断結果は、メモリに格納された後、所定の
タイミングでまとめて結果出力ピンに出力される。この
ため、外部回路側では、その信号をモニタするだけで、
短時間で、全ての半導体チップの状態を性格に把握する
ことができる。
【００５５】請求項５記載の発明によれば、何れかの半
導体チップに異常が認められる場合に、そのチップをリ
ペア用半導体チップに置き換えることができる。このた
め、本発明によれば、不良を救済して、高い歩留まりを
確保することのできる半導体モジュールを実現すること
ができる。
導体チップに異常が認められる場合に、そのチップをリ
ペア用半導体チップに置き換えることができる。このた
め、本発明によれば、不良を救済して、高い歩留まりを
確保することのできる半導体モジュールを実現すること
ができる。
【００５６】請求項６記載の発明によれば、半導体チッ
プの診断状態を格納するメモリが不揮発性であるため、
診断制御回路は、半導体モジュールが立ち上げられる度
に、適正に不良チップを正常なリペア用半導体チップに
置き換えることができる。
プの診断状態を格納するメモリが不揮発性であるため、
診断制御回路は、半導体モジュールが立ち上げられる度
に、適正に不良チップを正常なリペア用半導体チップに
置き換えることができる。
【００５７】請求項７記載の発明によれば、リペア用半
導体チップと半導体チップとが積層されているため、リ
ペア用半導体チップのために専用のスペースを確保する
必要がない。このため、本発明によれば、不良救済の可
能な半導体モジュールを、サイズの増大を招くことなく
可能とすることができる。
導体チップと半導体チップとが積層されているため、リ
ペア用半導体チップのために専用のスペースを確保する
必要がない。このため、本発明によれば、不良救済の可
能な半導体モジュールを、サイズの増大を招くことなく
可能とすることができる。
【００５８】請求項８記載の発明によれば、ＣＰＵボー
ドのように複数種類の半導体チップを含む半導体モジュ
ールの診断を容易化することができる。
ドのように複数種類の半導体チップを含む半導体モジュ
ールの診断を容易化することができる。
【図１】 本発明の実施の形態１の半導体モジュールの
構造を説明するためのブロック図である。
構造を説明するためのブロック図である。
【図２】 図１に示す半導体モジュールの動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図３】 本発明の実施の形態２の半導体モジュールの
構造を説明するためのブロック図である。
構造を説明するためのブロック図である。
【図４】 本発明の実施の形態３の半導体モジュールの
構造を説明するためのブロック図である。
構造を説明するためのブロック図である。
【図５】 本発明の実施の形態４の半導体モジュールの
主要部を表す斜視図である。
主要部を表す斜視図である。
【図６】 本発明の実施の形態５の半導体モジュールの
主要部を表す斜視図である。
主要部を表す斜視図である。
【図７】 従来の半導体モジュールの第１の例を説明す
るためのブロック図である。
るためのブロック図である。
【図８】 従来の半導体モジュールの第２の例を説明す
るためのブロック図である。
るためのブロック図である。
１６、２０ 入出力ピン、 １８；６４ レベル変換
素子、 ３２；６２；８２ 半導体チップ、 ３
４；６６ 自己診断回路、 ４０；６０；８０；１０
０；１１０ 半導体モジュール、 ４２ 制御信号
線、 ４４ 結果信号線、 ４６；７０；９２ 診
断制御回路、 ４８ モード信号ピン、５０ クロッ
ク信号ピン、 ５２ 結果出力ピン、 ６８ レベ
ル変換回路、８４ チップイネーブル端子、 ９４
不揮発性情報格納回路、 ９６ イネーブル信号線。
素子、 ３２；６２；８２ 半導体チップ、 ３
４；６６ 自己診断回路、 ４０；６０；８０；１０
０；１１０ 半導体モジュール、 ４２ 制御信号
線、 ４４ 結果信号線、 ４６；７０；９２ 診
断制御回路、 ４８ モード信号ピン、５０ クロッ
ク信号ピン、 ５２ 結果出力ピン、 ６８ レベ
ル変換回路、８４ チップイネーブル端子、 ９４
不揮発性情報格納回路、 ９６ イネーブル信号線。
フロントページの続き (72)発明者 大村 隆司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 甲田 幸義 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 杉浦 和史 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 Ｆターム(参考） 2G032 AA07 AG07 AK01 AK14 AK19 AL00 AL05
Claims (8)
- 【請求項１】 同一の基板上に搭載される複数の半導体
チップを有する半導体モジュールであって、 診断を要求するモード信号を取り込むためのモード信号
ピンと、 診断の結果を出力するための結果出力ピンと、 前記半導体チップの状態を診断する自己診断回路と、 前記モード信号ピンに診断を要求するモード信号が供給
された後に、前記複数の半導体モジュールの全てが並列
的に或いは直列的に診断されるように前記自己診断回路
を制御する診断制御回路と、 を備えることを特徴とする半導体モジュール。 - 【請求項２】 前記半導体チップと外部機器との信号授
受を可能とするために、前記基板上に搭載されるレベル
変換素子を備え、 前記自己診断回路は、前記レベル変換素子に内蔵されて
いることを特徴とする請求項１記載の半導体モジュー
ル。 - 【請求項３】 前記診断制御回路は、前記レベル変換素
子に内蔵されていることを特徴とする請求項２記載の半
導体モジュール。 - 【請求項４】 前記自己診断回路による個々の半導体チ
ップの診断結果を蓄積するメモリを備え、 前記診断制御回路は、全ての半導体チップの診断の終了
後に、前記メモリに蓄積されている診断結果が前記結果
出力ピンに出力されるように、前記メモリを制御するこ
とを特徴とする請求項１乃至３の何れか１項記載の半導
体モジュール。 - 【請求項５】 前記半導体チップと同じ機能を有するリ
ペア用半導体チップを供え、 前記半導体チップおよび前記リペア用半導体チップは何
れもチップイネーブル端子を備え、 前記診断制御回路は、何れかの半導体チップに異常が認
められる場合に、その半導体チップに対して非可動を指
示するチップディゼーブル信号を供給し、かつ、その半
導体チップの代わりに前記リペア用半導体チップに可動
を指示するチップイネーブル信号を供給することを特徴
とする請求項１乃至４の何れか１項記載の半導体モジュ
ール。 - 【請求項６】 前記自己診断回路による診断結果を格納
する不揮発性メモリを備え、 前記診断制御回路は、前記不揮発性メモリに格納されて
いる診断結果に基づいてチップイネーブル信号およびチ
ップディゼーブル信号を出力することを特徴とする請求
項５記載の半導体モジュール。 - 【請求項７】 前記リペア用半導体チップと、前記半導
体チップとは積層されていることを特徴とする請求項５
または６記載の半導体モジュール。 - 【請求項８】 前記複数の半導体チップは、互いに種類
の異なる半導体チップを含むことを特徴とする請求項１
乃至７の何れか１項記載の半導体モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35204799A JP2001165998A (ja) | 1999-12-10 | 1999-12-10 | 半導体モジュール |
| US09/570,461 US6708302B1 (en) | 1999-12-10 | 2000-05-12 | Semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35204799A JP2001165998A (ja) | 1999-12-10 | 1999-12-10 | 半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001165998A true JP2001165998A (ja) | 2001-06-22 |
Family
ID=18421427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35204799A Pending JP2001165998A (ja) | 1999-12-10 | 1999-12-10 | 半導体モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6708302B1 (ja) |
| JP (1) | JP2001165998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126471A1 (ja) * | 2007-04-06 | 2008-10-23 | Nec Corporation | 半導体集積回路およびその試験方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7616631B2 (en) * | 2002-08-14 | 2009-11-10 | Lsi Corporation | Method and apparatus for debugging protocol traffic between devices in integrated subsystems |
| JP4248359B2 (ja) * | 2003-09-30 | 2009-04-02 | 三洋電機株式会社 | 半導体装置およびその試験方法 |
| JP5068188B2 (ja) * | 2008-01-21 | 2012-11-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリのテストを実行する方法、コンピュータ・プログラム、およびシステム |
| JP5319641B2 (ja) * | 2010-10-14 | 2013-10-16 | 株式会社東芝 | 診断回路および半導体集積回路 |
| US9092333B2 (en) | 2013-01-04 | 2015-07-28 | International Business Machines Corporation | Fault isolation with abstracted objects |
| CN111740743B (zh) * | 2020-06-17 | 2023-07-14 | 西安微电子技术研究所 | 一种支持串行和并行模式的低开销ad控制器电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1377859A (en) * | 1972-08-03 | 1974-12-18 | Catt I | Digital integrated circuits |
| JPS61111561A (ja) * | 1984-10-05 | 1986-05-29 | Fujitsu Ltd | 半導体装置 |
| US4729124A (en) * | 1985-12-19 | 1988-03-01 | Concurrent Computer Corporation | Diagnostic system |
| JPS6366798A (ja) | 1986-09-08 | 1988-03-25 | Toshiba Corp | 半導体記憶装置 |
| US5159598A (en) * | 1990-05-03 | 1992-10-27 | General Electric Company | Buffer integrated circuit providing testing interface |
| JP3179800B2 (ja) * | 1991-07-22 | 2001-06-25 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP2768175B2 (ja) * | 1992-10-26 | 1998-06-25 | 日本電気株式会社 | 半導体メモリ |
| JPH07174824A (ja) | 1993-12-21 | 1995-07-14 | Toshiba Corp | テスト回路を有する半導体装置 |
| WO1996003744A1 (fr) * | 1994-07-27 | 1996-02-08 | Sony Corporation | Diagnostic d'une machine ou d'un appareil, et appareil servant a cela |
| US5592493A (en) * | 1994-09-13 | 1997-01-07 | Motorola Inc. | Serial scan chain architecture for a data processing system and method of operation |
| US6480978B1 (en) * | 1999-03-01 | 2002-11-12 | Formfactor, Inc. | Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons |
-
1999
- 1999-12-10 JP JP35204799A patent/JP2001165998A/ja active Pending
-
2000
- 2000-05-12 US US09/570,461 patent/US6708302B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126471A1 (ja) * | 2007-04-06 | 2008-10-23 | Nec Corporation | 半導体集積回路およびその試験方法 |
| US8248073B2 (en) | 2007-04-06 | 2012-08-21 | Nec Corporation | Semiconductor integrated circuit and testing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| US6708302B1 (en) | 2004-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060200714A1 (en) | Test equipment for semiconductor | |
| US6876221B2 (en) | Fault tolerant semiconductor system | |
| US7633826B2 (en) | Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used | |
| US20050007172A1 (en) | Semiconductor integrated circuit device | |
| US20050185488A1 (en) | Semiconductor data storage apparatus | |
| JP2001165998A (ja) | 半導体モジュール | |
| US6670802B2 (en) | Integrated circuit having a test operating mode and method for testing a multiplicity of such circuits | |
| US7392443B2 (en) | Method and apparatus for testing DRAM memory chips in multichip memory modules | |
| US7248530B2 (en) | Integrated semiconductor memory device | |
| JP4673652B2 (ja) | 半導体装置の試験方法及び半導体装置 | |
| US20080028104A1 (en) | Semiconductor device and operation control method of semiconductor device | |
| JPH1082839A (ja) | Ｆｐｇａを使用した電子装置の診断方式 | |
| US20080222378A1 (en) | Memory module and memory module system | |
| KR20050121376A (ko) | 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법 | |
| JP3811556B2 (ja) | 半導体集積回路装置 | |
| JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
| US7188291B2 (en) | Circuit and method for testing a circuit having memory array and addressing and control unit | |
| JP3050303B2 (ja) | Ｌｓｉ論理回路評価装置 | |
| US7313732B2 (en) | Memory arrangement in a computer system | |
| EP3460799B1 (en) | Semiconductor storage device and method for controlling semiconductor storage device | |
| JPH1139226A (ja) | 自己テスト回路を内蔵する半導体装置 | |
| JP2001154924A (ja) | 駆動能力調整回路及び情報処理装置 | |
| JP2007514254A (ja) | 集積回路、試験システム、および、集積回路からエラーデータを読み出すための方法 | |
| WO2022134864A1 (zh) | 一种mram读写电压的校准电路及其校准方法、mram | |
| SU1691793A1 (ru) | Устройство дл контрол цифровых блоков |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |