JPH06232199A - フリップチップｉｃの実装構造 - Google Patents

フリップチップｉｃの実装構造

Info

Publication number
JPH06232199A
JPH06232199A JP50A JP1849793A JPH06232199A JP H06232199 A JPH06232199 A JP H06232199A JP 50 A JP50 A JP 50A JP 1849793 A JP1849793 A JP 1849793A JP H06232199 A JPH06232199 A JP H06232199A
Authority
JP
Japan
Prior art keywords
substrate
flip chip
mounting
chip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Yasuhiko Kudo
保彦 工藤
Akira Matsuzaki
顕 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP50A priority Critical patent/JPH06232199A/ja
Publication of JPH06232199A publication Critical patent/JPH06232199A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 最終実装処理の前段階でフリップチップＩＣ
の良否判定を行うことで製品の品質の向上させ、かつ多
段実装構造による実装高さを解消して、信頼性あるフリ
ップチップＩＣと母基板との実装構造を提供することを
目的とする。 【構成】 フリップチップＩＣの熱膨張係数とは差があ
る材質よりなる母基板に、フリップチップＩＣを実装す
るフリップチップＩＣの実装構造において、フリップチ
ップＩＣ１と母基板１０の熱膨張係数の間の熱膨張係数
値を有するＩＣ実装基板６にハンダバンプ３によりフリ
ップチップＩＣ１を接続すると共に、この接続したフリ
ップチップＩＣ１が、該フリップチップＩＣ１の外形と
対応しつつその外形よりわずかに大きい内形を有して前
記母基板１０に形成した開口部１１内に挿入するように
して母基板１０上に載置したＩＣ実装基板６を、ハンダ
バンプ６を介して接続して実装するようにしたものであ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、箱形の本体下面側に複
数個の電極を有するフリップチップＩＣを、前記電極と
対応する位置に電極等の導電層を設けた基板上にハンダ
バンプ及び供給ハンダを介して接続することで実装する
フリップチップＩＣの実装構造に関するものである。
【０００２】
【従来の技術】このようなフリップチップＩＣの実装構
造のいくつかの従来例を、図面を用いて説明する。ま
ず、図７は第１の従来例の実装構造を示す側面図であ
り、図において、１はフリップチップＩＣ、２はこのフ
リップチップＩＣ１の下面側に設けられた複数個のＩＣ
電極、３はこのＩＣ電極２に対応して形成された複数個
のハンダバンプ、４はこのハンダバンプ３を介して前記
フリップチップＩＣ１を面実装している母基板、５はこ
の母基板４面上に前記フリップチップＩＣ１のＩＣ電極
２の配置に対応する形状で形成された基板電極５であ
り、この基板電極５上には図示しないがフラックスやク
リームハンダ等の供給ハンダが薄膜状に印刷塗布されて
いる。
【０００３】上記構成においてフリップチップＩＣ１を
母基板４上に実装する場合は、まず母基板４面上の基板
電極５に、前記ハンダバンプ３を対応するように合わせ
てフリップチップＩＣ１を母基板４上に載置すること
で、供給ハンダを介して仮実装する。この後、リフロー
炉等により加熱処理し、ハンダバンプ３及び供給ハンダ
を溶融して前記両電極を接着する。これにより両者は電
気的、機械的に接続され、フリップチップＩＣは母基板
４上に実装される。
【０００４】また、図８は第２の従来例の実装構造を示
す側面図であり、この第２の従来例ではフリップチップ
ＩＣ１を第１の基板である母基板４に実装する際、フリ
ップチップＩＣ１を母基板４には直接実装せずに第２の
基板としてＩＣ実装基板を介した構造としているもので
ある。すなわち、図において、６はフリップチップＩＣ
１をハンダバンプ３を介して面実装しているＩＣ実装基
板、７と８とはこのＩＣ実装基板６の上面側および下面
側にそれぞれの配置で導体層により形成された基板電
極、９はこの基板電極７及び８のうちの下面側の基板電
極８の配列に対応して形成されたハンダバンプであり、
このハンダバンプ９を介して前記ＩＣ実装基板６を母基
板４上に面実装しているものである。
【０００５】この構造において、フリップチップＩＣ１
を母基板４上に実装する場合は、まず、フリップチップ
ＩＣ１をハンダバンプ３を介してＩＣ実装基板６上に面
実装する。ＩＣ実装基板６上には、むろんフリップチッ
プＩＣ１の電極の配置、つまりハンダバンプ３の配置に
対応した電極が導体層により形成されており、これらを
ハンダバンプ３と図示せぬ供給ハンダを介して仮実装す
る。
【０００６】次に、このフリップチップＩＣ１を実装し
たＩＣ実装基板６の下面側に形成したハンダバンプ９を
介して、該ハンダバンプ９の配置に対応して母基板４上
に形成されている電極上に対応するようにして母基板４
上に、やはり図示せぬ供給ハンダを介して仮実装する。
そして、これらをリフロー炉にて加熱処理することで、
ハンダバンプ３と６及び供給ハンダを溶融してフリップ
チップＩＣ１をＩＣ実装基板６に、そしてＩＣ実装基板
６を母基板４上に実装することで、フリップチップＩＣ
１を母基板４上に実装していた。
【０００７】
【発明が解決しようとする課題】しかしながら上述した
従来例のうち、まず第１の従来例においては、フリップ
チップＩＣと母基板とでは、互いの材質の違いにより熱
膨張係数に差があり、たとえばフリップチップＩＣの持
つ熱膨張係数は３．０×１０-6／℃であり、母基板が例
えばアルミナ基板（９６％アルミナ基板の場合）とする
と、その熱膨張係数は７．１×１０-6／℃となる。
【０００８】このため、これら両者を同一環境下で使用
した場合、この環境下で温度変化が生じた場合、互いの
熱膨張差によってストレスがハンダバンプにかかること
になり、フリップチップＩＣの実装の接続寿命を低下さ
せてしまうという問題が生じていた。また、母基板上に
ハンダバンプを介してフリップチップＩＣを実装すると
いう構造では、該フリップチップＩＣの表面の放熱を行
うための放熱材を、設置することが困難となっており、
またフリップチップＩＣの性能の良否判定は、母基板上
に実装し、この母基板を判定することで行うために、た
とえば母基板上に実装する前にフリップチップＩＣ自体
が不良品であったとしても、これを判定することができ
ないために作業性及び仕上がった製品の品質を低下させ
てしまうという問題もあった。
【０００９】また、第２の従来例は、フリップチップＩ
Ｃと母基板である第１の基板との間に両者の持つ熱膨張
係数の間の線膨張係数を持つＩＣ実装基板、すなわち第
２の基板を介してフリップチップＩＣを実装している
が、このような構造とすると、両者間の熱膨張係数の差
は緩和されるが、フリップチップＩＣの実装部分の高さ
が第２の基板の分だけ高くなってしまい、その他の実装
部品の高さに比べて大幅に高くなってしまって均衡がと
れず、また、装置筐体内に実装する場合などにも、実装
性を低下させてしまったり、また装置全体を大型化させ
てしまうというという問題も発生させていた。
【００１０】本発明は上述した問題点を解決するために
なされたものであり、フリップチップＩＣと第１の基板
との熱膨張係数に差があっても、接続実装寿命を低下さ
せることなく放熱性を向上させ、かつフリップチップＩ
Ｃの良否判定を容易に行うことができ、しかも多段実装
によって実装高さの増加させてしまうという問題を解決
して、信頼性あるフリップチップＩＣと第１の基板との
実装構造を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】上述した目的を達成する
ため本発明は、所定の熱膨張係数を有するフリップチッ
プＩＣを、該フリップチップＩＣの熱膨張係数とは差の
ある材質よりなる母基板上に実装するフリップチップＩ
Ｃの実装構造において、前記フリップチップＩＣと第１
の基板の熱膨張係数の間の熱膨張係数値を有する第２の
基板にハンダバンプによりフリップチップＩＣを接続
し、このフリップチップＩＣの外形と対応しつつその外
形よりわずかに大きい内形として前記第１の基板に形成
した開口部内に、前記フリップチップＩＣを挿入すると
共に、このフリップチップＩＣの周囲の第２の基板面に
形成したハンダバンプを介して第２の基板と第１の基板
とを接続して、フリップチップＩＣと第１のとを実装す
るようにしたものである。
【００１２】また、第２の基板と第１の基板との接続を
ハンダバンプを用いずに、ワイヤボンディングにより行
う場合としては、フリップチップＩＣと第１の基板の熱
膨張係数の間の熱膨張係数値を有する第２の基板にハン
ダバンプにより接続したフリップチップＩＣを第１の基
板に実装する時、前記フリップチップＩＣと第１の基板
の熱膨張係数の間の熱膨張係数値を有する第２の基板に
ハンダバンプによりフリップチップＩＣを接続し、この
第２の基板の外形と対応しつつその外形よりわずかに大
きい内形として前記第１の基板に形成した開口部内に、
前記フリップチップＩＣを接続した第２の基板を挿入す
ると共に、この第２の基板と第１の基板とをワイヤボン
ディングにより接続接続して実装することとしたもので
ある。
【００１３】
【作用】上述した構成により、フリップチップＩＣを第
１の基板に実装する場合は、まずこれらが持つ熱膨張係
数の丁度中間の間の熱膨張係数を有する第２の基板に、
フリップチップＩＣをハンダバンプにより実装し、この
フリップチップＩＣを実装した第２の基板を第１の基板
にハンダバンプにより実装する。そして、この時、第１
の基板には、第２の基板を実装しても実装高さが高くな
らないようにするために、フリップチップＩＣが入り込
む程度の大きさの開口部を第１の基板に形成しておき、
この開口部にフリップチップＩＣを挿入させた状態で第
２の基板を第１の基板上にハンダバンプを介して実装
し、加熱処理することで前記ハンダバンプを溶融してフ
リップチップＩＣを第１の基板に実装する。
【００１４】これにより、フリップチップＩＣと第１の
基板との熱膨張係数に差があっても、その中間の熱膨張
係数を有する第２の基板を介してハンダ接続するので、
ハンダバンプ部に掛かるストレスを解消し、かつ開口部
にフリップチップＩＣを挿入した状態で実装すること
で、第２の基板の分が高くならずにフリップチップＩＣ
を第１の基板に実装することができる。
【００１５】また、前記開口部をフリップチップＩＣが
挿入できる大きさではなく、フリップチップＩＣを実装
した第２の基板全体が挿入できる大きさとして形成し、
実装時において第２の基板をこの開口部内に挿入し、第
２の基板と第１の基板とをワイヤボンディングにより接
続すれば、フリップチップＩＣは熱膨張係数差によるハ
ンダバンプ部へのストレスの無い状態で第１の基板に実
装される。
【００１６】そして、フリップチップＩＣを実装した第
２の基板を、第１の基板の開口部内に挿入した状態でワ
イヤボンディング処理するので、その実装高さも高くな
ることがなく実装することができる。
【００１７】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は第１の実施例のフリップチップＩＣの実装
構造を示す要部側面図であり、図において１はフリップ
チップＩＣ、２はこのフリップチップＩＣ１の本体片面
側に形成されたＩＣ電極、３はこのＩＣ電極２に対応し
て複数個形成されたハンダバンプ、６はこのハンダバン
プ３を介してフリップチップＩＣ１を面実装している第
２の基板としてのＩＣ実装基板であり、ここではフリッ
プチップＩＣ１が下面側となるようにして配置されてい
る。
【００１８】１０はこのフリップチップＩＣ１を実装し
たＩＣ実装基板６を実装するための母基板であり、フリ
ップチップＩＣ１の外形より僅かに大きな内形を有する
開口部１１を有しており、この開口部１１から前記フリ
ップチップＩＣ１を第１の基板としての母基板１０の下
面側に貫通突出させている。１２はこの開口部１１の位
置に対応して、母基板１０の下方に配置した放熱材であ
り、前記フリップチップＩＣ１と他に母基板１０の放熱
作用にも共用できるようになっている。
【００１９】次に上記構成のフリップチップＩＣ１の実
装手順を、図２を用いて説明する。図２は第１の実施例
の実装手順を示す説明図である。フリップチップＩＣ１
を母基板１０に実装する場合は、まず、図に示すよう
に、フリップチップＩＣ１のＩＣ電極２の配置に対応さ
せてハンダバンプ３を形成し、このハンダバンプ３を介
してＩＣ実装基板６上に該ハンダバンプ３の配列と対応
して形成された基板電極７上に載置することで、フリッ
プチップＩＣ１をＩＣ実装基板６上に仮実装する。
【００２０】次に、ＩＣ実装基板６上に仮実装されたフ
リップチップＩＣ１の良否判定を、母基板１０との接続
用パッド１３をプローブ等で触れる事により行う。この
後、ＩＣ実装基板６を母基板１０に実装してもこのＩＣ
実装基板６の分の実装高さが高くならないようにするた
めに、フリップチップＩＣ１が下面側となうようにして
ＩＣ実装基板６を支持し、該フリップチップＩＣ１を母
基板１０の開口部１１の位置と対応するようにして対向
させる。そして、このＩＣ実装基板６に形成されている
母基板１０との接続用電極８に対応して形成されたハン
ダバンプ３を、母基板１０の開口部１１の周囲に形成さ
れた接続用電極１４にそれぞれ対応させるようにして合
わせることにより、フリップチップＩＣ１を開口部１１
内へと挿入して、ＩＣ実装基板６を母基板１０上に仮実
装する。
【００２１】そして、リフロー炉にて加熱処理されるこ
とによりハンダバンプ３が溶融し、フリップチップＩＣ
１とＩＣ実装基板６、そしてＩＣ実装基板６と母基板１
０とが電気的及び機械的に確実に実装されることにな
る。なお、上述した実施例におけるフリップチップＩＣ
１の母基板１０への実装位置は、図３のフリップチップ
ＩＣの実装位置の一例を示す説明図に見られるように、
同図（ａ）に示すように母基板１０の中央部に実装した
り、また（ｂ）に示すように外周辺に面した位置として
も良く、また、この図に示した位置以外にもむろん実装
可能であり、かつ、この母基板１０の開口部１１の形状
は、四角形とする必要はなく、三角形や円形等が考えれ
ることは言うまでも無い。
【００２２】さらに、フリップチップＩＣ１の良否判定
も、ＩＣ実装基板６上に実装後とせずに、ＩＣ実装基板
６を母基板１０上に実装した後に、ＩＣ実装基板６と母
基板１０との接続状態の良否判定を行う際に同時に行う
こととしても良い。次に、図４〜図６を用いて第２の実
施例を説明する。第２の実施例は、フリップチップＩＣ
１を実装したＩＣ実装基板の母基板への実装を、ハンダ
バンプを用いずにワイヤボンディングにより行う構造と
したものである。
【００２３】図４は第２の実施例のフリップチップＩＣ
の実装構造を示す要部側面図、図５は母基板における実
装レイアウト図、図６は実装手順を示す説明図である。
なお、以下の説明において、上記第１の実施例とほぼ同
様のものは同一の符号を付して説明している。図におい
て、フリップチップＩＣ１をハンダバンプ３を介して実
装しているＩＣ実装基板１５の熱膨張係数は、フリップ
チップＩＣ１の熱膨張係数３．０×１０-6／℃と同等の
熱膨張係数を有する例えばガラスセラミックス基板等を
用いている。そして、このＩＣ実装基板１５の裏面側、
すなわちフリップチップＩＣ１を搭載していない方の面
には、ワイヤボンディング電極（以下、ＷＢ電極とい
う）１６が所定の配列で形成されている。
【００２４】１７はこのＩＣ実装基板１５をワイヤボン
ディングにより実装する母基板であり、ＩＣ実装基板１
５の外形に応じた形状とし、かつＩＣ実装基板１５の外
形より僅かに大きい内形を有する開口部１８を形成して
いる。１９はこの開口部１８の周囲に形成された母基板
１７側のＷＢ電極であり、前記ＩＣ実装基板１５側のＷ
Ｂ電極１６の配置と対応した配置で形成されている。２
０はこれら両ＷＢ電極１６とＷＢ電極１９とを接続する
ワイヤである。
【００２５】また、２１はワイヤボンディング後のフリ
ップチップＩＣ１及びＩＣ実装基板１５の周囲をコーテ
ィングしている樹脂であり、シリコーン、エポキシ、フ
ェノール等よりなっている。上記構成となるようにフリ
ップチップＩＣ１を実装する場合は、まず、図６の
（ａ）に示すように、ワイヤボンディング用に所定の形
状に形成されたマウント治具２２の上に、母基板１７
と、この母基板１７の開口部１８内に位置するようにし
てＩＣ実装基板１５を、互いのＷＢ電極１６とＷＢ電極
１９が露出するように配置してセットした後、ワイヤ２
０によりＷＢ電極１６とＷＢ電極１９とを連結し、両者
を電気的に接続する。
【００２６】次に、（ｂ）に示すように、リフロー治具
２３の上に、すでにワイヤボンディングにより接続され
た母基板１７とＩＣ実装基板１５をセットする。そし
て、図示せぬＩＣ電極に対応してハンダバンプ３を複数
個形成したフリップチップＩＣ１を、前記ＩＣ実装基板
１５上に該ＩＣ実装基板１５上に形成されている図示し
ない電極と対応するようにして位置合わせした状態で載
置し、仮実装する。この後、リフロー炉により加熱処理
することにより前記ハンダバンプ３を溶融し、フリップ
チップＩＣ１とＩＣ実装基板１５とを接続する。
【００２７】最後に、本実施例では任意のコーティング
を行うが、製造設備や基板形状等の関係で、ワイヤボン
ディング，リフロー，コーティングの順序が変動する場
合があることは言うまでも無い。また、図５は母基板１
７におけるフリップチップＩＣ１のレイアウトを示すも
のであるが、このようにフリップチップＩＣ１の実装位
置は任意の複数箇所であり、またその開口部１８の形状
もやはり任意とするものである。
【００２８】
【発明の効果】以上説明したように本発明によれば、ま
ず、フリップチップＩＣと第１の基板の熱膨張係数の間
の熱膨張係数値を有する第２の基板にハンダバンプによ
りフリップチップＩＣを接続し、このフリップチップＩ
Ｃの外形と対応しつつその外形よりわずかに大きい内形
として前記第１の基板に形成した開口部内に、前記フリ
ップチップＩＣを挿入すると共に、このフリップチップ
ＩＣの周囲の第２の基板面に形成したハンダバンプを介
して第２の基板と第１の基板とを接続することにより、
フリップチップＩＣを第１の基板に実装するようにした
ので、フリップチップＩＣは熱膨張係数の差が少ない第
２の基板にハンダバンプにより実装されるため、使用環
境下において温度変化があっても、両者の熱膨張差が大
きくなることはなく、よってハンダバンプにかかるスト
レスを低減することができ、その結果フリップチップＩ
Ｃのバンプ接続寿命の信頼性を向上させることができ
る。
【００２９】また、フリップチップＩＣを第２の基板に
接続し、その後第１の基板と第２の基板とを接続するた
めに、最終的に第１の基板にフリップチップＩＣを実装
してしまう前にプローブ接触等により該フリップチップ
ＩＣの良否の判定を行うことができるので、第２の基板
への実装段階においてフリップチップＩＣが不良であっ
た場合は、その第２の基板の第１の基板への実装を中止
することができ、このため、第１の基板との実装作業の
品質、及び仕上がった製品の品質を向上することができ
る。
【００３０】さらに、フリップチップＩＣの搭載面を下
側にした第２の基板を第１の基板に実装するので、従来
の多段構造と比較して第２の基板の分の実装高さを低く
することができ、また第１の基板の下方に放熱材を配設
することによりフリップチップＩＣの放熱対策を行うこ
とが可能となり、放熱設計が容易となるという効果も得
られる。
【００３１】また、請求項２に示すように、フリップチ
ップＩＣと第１の基板の熱膨張係数の間の熱膨張係数値
を有する第２の基板にハンダバンプによりフリップチッ
プＩＣを接続し、この第２の基板の外形と対応しつつそ
の外形よりわずかに大きい内形として前記第１の基板に
形成した開口部内に、前記フリップチップＩＣを接続し
た第２の基板を挿入すると共に、この第２の基板と第１
の基板とをワイヤボンディングにより接続接続して実装
することとした。
【００３２】この場合も、使用環境下において温度変化
があったとしても、ワイヤボンディグにより、熱膨張係
数差の少ない第２の基板を第１の基板に実装しているの
で、従来のようにフリップチップＩＣと第１の基板とを
直接ハンダバンプにより接続していたことで該ハンダバ
ンプに生じていたストレスを解消することができ、よっ
て接続寿命の長い信頼性ある実装構造を得ることができ
る。
【００３３】また、第１の基板にフリップチップＩＣ及
び第２の基板を配設するための開口部を設けてあるため
に、第２の基板を介してフリップチップＩＣを第１の基
板に実装する構造としても、従来のように第２の基板の
分の実装高さが高くなってしまうというようなことはな
い。
【図面の簡単な説明】
【図１】第１の実施例のフリップチップＩＣの実装構造
を示す要部側面図である。
【図２】第１の実施例の実装手順を示す説明図である。
【図３】第１の実施例のフリップチップＩＣの実装位置
の一例を示す説明図である。
【図４】第２の実施例のフリップチップＩＣの実装構造
を示す要部側面図である。
【図５】母基板における実装レイアウト図である。
【図６】第２の実施例の実装構造を示す側面図である。
【図７】第１の従来例の実装構造を示す説明図である。
【図８】第２の従来例の実装構造を示す説明図である。
【符号の説明】
１ フリップチップＩＣ ２ ＩＣ電極 ３ ハンダバンプ ６ ＩＣ実装基板 １０ 母基板 １１ 開口部 １２ 放熱材 １４ 基板電極 １５ ＩＣ実装基板 １６ ＷＢ電極 １７ 母基板 １８ 開口部 １９ ＷＢ電極 ２０ ワイヤ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 所定の熱膨張係数を有するフリップチッ
    プＩＣを、該フリップチップＩＣの熱膨張係数とは差の
    ある材質よりなる第１の基板上に実装するフリップチッ
    プＩＣの実装構造において、 前記フリップチップＩＣと第１の基板の熱膨張係数の間
    の熱膨張係数値を有する第２の基板にハンダバンプによ
    りフリップチップＩＣを接続し、 このフリップチップＩＣの外形と対応しつつその外形よ
    りわずかに大きい内形として前記第１の基板に形成した
    開口部内に、前記フリップチップＩＣを挿入すると共
    に、 このフリップチップＩＣの周囲の第２の基板面に形成し
    たハンダバンプを介して第２の基板と第１の基板とを接
    続するようにしたことを特徴とするフリップチップＩＣ
    の実装構造。
  2. 【請求項２】 所定の熱膨張係数を有するフリップチッ
    プＩＣを、該フリップチップＩＣの熱膨張係数とは差の
    ある材質よりなる第１の基板上に実装するフリップチッ
    プＩＣの実装構造において、 前記フリップチップＩＣと第１の基板の熱膨張係数の間
    の熱膨張係数値を有する第２の基板にハンダバンプによ
    りフリップチップＩＣを接続し、 この第２の基板の外形と対応しつつその外形よりわずか
    に大きい内形として前記第１の基板に形成した開口部内
    に、前記フリップチップＩＣを接続した第２の基板を挿
    入すると共に、 この第２の基板と第１の基板とをワイヤボンディングに
    より接続するようにしたことを特徴とするフリップチッ
    プＩＣの実装構造。
JP50A 1993-02-05 1993-02-05 フリップチップｉｃの実装構造 Pending JPH06232199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06232199A (ja) 1993-02-05 1993-02-05 フリップチップｉｃの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06232199A (ja) 1993-02-05 1993-02-05 フリップチップｉｃの実装構造

Publications (1)

Publication Number Publication Date
JPH06232199A true JPH06232199A (ja) 1994-08-19

Family

ID=11973263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06232199A (ja) 1993-02-05 1993-02-05 フリップチップｉｃの実装構造

Country Status (1)

Country Link
JP (1) JPH06232199A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator
JP2010523005A (ja) * 2007-03-29 2010-07-08 テミック オートモーティブ オブ ノース アメリカ インコーポレイテッド チップ基板における熱放散

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator
JP2010523005A (ja) * 2007-03-29 2010-07-08 テミック オートモーティブ オブ ノース アメリカ インコーポレイテッド チップ基板における熱放散
KR101489699B1 (ko) * 2007-03-29 2015-02-04 컨티넨탈 오토모티브 시스템즈 인코포레이티드 칩 기판들에서 열 소산

Similar Documents

Publication Publication Date Title
US6208025B1 (en) Microelectronic component with rigid interposer
JP2570637B2 (ja) Ｍｃｍキャリア
JPH05211202A (ja) 複合フリップ・チップ半導体装置とその製造およびバーンインの方法
JPH09260436A (ja) 半導体装置
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2001185585A (ja) 半導体装置およびその製造方法
JPH06232199A (ja) フリップチップｉｃの実装構造
JP2936819B2 (ja) Ｉｃチップの実装構造
JP3529507B2 (ja) 半導体装置
JP2002324873A (ja) 半導体装置及びその製造方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JPH11340352A (ja) 実装構造体
JPH11204692A (ja) 半導体装置
JP3739632B2 (ja) 半導体装置およびその製造方法
JPS60100443A (ja) 半導体装置の実装構造
JPH1126634A (ja) 半導体装置
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JPH11224915A (ja) 半導体接続用基板
JPH08213497A (ja) 半導体装置及びその製造方法
JP2746248B2 (ja) チップキャリア及びチップキャリアの半田付け方法
JPH10135369A (ja) 半導体集積回路装置およびその製造方法
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
JP2000299399A (ja) 半導体装置
JPH10173000A (ja) 高密度実装用半導体パッケージ及びその実装方法