KR100628519B1 - 시스템 온 보드 및 그 제조방법 - Google Patents

시스템 온 보드 및 그 제조방법 Download PDF

Info

Publication number
KR100628519B1
KR100628519B1 KR20000063462A KR20000063462A KR100628519B1 KR 100628519 B1 KR100628519 B1 KR 100628519B1 KR 20000063462 A KR20000063462 A KR 20000063462A KR 20000063462 A KR20000063462 A KR 20000063462A KR 100628519 B1 KR100628519 B1 KR 100628519B1
Authority
KR
South Korea
Prior art keywords
board
semiconductor chips
mounting surface
semiconductor chip
bonding
Prior art date
Application number
KR20000063462A
Other languages
English (en)
Other versions
KR20020032797A (ko
Inventor
고준영
장옥형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20000063462A priority Critical patent/KR100628519B1/ko
Publication of KR20020032797A publication Critical patent/KR20020032797A/ko
Application granted granted Critical
Publication of KR100628519B1 publication Critical patent/KR100628519B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 시스템 온 보드(SOB)에 관한 것으로, 더욱 구체적으로는 투명한 재질의 보드(Board) 위에 다수의 반도체 칩(Semiconductor chip)을 실장시킨 것을 특징으로 하는 시스템 온 보드의 구조 및 그 제조방법에 관한 것이며, 이를 위하여 투명한 재질의 보드 위에 다수의 반도체 칩이 실장된 구조에 있어서 각 반도체 칩과 실장면 사이에 접착제가 개재되어 결합되고 각 반도체 칩의 본딩패드와 실장면의 금속배선 사이에 접속물질이 개재되며, 각 접속물질이 투명한 재질의 보드를 관통하는 레이저 빔에 의해 국부적으로 용융되어 연결된 구조를 특징으로 하는 시스템 온 보드의 구조 및 그 제조방법을 개시하고, 이러한 구조 및 방법을 통하여 다수의 반도체 칩을 개별적으로 보드 위에 실장함으로써 개개의 접속불량에 따른 손실을 최소화할 수 있으며, 투명한 재질의 보드를 이용함으로써 개개의 반도체 칩이 실장되는 과정에서 불량이 발생하는 것을 조기에 발견하여 이를 개선할 수 있고, 나아가 단일 보드 위에 적어도 하나의 중앙처리장치와 다수의 기억소자를 포함하는 다수의 반도체 칩을 실장함으로써 단일 보드 위에 완전한 시스템을 구현할 수 있다.
레이저 빔, 금속배선, 응력(Stress), 시스템 온 보드(SOB), 중공부

Description

시스템 온 보드 및 그 제조방법{ System on board and manufacturing method thereof }
도 1은 기존의 모듈을 도시한 사시도,
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 모습을 도시한 단면도,
도 3은 본 발명의 일 실시예에 따른 시스템 온 보드를 도시한 사시도,
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 절단한 모습을 도시한 단면도,
도 5는 다수의 반도체 칩에 대응되는 금속배선이 형성된 일 예를 도시한 구성도,
도 6a 내지 도 6e는 도 3의 시스템 온 보드의 제조공정을 각각 도시한 공정도,
도 7은 본 발명의 다른 실시예에 따른 시스템 온 보드를 도시한 측면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 110, 210 : 보드 12, 112 : 외부접속단자
14, 114 : 실장면 16 : 전극단자
20, 120, 220 : 반도체 칩 22 : 리드
32, 132 : 접속물질 100 : 모듈(Module)
116 : 금속배선 118 : 중공부
122 : 본딩패드 124 : 활성면
130 : 접착제 140 : 집광수단
142 : 레이저 빔(Laser beam)
200, 300 : 시스템 온 보드(SOB)
본 발명은 시스템 온 보드(SOB ; System On Board)에 관한 것이며, 더욱 구체적으로는 투명한 재질의 보드(Board) 위에 다수의 반도체 칩(Semiconductor chip)을 실장시킨 것을 특징으로 하는 시스템 온 보드의 구조 및 그 제조방법에 관한 것이다.
전자 산업의 기초인 반도체 패키지는 기본적으로 웨이퍼(Wafer) 상에 집적회로(IC ; Integrated Circuit)를 형성하여 다수의 반도체 칩을 제조하는 전공정 (Fabrication)과, 웨이퍼로부터 각 반도체 칩을 분리하여 개개의 반도체 패키지로 조립하는 후공정(Assembly)을 통하여 제조되며, 이들 다수의 반도체 패키지를 다시 조합시켜 컴퓨터(Computer), 텔레비전(Television), 브씨알(VCR) 등의 전자 제품에 사용하는 것이 일반적이다.
최근에는 이러한 중간단계를 배제하고 하나의 반도체 칩 위에 여러 가지 기능을 포함하는 집적회로를 형성하여 최종제품을 구현하는 소위 시스템 온 칩(SOC ; System On Chip) 개념이 등장하였고, 이 개념에 따라 대응되는 기술을 개발하기 위 하여 관련 업체에서 많은 노력을 기울이고 있다.
그러나, 상기한 시스템 온 칩(SOC) 기술은 막대한 양의 자금과 시간 및 연구인력을 투입하여야 하는 등 기술개발의 어려움이 있어 단시일 내에 실용화되기는 어렵다. 또한, 위와 유사한 개념으로 기존의 모듈(Module)과 같은 기술이 실용화되어 있으나 기억 소자(Memory chip)와 같은 동일한 반도체 칩을 보드 위에 실장한 것으로 여러 가지 기능을 모두 포함하는 시스템(System)을 구현하지 못하고 있다.
도 1은 기존의 모듈(100)을 도시한 사시도이며, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 면을 도시한 단면도이다. 도 1 및 도 2를 참고로 하여 기존의 모듈 구조를 설명한다.
기존의 모듈(100)은 일측에 탭(TAB)과 같은 외부접속단자(12)가 형성된 보드(10)와 보드의 실장면(14) 위로 다수의 반도체 칩(20)들이 실장된 구조를 특징으로 하며, 각 반도체 칩(20)은 실장면(14) 위의 전극단자(16) 위로 리드(22)를 통하여 접속된다. 각 전극단자(16)는 보드의 표면에 형성된 금속배선(도시되지 않음)을 통하여 탭(12)에 전기적으로 연결되어 있으며, 전극단자(16)와 리드(22)는 솔더(Solder)와 같은 접속물질(32)을 통하여 전기적으로 연결된다.
이와 같은 구조의 모듈에서는 각 반도체 칩이 리드와 같은 수단을 통하여 보드 위에 실장되기 때문에 각 반도체 칩이 보드 내에서 차지하는 실장면적이 일정한 영역 이상으로 한정되며, 또한 각 전극단자와 리드를 연결하기 위하여 일괄적으로 보드에 열을 가하는 방식을 적용하기 때문에 개개의 실장불량에 적극적으로 대처하기 어려운 점이 있다.
좀 더 상세히 설명하면, 보드의 실장면 위로 형성된 각 전극단자들이 차지하는 면적을 확보하기 위하여 각 반도체 칩에 대응되는 실장면적이 늘어나게 되고, 각 리드와 전극단자가 일괄적으로 가열되어 접속되기 때문에 임의의 반도체 칩에 대하여 부분적으로 접속불량이 발생하는 경우에도 모든 반도체 칩을 보드에서 제거한 후 다시 보드에 실장하여야 하는 불편을 갖는다.
본 발명의 목적은 반도체 칩이 실장되는 실장면적을 최소화할 수 있는 구조의 시스템 온 보드(SOB)를 제공한다.
본 발명의 다른 목적은 개개의 반도체 칩이 보드 위에 실장된 상태를 확인할 수 있는 구조의 시스템 온 보드를 제공한다.
이러한 목적들을 달성하기 위하여 본 발명은 본딩패드들이 구비된 활성면을 갖는 반도체 칩들과; 반도체 칩들이 대응되는 실장영역들이 형성된 실장면과, 실장면 위에 형성되며 적어도 하나의 본딩패드에 접속되는 금속배선들, 및 실장면의 일측을 따라 배열된 외부접속단자를 포함하고 투명한 재질로 형성된 보드와; 반도체 칩의 활성면과 실장영역 사이에 개재되어 반도체 칩을 실장면에 부착시키는 접합제; 및 본딩패드와 금속배선 사이에 개재되어 본딩패드와 금속배선을 전기적으로 연결하는 접속물질;을 포함하고, 접속물질은 투명한 재질의 보드를 관통하여 국부적으로 조사되는 레이저 빔을 통하여 용융되어 본딩패드와 금속배선을 연결하는 것을 특징으로 하는 시스템 온 보드를 제공한다.
또한, 위와 같은 목적들을 달성하기 위하여 본 발명은 상기와 같은 구조의 시스템 온 보드를 제조하는 방법으로 (a) 투명한 재질의 보드를 제공하는 단계와; (b) 다수의 반도체 칩을 제공하는 단계와; (c) 본딩패드를 제외한 각 반도체 칩의 활성면 위로 접착제를 형성하는 단계와; (d) 본딩패드 위로 접속물질을 형성하는 단계와; (e) 접합제를 보드에 접합하여 반도체 칩을 보드에 결합하는 단계; 및 (e) 투명한 재질의 보드를 관통하여 국부적으로 조사되는 레이저 빔을 이용하여 본딩패드와 보드의 금속배선을 전기적으로 연결시키는 단계;를 포함하는 시스템 온 보드 제조방법을 제공한다.
이하 첨부도면을 참고로 하여 본 발명의 바람직한 실시예들을 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 시스템 온 보드(200)를 도시한 사시도이며, 도 4는 도 3의 Ⅳ-Ⅳ선을 따라 절단한 모습을 도시한 단면도이고, 도 5는 다수의 반도체 칩에 대응되는 금속배선이 형성된 일 예를 도시한 구성도이다. 도 3 내지 도 5를 참고로 하여 본 발명의 일 실시예에 따른 시스템 온 보드의 구조를 설명하면 다음과 같다.
본 발명의 일 실시예에 따른 시스템 온 보드(200)는 일측에 탭(TAB)과 같은 외부접속단자(112)가 형성된 보드(110)와 보드의 실장면(114) 위로 다수의 반도체 칩(120)들이 실장된 구조를 특징으로 하며, 각 반도체 칩(120)은 보드(110)의 실장면(114) 위에 형성된 금속배선(116)에 본딩패드(122)가 접속물질(132)을 통하여 전기적으로 연결되고, 또한 각 반도체 칩은 실장면 위에 접착제(130)가 개재되어 접 착되어 있다.
본 발명에 적용되는 보드(110)는 유리(Glass)와 같은 투명한 재질로 형성되는 것이 바람직하며, 이에 따라 투명한 재질의 보드(110)를 관통하여 레이저 빔이 국부적으로 조사됨으로써 각 본딩패드(122)와 금속배선(116) 사이의 접속물질(132)이 용융되어 서로 전기적으로 연결될 수 있다. 이때, 금속배선이 용융되는 온도는 접속물질이 용융되는 온도보다 높게 구성되어야 하고, 레이저 빔의 조사를 통해 가해지는 열의 온도는 금속배선의 용융온도보다 낮고 접속물질의 용융온도보다 높게 구성되어야 한다.
또한, 보드에 실장되는 반도체 칩들은 적어도 하나의 중앙처리장치(CPU ; Central Unit Process)와 다수의 기억소자를 포함하고, 이를 통하여 단일 보드 위에서 다양한 기능 - 연산, 기억, 제어 등 - 을 모두 포함하는 완전한 시스템을 구현할 수 있다.
본 발명의 특징 중 한 가지는 반도체 칩(120)의 실장면적이 최소화된다는 것이며, 이는 도 5에 도시된 바와 같은 금속배선(116)의 형상을 이용하여 구현될 수 있다. 즉, 보드의 실장면 위에 형성되는 금속배선(116)이 극히 미세한 간격으로 평행하게 형성되고, 이에 대응되는 다수 반도체 칩(120)의 활성면(124) 위에 형성된 본딩패드들(12)이 각 금속배선(116)을 기준으로 서로 엇갈리게 형성되는 등 각 금속배선(116)이 적어도 하나의 본딩패드(122)에 연결될 수 있도록 형성됨으로써 일정한 크기의 실장면을 갖는 보드에 대하여 보다 많은 수의 반도체 칩을 실장할 수 있게 된다.
또한, 보드 위로 다수의 반도체 칩이 실장될 때 각 반도체 칩이 범프를 이용하여 실장되는 경우 각 범프를 보드의 외부접속단자에 연결하기 위해서는 적어도 3중 이상으로 구성된 금속배선층(Metal layer)을 포함하는 다중 보드(Multi layer board)가 사용되어야 하지만, 이와 달리 본 발명에 따른 금속배선을 포함하는 보드 - 좀 더 구체적으로는, 투명한 재질의 보드를 통하여 조사되는 레이저 빔에 의해 개별적으로 용융되는 접속물질을 이용한 경우 - 에 있어서는 최대 2중으로 구성된 금속배선층을 포함하는 보드를 사용하는 것으로 충분하며, 바람직하게는 보드의 실장면 위로 형성된 단층의 금속배선만으로 구성될 수 있다.
이때, 다수의 반도체 칩에 대하여 동일한 기능을 담당하는 본딩패드들은 동일한 금속배선에 연결될 수 있으며, 이와 달리 각 본딩패드는 단 하나의 금속배선에만 연결되어야 한다.
도 6a 내지 도 6e는 도 3의 시스템 온 보드(200)를 제조하는 방법을 각 공정별로 도시한 공정도이며, 도 6a 내지 도 6e를 참고로 하여 이를 상세히 설명하면 다음과 같다.
본 발명에 따른 시스템 온 보드의 제조방법은 먼저 투명한 재질의 보드(110)의 실장면(114) 위로 금속배선(116)들을 형성하는 단계(도 6a)와, 금속배선(116)이 형성된 실장면의 일정 영역을 제거하여 중공부(118)를 형성하는 단계(도 6b)를 포함하고, 이처럼 금속배선들과 각 금속배선이 반도체 칩의 본딩패드에 대응되는 영역을 기준으로 중공부(118)들이 형성된 보드를 제공한다. 이때 금속배선(116)들은 도 5에 도시된 바와 같이 실장되는 반도체 칩의 본딩패드(122)들에 대응되도록 형 성된다.
다음으로 반도체 칩(120)을 제공하는 단계를 수행한다. 반도체 칩(120)은 본딩패드(122)들이 형성된 활성면(124)을 갖고 있으며, 본딩패드를 제외한 활성면 위로 접착제(130)가 형성된다(도 6c). 접착제(130) 사이로 접속물질(132)이 개재된 후, 활성면(124)이 실장면(114)에 대응되도록 보드(110)에 결합되어 접착제(130)를 매개로 하여 다수의 반도체 칩(120)이 보드에 실장된다(도 6d).
마지막으로 투명한 재질의 보드(110)를 관통하는 레이저 빔(142)을 국부적으로 조사하여 각 본딩패드(122)와 금속배선(116) 사이의 접속물질(132)을 용융시킴으로써 본딩패드와 금속배선을 전기적으로 연결한다(도 6e). 레이저 빔(142)은 렌즈(Lens)와 같은 집광수단(140)을 통하여 임의의 지점으로 조사될 수 있으며, 이에 따라 단일 보드(110) 위에 다수의 반도체 칩(120)들을 개별적으로 실장시킬 수 있는 이점을 갖는다.
이때, 보드(110)의 실장면 위에 형성된 중공부(118)는 접속물질(132)을 통해 연결되는 본딩패드(122)와 금속배선(116) 사이에 발생되는 응력(Stress)을 흡수하는 역할을 할 수 있다. 좀 더 상세히 설명하면, 본딩패드와 금속배선을 연결하는 접속물질이 레이저 빔(Laser beam)에 의해 용융됨에 따라 본딩패드와 접속물질간 또는 접속물질과 금속배선간의 열팽창계수(CTE ; Coefficient Thermal Expansion)의 차이로 인하여 응력이 발생할 수 있고, 이러한 응력은 보드의 실장면에 형성된 중공부(118)를 통하여 완충될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 시스템 온 보드(300)를 도시한 측면도 이며, 도 7을 참고하여 이를 설명하면 다음과 같다.
도 7에 도시된 시스템 온 보드(300)는 투명한 재질의 보드(210)와 다수의 반도체 칩(220)들로 구성된 보드가 제조된 후, 각 보드의 실장면을 반대 방향으로 대향시킨 후 결합한 것을 특징으로 하는 시스템 온 보드의 예를 나타낸다.
이상에서 설명한 바와 같이, 본 발명에 따른 시스템 온 보드는 투명한 재질의 보드 위에 다수의 반도체 칩을 실장함으로써 다양한 기능을 포함하는 완전한 시스템을 단일 보드 위에 구현하고 있으며, 이를 위하여 각 반도체 칩을 개별적으로 보드 위에 실장할 수 있는 제조방법을 개시하고, 이러한 구조 및 제조방법을 통하여 단일 보드 위에 시스템을 구현할 수 있는 장점을 갖는다.
본 발명에 따른 시스템 온 보드는 다수의 반도체 칩을 개별적으로 보드 위에 실장함으로써 개개의 접속불량에 따른 손실을 최소화할 수 있으며, 투명한 재질의 보드를 이용함으로써 개개의 반도체 칩이 실장되는 과정에서 불량이 발생하는 것을 조기에 발견하여 이를 개선할 수 있고, 나아가 단일 보드 위에 적어도 하나의 중앙처리장치와 다수의 기억소자를 포함하는 다수의 반도체 칩을 실장함으로써 단일 보드 위에 완전한 시스템을 구현할 수 있다.

Claims (5)

  1. 본딩패드들이 구비된 활성면을 갖는 반도체 칩들;
    상기 반도체 칩들이 대응되는 실장영역들이 형성된 실장면과, 상기 실장면 위에 형성되며 적어도 하나의 본딩패드에 접속되는 금속배선들, 및 상기 실장면의 일측을 따라 배열된 외부접속단자를 포함하고, 투명한 재질로 형성된 보드;
    상기 반도체 칩의 활성면과 상기 실장영역 사이에 개재되어 상기 반도체 칩을 상기 실장면에 부착시키는 접합제; 및
    상기 본딩패드와 상기 금속배선 사이에 개재되어 상기 본딩패드와 상기 금속배선을 전기적으로 연결하는 접속물질;
    을 포함하고, 상기 접속물질은 상기 투명한 재질의 보드를 관통하여 국부적으로 조사되는 레이저 빔을 통하여 용융되어 상기 본딩패드와 금속배선을 연결하는 것을 특징으로 하는 시스템 온 보드.
  2. 제 1 항에 있어서, 상기 반도체 칩들은 적어도 하나의 중앙처리장치와 다수의 기억소자를 포함하는 것을 특징으로 하는 시스템 온 보드.
  3. 제 1 항에 있어서, 상기 보드는 상기 본딩패드들이 대응되는 영역을 따라 상기 실장면의 표면이 부분적으로 제거되어 중공부가 형성된 것을 특징으로 하는 시스템 온 보드.
  4. 제 1 항의 시스템 온 보드를 제조하는 방법에 관한 것이며,
    (a) 투명한 재질의 보드를 제공하는 단계;
    (b) 다수의 반도체 칩을 제공하는 단계;
    (c) 상기 본딩패드를 제외한 각 반도체 칩의 활성면 위로 접착제를 형성하는 단계;
    (d) 상기 본딩패드 위로 접속물질을 형성하는 단계;
    (e) 상기 접합제를 상기 보드에 접합하여 상기 반도체 칩을 상기 보드에 결합하는 단계; 및
    (e) 상기 투명한 재질의 보드를 관통하여 국부적으로 조사되는 레이저 빔을 이용하여 상기 본딩패드와 상기 보드의 금속배선을 전기적으로 연결시키는 단계;
    를 포함하는 시스템 온 보드 제조방법.
  5. 제 4 항에 있어서, (a) 단계는
    (a-1) 투명한 재질의 보드를 공급하는 단계;
    (a-2) 상기 실장면 위로 상기 금속배선을 형성하는 단계; 및
    (a-3) 상기 본딩패드에 대응되는 실장면의 표면이 제거되어 중공부가 형성되는 단계;
    를 포함하는 것을 특징으로 하는 시스템 온 보드 제조방법.
KR20000063462A 2000-10-27 2000-10-27 시스템 온 보드 및 그 제조방법 KR100628519B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20000063462A KR100628519B1 (ko) 2000-10-27 2000-10-27 시스템 온 보드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20000063462A KR100628519B1 (ko) 2000-10-27 2000-10-27 시스템 온 보드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020032797A KR20020032797A (ko) 2002-05-04
KR100628519B1 true KR100628519B1 (ko) 2006-09-26

Family

ID=19695768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000063462A KR100628519B1 (ko) 2000-10-27 2000-10-27 시스템 온 보드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100628519B1 (ko)

Also Published As

Publication number Publication date
KR20020032797A (ko) 2002-05-04

Similar Documents

Publication Publication Date Title
US4949224A (en) Structure for mounting a semiconductor device
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
JP3499202B2 (ja) 半導体装置の製造方法
KR20020060558A (ko) 반도체장치
US6756686B2 (en) Semiconductor device
US6677219B2 (en) Method of forming a ball grid array package
US5243497A (en) Chip on board assembly
US6893890B2 (en) Method of producing a light-emitting diode
JPH04273451A (ja) 半導体装置
KR100910614B1 (ko) 반도체 장치 및 그의 제조방법
JPH07115151A (ja) 半導体装置及びその製造方法
US20040245651A1 (en) Semiconductor device and method for fabricating the same
US7649250B2 (en) Semiconductor package
JPH01235264A (ja) 半導体集積回路装置
JP2871636B2 (ja) Lsiモジュールとその製造方法
KR100628519B1 (ko) 시스템 온 보드 및 그 제조방법
JPS6220707B2 (ko)
JP2907195B2 (ja) 半導体装置の製造方法
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JP3195548B2 (ja) 半導体装置および半導体モジュールならびに半導体モジュールの製造方法
JP2001176940A (ja) 半導体モジュールの製造方法
JPS60138948A (ja) 半導体装置用パツケ−ジ
JPH11145374A (ja) 半導体チップの接続方法および半導体集積回路
JPH0834282B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee