JPH022652A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH022652A JPH022652A JP14880888A JP14880888A JPH022652A JP H022652 A JPH022652 A JP H022652A JP 14880888 A JP14880888 A JP 14880888A JP 14880888 A JP14880888 A JP 14880888A JP H022652 A JPH022652 A JP H022652A
- Authority
- JP
- Japan
- Prior art keywords
- block
- ground
- power supply
- wiring
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000872 buffer Substances 0.000 claims abstract description 23
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係り、特に最小限りマス
クパターンの変更によって顧客の要求を満足しなければ
ならないカスタムＬＳＩなどのポンディングパッド周辺
のマスクパターンに関する。
クパターンの変更によって顧客の要求を満足しなければ
ならないカスタムＬＳＩなどのポンディングパッド周辺
のマスクパターンに関する。
一般に、ある特定の端子に大電流を流す必要がある場合
、発生するノイズや電源およびグランドの電位の変動が
他の端子に影響を与えるのを防ぐ必要があり、仁のため
出力バッファ用の電源およびグランドの配線を分割する
必要がある。
、発生するノイズや電源およびグランドの電位の変動が
他の端子に影響を与えるのを防ぐ必要があり、仁のため
出力バッファ用の電源およびグランドの配線を分割する
必要がある。
例えば、第２＠のように、大電流を考慮した出力バッフ
ァやポンディングパッドを含むマスクパターンの二個の
ブロック７．８には、出力バッファ用の専用の電源もし
くはグランドの配線７ｏが必要である。この専用の電源
もしくはグランドの配線７０は、他の出力バッ７アボン
ディングパッドを含むマスクパターンのブロック９の出
力バッファ用の電源もしくはグランドの配線７１と分割
されて、各専用の配線となっている。
ァやポンディングパッドを含むマスクパターンの二個の
ブロック７．８には、出力バッファ用の専用の電源もし
くはグランドの配線７ｏが必要である。この専用の電源
もしくはグランドの配線７０は、他の出力バッ７アボン
ディングパッドを含むマスクパターンのブロック９の出
力バッファ用の電源もしくはグランドの配線７１と分割
されて、各専用の配線となっている。
前述した従来のポンディングパッド周辺のマスクパター
ンは、出力バッファ用の電源およびグランドの配線７０
．７１が固定となっているので、大電流を流す必要のあ
る端子は決まった箇所にしか置けないという欠点がある
。また、大電流を流す必要のある端子を増減させるため
Ｉこは、固定となっている出力バッファ用の電源および
グランドの配ｌｌｌ７０を引きなおさねばならないとい
う欠点がある。
ンは、出力バッファ用の電源およびグランドの配線７０
．７１が固定となっているので、大電流を流す必要のあ
る端子は決まった箇所にしか置けないという欠点がある
。また、大電流を流す必要のある端子を増減させるため
Ｉこは、固定となっている出力バッファ用の電源および
グランドの配ｌｌｌ７０を引きなおさねばならないとい
う欠点がある。
本発明の目的は、前記欠点を解決し、出力バッファ用の
複数の電源およびグランドの配線を容易ｌこ引きことを
可能とし、自由な個数の端子毎の出力バッファ用の専用
の電源およびグランドの配線を容易（こ引くことを可能
とする半導体集積回路装置を提供することにある。
複数の電源およびグランドの配線を容易ｌこ引きことを
可能とし、自由な個数の端子毎の出力バッファ用の専用
の電源およびグランドの配線を容易（こ引くことを可能
とする半導体集積回路装置を提供することにある。
本発明の半導体集積回路装置の構成は、少なくとも２本
の電源もしくはグランド配線と、第一の電源もしくはグ
ランド配線に接続された出力バッファ及びポンティング
パッドとをもつマスクパターンの第一のブロックと、こ
の第一のブロックと同様な第三のブロックと、前記第一
、第三のブロックの間に挿入し、前記第一のブロックの
第二以降の電源もしくはグランド配線を前記第三のブロ
ックの第一の電源もしくはグランド配線に接続するマス
クパターンの第二のブロックとを備えたことを％像とす
る。
の電源もしくはグランド配線と、第一の電源もしくはグ
ランド配線に接続された出力バッファ及びポンティング
パッドとをもつマスクパターンの第一のブロックと、こ
の第一のブロックと同様な第三のブロックと、前記第一
、第三のブロックの間に挿入し、前記第一のブロックの
第二以降の電源もしくはグランド配線を前記第三のブロ
ックの第一の電源もしくはグランド配線に接続するマス
クパターンの第二のブロックとを備えたことを％像とす
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の半導体集積回路装置のマス
クパターンを示す平面図である。第１図において、本実
施例は、電源もしくはグランドのポンディングパッドを
含むマスクパターンのブロック（以下、電源グランドブ
ロックという）１と、出力ブロック２と、このブロック
２と同様なｍ個の並びのブロックと、出力ブロック４と
、この出力ブロック４と同様なｎ個の並びのブロックと
、出力バッファやポンディングパッドを含むマスクパタ
ーンのブロック（以下、出力ブロックという）６と、出
力ブロックと出力ブロック４．６との間に各々挿入し電
源もしくはグランド配線を適宜接続するブロック（以下
、接続ブロックという）３゜５とを含み構成される。
クパターンを示す平面図である。第１図において、本実
施例は、電源もしくはグランドのポンディングパッドを
含むマスクパターンのブロック（以下、電源グランドブ
ロックという）１と、出力ブロック２と、このブロック
２と同様なｍ個の並びのブロックと、出力ブロック４と
、この出力ブロック４と同様なｎ個の並びのブロックと
、出力バッファやポンディングパッドを含むマスクパタ
ーンのブロック（以下、出力ブロックという）６と、出
力ブロックと出力ブロック４．６との間に各々挿入し電
源もしくはグランド配線を適宜接続するブロック（以下
、接続ブロックという）３゜５とを含み構成される。
ここで、電源もしくは接地（ＧＮＤ）のポンディングパ
ッドから供給された電源もしくはグランドの電位は、電
源グランドブロックｌの配線１０から配線１１を通り、
出力ブレツク２の第一の電源もしくはグランド配Ｍ１５
に伝わり、配Ｍ２０から出力バッファｌこ供給され、ｍ
個の並びのブロックにも同様に供給される。加えて、電
源グランドブロックｌの配置１２、及び出力ブロック２
からｍ個の第二の電源もしくはグランド配線１６を経て
、接続ブロック３によって接続された出力ブロック４の
第一の電源もしくはグランド配線ｌこ伝わり、配線４０
から出力バッファＩこ供給され、ｎ個の並びのブロック
にも同様に供給される。さらに、電源グランドブロック
１の配線１３、出力ブロック２からｍ個の第三の電源も
しくはグランド配線１１を経て、さらに接続ブロック３
と、出力ブロック４からｎ個の第三の電源もしくはグラ
ンド配線を経て、接続ブロック５によって接続された出
力ブロック６の第一の電源もしくはグランド配線に伝わ
り、配８６０から出力バッファに供給される。
ッドから供給された電源もしくはグランドの電位は、電
源グランドブロックｌの配線１０から配線１１を通り、
出力ブレツク２の第一の電源もしくはグランド配Ｍ１５
に伝わり、配Ｍ２０から出力バッファｌこ供給され、ｍ
個の並びのブロックにも同様に供給される。加えて、電
源グランドブロックｌの配置１２、及び出力ブロック２
からｍ個の第二の電源もしくはグランド配線１６を経て
、接続ブロック３によって接続された出力ブロック４の
第一の電源もしくはグランド配線ｌこ伝わり、配線４０
から出力バッファＩこ供給され、ｎ個の並びのブロック
にも同様に供給される。さらに、電源グランドブロック
１の配線１３、出力ブロック２からｍ個の第三の電源も
しくはグランド配線１１を経て、さらに接続ブロック３
と、出力ブロック４からｎ個の第三の電源もしくはグラ
ンド配線を経て、接続ブロック５によって接続された出
力ブロック６の第一の電源もしくはグランド配線に伝わ
り、配８６０から出力バッファに供給される。
本実施例は電源もしくはグランド配置１１．１２゜１３
が計３本、ブロック２からの並びのブロックがｍ個、ブ
ロック４からの並びのブロックがｎ個の場合で説明した
が、接続ブロック３．５を挿入する位置を適宜変えるこ
とにより、ｍとｎは変えることができる。また、電源も
しくはグランドの配線は２本以上なら何本でも可能であ
る。
が計３本、ブロック２からの並びのブロックがｍ個、ブ
ロック４からの並びのブロックがｎ個の場合で説明した
が、接続ブロック３．５を挿入する位置を適宜変えるこ
とにより、ｍとｎは変えることができる。また、電源も
しくはグランドの配線は２本以上なら何本でも可能であ
る。
以上本実施例の半導体集積回路装置は、電源もしくはグ
ランド配線の少なくともどちらか一方を２本以上もち、
かつ第一の電源もしくはグランド配線に接続された出力
バッファをもち、かつポンディングパッドをもつマスク
パターンの第一のブロックと、用様な第三のブロックと
、前記第一第三のブロックの間に挿入し、前記第一のブ
ロックの第二以降の電源もしくはグランド配線を前記第
三のブロックの第一の電源もしくはグランド配置１１７
こ接続するマスクパターンの第二のブロックとを備えて
いる。
ランド配線の少なくともどちらか一方を２本以上もち、
かつ第一の電源もしくはグランド配線に接続された出力
バッファをもち、かつポンディングパッドをもつマスク
パターンの第一のブロックと、用様な第三のブロックと
、前記第一第三のブロックの間に挿入し、前記第一のブ
ロックの第二以降の電源もしくはグランド配線を前記第
三のブロックの第一の電源もしくはグランド配置１１７
こ接続するマスクパターンの第二のブロックとを備えて
いる。
本発明２こよれば、第一のブロック並びの必要な箇所に
第二のブロックを挿入することｌこより、第一のブロッ
クの数個毎に独立した′電源もしくはグランド配線を接
続させることができる。
第二のブロックを挿入することｌこより、第一のブロッ
クの数個毎に独立した′電源もしくはグランド配線を接
続させることができる。
以上説明したように、本発明は、出力ブロックの並びに
必要に応じて接続ブロックを挿入することにより、出力
バッファ用ｌこ複数の電源およびグランドの配線を容易
ｆこ引くことを可能とし、自由なｇＩＡ数の端子毎の出
力バッファ用ｆこ専用の電源およびグランドの配線を容
易引くことを可能とする効果がある。
必要に応じて接続ブロックを挿入することにより、出力
バッファ用ｌこ複数の電源およびグランドの配線を容易
ｆこ引くことを可能とし、自由なｇＩＡ数の端子毎の出
力バッファ用ｆこ専用の電源およびグランドの配線を容
易引くことを可能とする効果がある。
６・・・・・・出力バッファやポンディングパッドを含
むマスクパターンのブロック、３．５・・・・・・第二
以降の電源もしくはグランド配＃（Ｌ：ｉ−の゛電源も
しくはグランド配線を接続するマスクパターンのブロッ
ク、７．８．９・・・・・・ブロック、１１，１２゜１
３．１５．１６．１７．７０．７１・・・・・・配線。
むマスクパターンのブロック、３．５・・・・・・第二
以降の電源もしくはグランド配＃（Ｌ：ｉ−の゛電源も
しくはグランド配線を接続するマスクパターンのブロッ
ク、７．８．９・・・・・・ブロック、１１，１２゜１
３．１５．１６．１７．７０．７１・・・・・・配線。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例の半導体集積回路装置のマス
クパターンの平面図、８ｇ２図は従来例のマスクパター
ンの平面図である。
クパターンの平面図、８ｇ２図は従来例のマスクパター
ンの平面図である。
Claims (1)
- 少なくとも２本の電源もしくはグランド配線と、第一の
電源もしくはグランド配線に接続された出力バッファ及
びボンディングパッドとをもつマスクパターンの第一の
ブロックと、この第一のブロックと同様な第三のブロッ
クと、前記第一、第三のブロックの間に挿入し、前記第
一のブロックの第二以降の電源もしくはグランド配線を
前記第三のブロックの第一の電源もしくはグランド配線
に接続するマスクパターンの第二のブロックとを備えた
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14880888A JPH022652A (ja) | 1988-06-15 | 1988-06-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14880888A JPH022652A (ja) | 1988-06-15 | 1988-06-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022652A true JPH022652A (ja) | 1990-01-08 |
Family
ID=15461174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14880888A Pending JPH022652A (ja) | 1988-06-15 | 1988-06-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022652A (ja) |
-
1988
- 1988-06-15 JP JP14880888A patent/JPH022652A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160290A (ja) | 回路モジュール | |
| US6667561B2 (en) | Integrated circuit capable of operating in multiple orientations | |
| JPH022652A (ja) | 半導体集積回路装置 | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| JP2681427B2 (ja) | 半導体装置 | |
| US7663894B2 (en) | Multilayer printed wiring board | |
| JPH07169840A (ja) | 半導体装置 | |
| JP3259763B2 (ja) | 半導体ｌｓｉ | |
| TW364192B (en) | Semiconductor integrated circuit having efficient layout of wiring lines | |
| JPS58209158A (ja) | マスタスライス半導体装置 | |
| JPS58124262A (ja) | 集積回路装置 | |
| JP3971025B2 (ja) | 半導体装置及び半導体装置のレイアウト方法 | |
| JPS62216240A (ja) | 集積回路パツケ−ジ | |
| KR100282994B1 (ko) | 기능회로를구비한반도체집적회로장치 | |
| JPH05343525A (ja) | 半導体集積回路 | |
| JP2003517236A (ja) | 低減された誘導結合を有する電子素子 | |
| JPS625649A (ja) | 集積回路パツケ−ジ | |
| JPH01293647A (ja) | 半導体装置 | |
| JPH02148860A (ja) | 半導体装置 | |
| JPH01111342A (ja) | 集積回路用パッケージ | |
| JPH0726841Y2 (ja) | 半導体集積回路 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPH09148545A (ja) | 半導体装置 | |
| JPH0485942A (ja) | 半導体集積回路 |