JPH09180430A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH09180430A JPH09180430A JP7342757A JP34275795A JPH09180430A JP H09180430 A JPH09180430 A JP H09180430A JP 7342757 A JP7342757 A JP 7342757A JP 34275795 A JP34275795 A JP 34275795A JP H09180430 A JPH09180430 A JP H09180430A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- memory card
- wiring
- interface connector
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】電源配線の電圧を安定化させることができるメ
モリカードを、容易に製造する。 【解決手段】プリント配線基板３２は多層基板であり、
その一層には全面に広がる電源配線３７が設けられる。
基板３２には配線３７を形成した面とは別の面にメモリ
ＬＳＩ３５が搭載される。基板３２の辺３２Ａ，３２Ｂ
には、複数の信号線３６がレイアウトされる。辺３２Ａ
には、電源配線３７に接続された引き込み配線３７Ａが
インターフェース・コネクタ１３の５Ｖ系の電源端子に
対応してレイアウトされる。辺３２Ｂには、電源配線３
７に接続された引き込み配線３７Ｂがコネクタ１３の３
Ｖ系の電源端子に対応してレイアウトされる。辺３２Ａ
にコネクタ１３を接続すると５Ｖ系電源用のメモリカー
ド３０が構成される。
モリカードを、容易に製造する。 【解決手段】プリント配線基板３２は多層基板であり、
その一層には全面に広がる電源配線３７が設けられる。
基板３２には配線３７を形成した面とは別の面にメモリ
ＬＳＩ３５が搭載される。基板３２の辺３２Ａ，３２Ｂ
には、複数の信号線３６がレイアウトされる。辺３２Ａ
には、電源配線３７に接続された引き込み配線３７Ａが
インターフェース・コネクタ１３の５Ｖ系の電源端子に
対応してレイアウトされる。辺３２Ｂには、電源配線３
７に接続された引き込み配線３７Ｂがコネクタ１３の３
Ｖ系の電源端子に対応してレイアウトされる。辺３２Ａ
にコネクタ１３を接続すると５Ｖ系電源用のメモリカー
ド３０が構成される。
Description
【０００１】
【発明の属する技術分野】本発明はメモリデバイスを搭
載したメモリカードに関する。近年、メモリカードに搭
載されるメモリデバイスとしてのメモリＬＳＩは、通常
の５Ｖ（ボルト）品に加えて、３．３Ｖ品が開発されて
いる。今後もこのようなメモリＬＳＩはより低電圧化の
方向に進んでいる。そのため、メモリカードにおいて
も、その搭載するメモリＬＳＩの電源電圧に対応した製
品をタイミングよく提供する必要がある。
載したメモリカードに関する。近年、メモリカードに搭
載されるメモリデバイスとしてのメモリＬＳＩは、通常
の５Ｖ（ボルト）品に加えて、３．３Ｖ品が開発されて
いる。今後もこのようなメモリＬＳＩはより低電圧化の
方向に進んでいる。そのため、メモリカードにおいて
も、その搭載するメモリＬＳＩの電源電圧に対応した製
品をタイミングよく提供する必要がある。
【０００２】
【従来の技術】図９は従来のメモリカード１０の概略図
を示し、メモリカード１０はケース１１と、ケース１１
内に収容されたプリント配線基板１２と、インターフェ
ース・コネクタ１３とを備える。このメモリカード１０
は５Ｖ系であり、プリント配線基板１２上には５Ｖ系電
源で動作するバッファＩＣ１４が搭載されるとともに、
５Ｖ系電源で動作するメモリＬＳＩ１５が搭載される。
を示し、メモリカード１０はケース１１と、ケース１１
内に収容されたプリント配線基板１２と、インターフェ
ース・コネクタ１３とを備える。このメモリカード１０
は５Ｖ系であり、プリント配線基板１２上には５Ｖ系電
源で動作するバッファＩＣ１４が搭載されるとともに、
５Ｖ系電源で動作するメモリＬＳＩ１５が搭載される。
【０００３】プリント配線基板１２上にはコラムアドレ
スストローブ信号ＣＡＳバー用、ロウアドレスストロー
ブ信号ＲＡＳバー用、制御信号用、アドレス信号用及び
データ信号用の複数の信号線１６が設けられている。ま
た、プリント配線基板１２上にはバッファＩＣ１４及び
メモリＬＳＩ１５等に電源を供給するための電源配線１
７が設けられるとともに、５Ｖ系電源（５．０Ｖ）を供
給するための補助配線１８と３Ｖ系電源（３．３Ｖ）を
供給するための補助配線１９が設けられている。
スストローブ信号ＣＡＳバー用、ロウアドレスストロー
ブ信号ＲＡＳバー用、制御信号用、アドレス信号用及び
データ信号用の複数の信号線１６が設けられている。ま
た、プリント配線基板１２上にはバッファＩＣ１４及び
メモリＬＳＩ１５等に電源を供給するための電源配線１
７が設けられるとともに、５Ｖ系電源（５．０Ｖ）を供
給するための補助配線１８と３Ｖ系電源（３．３Ｖ）を
供給するための補助配線１９が設けられている。
【０００４】前記プリント配線基板１２に装着されるイ
ンターフェース・コネクタ１３は規格化されており、図
４に示すように、上段に４４個の端子♯１〜♯４４と、
下段に４４個の端子♯４５〜♯８８の合計８８個の端子
を備える。これらの端子のうち、電源端子の位置は、使
用される電源電圧の値に応じてそれぞれ異なっており、
５Ｖ系の電源端子は前記補助配線１８に接続され、３Ｖ
系の電源端子は前記補助配線１９に接続される。他の端
子は前記複数の信号線１６にそれぞれ接続される。
ンターフェース・コネクタ１３は規格化されており、図
４に示すように、上段に４４個の端子♯１〜♯４４と、
下段に４４個の端子♯４５〜♯８８の合計８８個の端子
を備える。これらの端子のうち、電源端子の位置は、使
用される電源電圧の値に応じてそれぞれ異なっており、
５Ｖ系の電源端子は前記補助配線１８に接続され、３Ｖ
系の電源端子は前記補助配線１９に接続される。他の端
子は前記複数の信号線１６にそれぞれ接続される。
【０００５】このメモリカード１０は５Ｖ系電源で動作
するため、補助配線１８と電源配線１７との間にジャン
パー素子２０を挿入することにより、電源配線１７に供
給する電源電圧を５．０Ｖに切り換えるようにしてい
る。メモリカード１０の電源電圧が３Ｖ系電源の場合に
は、補助配線１９と電源配線１７との間にジャンパー素
子２０が挿入されて、電源配線１７に供給する電源電圧
が３．３Ｖに切り換えられる。
するため、補助配線１８と電源配線１７との間にジャン
パー素子２０を挿入することにより、電源配線１７に供
給する電源電圧を５．０Ｖに切り換えるようにしてい
る。メモリカード１０の電源電圧が３Ｖ系電源の場合に
は、補助配線１９と電源配線１７との間にジャンパー素
子２０が挿入されて、電源配線１７に供給する電源電圧
が３．３Ｖに切り換えられる。
【０００６】
【発明が解決しようとする課題】上記のように従来のメ
モリカード１０においては、補助配線１８，１９と電源
配線１７との間にジャンパー素子２０が挿入される。従
って、メモリカード１０内で大電流が流れると、ジャン
パー素子２０が抵抗成分として作用し、ジャンパー素子
２０での電圧降下が大きくなり、電源配線１７の電圧が
不安定になるという問題があった。
モリカード１０においては、補助配線１８，１９と電源
配線１７との間にジャンパー素子２０が挿入される。従
って、メモリカード１０内で大電流が流れると、ジャン
パー素子２０が抵抗成分として作用し、ジャンパー素子
２０での電圧降下が大きくなり、電源配線１７の電圧が
不安定になるという問題があった。
【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、電源配線の電圧を安定
化させることができるメモリカードを、容易に製造する
ことにある。
れたものであって、その目的は、電源配線の電圧を安定
化させることができるメモリカードを、容易に製造する
ことにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明のメモリカードは、プリント配線基
板には、電源配線に接続され、かつ、電源電圧の値に対
応した異なるレイアウトの引き込み配線をそれぞれ備え
る複数の配線群を設け、搭載されるメモリデバイスの電
源電圧の値に対応したレイアウトの引き込み配線を備え
る配線群に対してインターフェース・コネクタを接続し
た。
め、請求項１の発明のメモリカードは、プリント配線基
板には、電源配線に接続され、かつ、電源電圧の値に対
応した異なるレイアウトの引き込み配線をそれぞれ備え
る複数の配線群を設け、搭載されるメモリデバイスの電
源電圧の値に対応したレイアウトの引き込み配線を備え
る配線群に対してインターフェース・コネクタを接続し
た。
【０００９】請求項２の発明のメモリカードは、搭載さ
れるメモリデバイスの電源電圧の値に対応したレイアウ
トの引き込み配線を備える配線群を含む複数の配線群に
対して個別にインターフェース・コネクタを接続した。
れるメモリデバイスの電源電圧の値に対応したレイアウ
トの引き込み配線を備える配線群を含む複数の配線群に
対して個別にインターフェース・コネクタを接続した。
【００１０】請求項３の発明のメモリカードは、プリン
ト配線基板は多層基板で構成し、該多層基板の一層全体
に電源配線を割り当てている。 （作用）請求項１の発明では、プリント配線基板には電
源電圧の値に対応した異なるレイアウトの引き込み配線
を備える複数の配線群が設けられているので、搭載され
るメモリデバイスの電源電圧の値に対応したレイアウト
の引き込み配線を備える配線群に対してインターフェー
ス・コネクタを接続することにより、メモリカードが容
易に製造される。このとき、引き込み配線及び電源配線
内に抵抗成分は存在しないため、引き込み配線及び電源
配線での電圧降下はなく、電源配線の電圧が安定化す
る。
ト配線基板は多層基板で構成し、該多層基板の一層全体
に電源配線を割り当てている。 （作用）請求項１の発明では、プリント配線基板には電
源電圧の値に対応した異なるレイアウトの引き込み配線
を備える複数の配線群が設けられているので、搭載され
るメモリデバイスの電源電圧の値に対応したレイアウト
の引き込み配線を備える配線群に対してインターフェー
ス・コネクタを接続することにより、メモリカードが容
易に製造される。このとき、引き込み配線及び電源配線
内に抵抗成分は存在しないため、引き込み配線及び電源
配線での電圧降下はなく、電源配線の電圧が安定化す
る。
【００１１】請求項２の発明では、請求項１の発明の作
用に加えて、使用する電源電圧の値に応じたメモリデバ
イスをプリント配線基板上に搭載するだけでメモリカー
ドが容易に製造される。
用に加えて、使用する電源電圧の値に応じたメモリデバ
イスをプリント配線基板上に搭載するだけでメモリカー
ドが容易に製造される。
【００１２】請求項３の発明では、多層基板の一層全体
に電源配線が割り当てられているので、電源配線の抵抗
成分は存在しないため、電源配線の電圧が安定化する。
に電源配線が割り当てられているので、電源配線の抵抗
成分は存在しないため、電源配線の電圧が安定化する。
【００１３】
［第１の実施の形態］以下、本発明を具体化した第１の
実施の形態のメモリカードを図１〜図４に従って説明す
る。なお、説明の便宜上、図９と同様の構成について
は、同一の符号を付して説明する。
実施の形態のメモリカードを図１〜図４に従って説明す
る。なお、説明の便宜上、図９と同様の構成について
は、同一の符号を付して説明する。
【００１４】図３は本形態のメモリカード３０の概略図
を示し、メモリカード３０はケース３１と、ケース３１
内に収容されたプリント配線基板３２と、インターフェ
ース・コネクタ１３とを備える。このメモリカード３０
は５Ｖ系であり、プリント配線基板３２上には５Ｖ系電
源で動作するバッファＩＣ３４が搭載されるとともに、
５Ｖ系電源で動作するメモリデバイスとしての複数のメ
モリＬＳＩ３５が搭載されている。
を示し、メモリカード３０はケース３１と、ケース３１
内に収容されたプリント配線基板３２と、インターフェ
ース・コネクタ１３とを備える。このメモリカード３０
は５Ｖ系であり、プリント配線基板３２上には５Ｖ系電
源で動作するバッファＩＣ３４が搭載されるとともに、
５Ｖ系電源で動作するメモリデバイスとしての複数のメ
モリＬＳＩ３５が搭載されている。
【００１５】プリント配線基板３２上にはコラムアドレ
スストローブ信号ＣＡＳバー用、ロウアドレスストロー
ブ信号ＲＡＳバー用、制御信号用、アドレス信号用及び
データ信号用の複数の信号線３６が設けられている。ま
た、プリント配線基板３２上にはバッファＩＣ３４及び
メモリＬＳＩ３５等に電源を供給するための電源配線３
７が設けられている。
スストローブ信号ＣＡＳバー用、ロウアドレスストロー
ブ信号ＲＡＳバー用、制御信号用、アドレス信号用及び
データ信号用の複数の信号線３６が設けられている。ま
た、プリント配線基板３２上にはバッファＩＣ３４及び
メモリＬＳＩ３５等に電源を供給するための電源配線３
７が設けられている。
【００１６】図１に示すように、本形態のプリント配線
基板３２は長方形状をなす多層基板である。図２に示す
ように、プリント配線基板３２の第１層及び第４層には
前記複数の信号線３６が設けられ、第２層にはほぼ全体
に広がるように電源ＶCCを供給するための面状の電源配
線３７が設けられている。プリント配線基板３２の第３
層には、ほぼ全体に広がるように接地側の面状の電源配
線３７が設けられている。
基板３２は長方形状をなす多層基板である。図２に示す
ように、プリント配線基板３２の第１層及び第４層には
前記複数の信号線３６が設けられ、第２層にはほぼ全体
に広がるように電源ＶCCを供給するための面状の電源配
線３７が設けられている。プリント配線基板３２の第３
層には、ほぼ全体に広がるように接地側の面状の電源配
線３７が設けられている。
【００１７】前記バッファＩＣ３４及びメモリＬＳＩ３
５はプリント配線基板３２の第１層及び第４層に搭載さ
れており、それらの電源ピン３４Ａ，３５Ａはスルーホ
ールを介して電源配線３７に接続されている。
５はプリント配線基板３２の第１層及び第４層に搭載さ
れており、それらの電源ピン３４Ａ，３５Ａはスルーホ
ールを介して電源配線３７に接続されている。
【００１８】図１に示すように、プリント配線基板３２
の短辺３２Ａにはインターフェース・コネクタ１３が装
着されている。インターフェース・コネクタ１３は規格
化されており、図４に示すように、上段に４４個の端子
♯１〜♯４４と、下段に４４個の端子♯４５〜♯８８の
合計８８個の端子を備える。これらの端子のうち、電源
端子の位置は使用される電源系に応じて異なっており、
５Ｖ系の電源端子は端子♯９，♯１５，♯２７，♯３７
であり、３Ｖ系の電源端子は端子♯１１，♯１７，♯２
５，♯３５である。
の短辺３２Ａにはインターフェース・コネクタ１３が装
着されている。インターフェース・コネクタ１３は規格
化されており、図４に示すように、上段に４４個の端子
♯１〜♯４４と、下段に４４個の端子♯４５〜♯８８の
合計８８個の端子を備える。これらの端子のうち、電源
端子の位置は使用される電源系に応じて異なっており、
５Ｖ系の電源端子は端子♯９，♯１５，♯２７，♯３７
であり、３Ｖ系の電源端子は端子♯１１，♯１７，♯２
５，♯３５である。
【００１９】図１に示すように、プリント配線基板３２
の短辺３２Ａには、前記複数の信号線３６がレイアウト
されている。また、短辺３２Ａには、電源配線３７に接
続された４本の引き込み配線３７Ａが設けられている。
図２に示すように、４本の引き込み配線３７Ａは前記イ
ンターフェース・コネクタ１３の５Ｖ系の電源端子１３
Ａである端子♯９，♯１５，♯２７，♯３７に対応する
ようにレイアウトされている。４本の引き込み配線３７
Ａ及び複数の信号線３６によって１つの配線群が構成さ
れており、４本の引き込み配線３７Ａは４つの電源端子
１３Ａにそれぞれ接続されている。
の短辺３２Ａには、前記複数の信号線３６がレイアウト
されている。また、短辺３２Ａには、電源配線３７に接
続された４本の引き込み配線３７Ａが設けられている。
図２に示すように、４本の引き込み配線３７Ａは前記イ
ンターフェース・コネクタ１３の５Ｖ系の電源端子１３
Ａである端子♯９，♯１５，♯２７，♯３７に対応する
ようにレイアウトされている。４本の引き込み配線３７
Ａ及び複数の信号線３６によって１つの配線群が構成さ
れており、４本の引き込み配線３７Ａは４つの電源端子
１３Ａにそれぞれ接続されている。
【００２０】プリント配線基板３２の短辺３２Ｂには、
電源配線３７に接続された４本の引き込み配線３７Ａが
設けられている。４本の引き込み配線３７Ｂは前記イン
ターフェース・コネクタ１３の３Ｖ系の電源端子である
端子♯１１，♯１７，♯２５，♯３５に対応するように
レイアウトされている。４本の引き込み配線３７Ｂ及び
複数の信号線３６によって１つの配線群が構成されてい
る。
電源配線３７に接続された４本の引き込み配線３７Ａが
設けられている。４本の引き込み配線３７Ｂは前記イン
ターフェース・コネクタ１３の３Ｖ系の電源端子である
端子♯１１，♯１７，♯２５，♯３５に対応するように
レイアウトされている。４本の引き込み配線３７Ｂ及び
複数の信号線３６によって１つの配線群が構成されてい
る。
【００２１】従って、以下の表１に示すように、短辺３
２Ａにインターフェース・コネクタ１３を接続し、この
インターフェース・コネクタ１３をケース３１から露出
させることによって５Ｖ系電源用のメモリカード３０が
構成される。また、短辺３２Ｂにインターフェース・コ
ネクタ１３を接続してそのインターフェース・コネクタ
をケース３１から露出させると３Ｖ系電源用のメモリカ
ードが構成される。
２Ａにインターフェース・コネクタ１３を接続し、この
インターフェース・コネクタ１３をケース３１から露出
させることによって５Ｖ系電源用のメモリカード３０が
構成される。また、短辺３２Ｂにインターフェース・コ
ネクタ１３を接続してそのインターフェース・コネクタ
をケース３１から露出させると３Ｖ系電源用のメモリカ
ードが構成される。
【００２２】
【表１】 上記の表１において、ＮＣはノンコネクション（無接
続）状態を示す。さて、本実施の形態は、以下の効果が
ある。
続）状態を示す。さて、本実施の形態は、以下の効果が
ある。
【００２３】（１）プリント配線基板３２は２つの短辺
３２Ａ，３２Ｂに対して、搭載されるバッファＩＣ３４
及びメモリＬＳＩ３５の電源電圧の値に対応して異なる
レイアウトの引き込み配線３７Ａ，３７Ｂを設けた。そ
のため、２つの短辺３２Ａ，３２Ｂのうち、一方の短辺
に対してインターフェース・コネクタ１３を接続するこ
とにより、所望の電源電圧で動作するメモリカード３０
を容易に製造することができる。
３２Ａ，３２Ｂに対して、搭載されるバッファＩＣ３４
及びメモリＬＳＩ３５の電源電圧の値に対応して異なる
レイアウトの引き込み配線３７Ａ，３７Ｂを設けた。そ
のため、２つの短辺３２Ａ，３２Ｂのうち、一方の短辺
に対してインターフェース・コネクタ１３を接続するこ
とにより、所望の電源電圧で動作するメモリカード３０
を容易に製造することができる。
【００２４】（２）プリント配線基板３２の２つの短辺
３２Ａ，３２Ｂの引き込み配線３７Ａ，３７Ｂは電源配
線３７と一体であるため、引き込み配線３７Ａ，３７Ｂ
及び電源配線３７に抵抗成分は存在しない。よって、メ
モリカード３０内で大電流が流れたとしても、引き込み
配線３７Ａ，３７Ｂ及び電源配線３７での電圧降下はな
く、電源配線３７の電圧を安定化させることができる。
３２Ａ，３２Ｂの引き込み配線３７Ａ，３７Ｂは電源配
線３７と一体であるため、引き込み配線３７Ａ，３７Ｂ
及び電源配線３７に抵抗成分は存在しない。よって、メ
モリカード３０内で大電流が流れたとしても、引き込み
配線３７Ａ，３７Ｂ及び電源配線３７での電圧降下はな
く、電源配線３７の電圧を安定化させることができる。
【００２５】［第２の実施の形態］次に、本発明の第２
の実施の形態を図５，６に従って説明する。なお、説明
の便宜上、図１，３と同様の構成については同一の符号
を付してその説明を一部省略する。
の実施の形態を図５，６に従って説明する。なお、説明
の便宜上、図１，３と同様の構成については同一の符号
を付してその説明を一部省略する。
【００２６】図５は本形態のメモリカード５０の概略図
を示す。このメモリカード５０はプリント配線基板３２
の各短辺３２Ａ，３２Ｂに対してそれぞれインターフェ
ース・コネクタ１３を装着した点において前記メモリカ
ード３０と異なる。なお、短辺３２Ｂ側のインターフェ
ース・コネクタ１３はケース５１内に収容されて外部か
ら視認できないようになっている。
を示す。このメモリカード５０はプリント配線基板３２
の各短辺３２Ａ，３２Ｂに対してそれぞれインターフェ
ース・コネクタ１３を装着した点において前記メモリカ
ード３０と異なる。なお、短辺３２Ｂ側のインターフェ
ース・コネクタ１３はケース５１内に収容されて外部か
ら視認できないようになっている。
【００２７】プリント配線基板３２の各短辺３２Ａ，３
２Ｂのインターフェース・コネクタ１３は、同基板３２
上にバッファＩＣ３４及びメモリＬＳＩ３５を搭載する
以前に、予め各短辺３２Ａ，３２Ｂの配線群に接続され
る。
２Ｂのインターフェース・コネクタ１３は、同基板３２
上にバッファＩＣ３４及びメモリＬＳＩ３５を搭載する
以前に、予め各短辺３２Ａ，３２Ｂの配線群に接続され
る。
【００２８】従って、本形態のメモリカード５０は、前
記メモリカード３０の効果に加えて、使用する電源電圧
に応じたバッファＩＣ３４及びメモリＬＳＩ３５をプリ
ント配線基板３２上に搭載するだけでメモリカードを容
易に製造することができる。
記メモリカード３０の効果に加えて、使用する電源電圧
に応じたバッファＩＣ３４及びメモリＬＳＩ３５をプリ
ント配線基板３２上に搭載するだけでメモリカードを容
易に製造することができる。
【００２９】［第３の実施の形態］次に、本発明の第３
の実施の形態を図７に従って説明する。なお、説明の便
宜上、図１と同様の構成については同一の符号を付して
その説明を一部省略する。
の実施の形態を図７に従って説明する。なお、説明の便
宜上、図１と同様の構成については同一の符号を付して
その説明を一部省略する。
【００３０】本形態のメモリカード５２はケース５３
と、ケース５３内に収容されたプリント配線基板４０
と、インターフェース・コネクタ１３とを備える。この
メモリカード５２は５Ｖ系であり、プリント配線基板４
０上には５Ｖ系電源で動作するバッファＩＣ３４が搭載
されるとともに、５Ｖ系電源で動作するメモリデバイス
としての複数のメモリＬＳＩ３５が搭載されている。
と、ケース５３内に収容されたプリント配線基板４０
と、インターフェース・コネクタ１３とを備える。この
メモリカード５２は５Ｖ系であり、プリント配線基板４
０上には５Ｖ系電源で動作するバッファＩＣ３４が搭載
されるとともに、５Ｖ系電源で動作するメモリデバイス
としての複数のメモリＬＳＩ３５が搭載されている。
【００３１】本形態のプリント配線基板４０は正方形状
をなし、前記プリント配線基板３２と同様の多層基板で
ある。プリント配線基板４０の第２層にはほぼ全体に広
がるように電源ＶCCを供給するための面状の電源配線４
１が設けられている。
をなし、前記プリント配線基板３２と同様の多層基板で
ある。プリント配線基板４０の第２層にはほぼ全体に広
がるように電源ＶCCを供給するための面状の電源配線４
１が設けられている。
【００３２】前記バッファＩＣ３４及びメモリＬＳＩ３
５はプリント配線基板４０の第１層及び第４層に搭載さ
れており、それらの電源ピン３４Ａ，３５Ａはスルーホ
ールを介して電源配線３７に接続されている。
５はプリント配線基板４０の第１層及び第４層に搭載さ
れており、それらの電源ピン３４Ａ，３５Ａはスルーホ
ールを介して電源配線３７に接続されている。
【００３３】プリント配線基板４０の辺４０Ａにはイン
ターフェース・コネクタ１３が装着されている。本形態
のインターフェース・コネクタ１３は、多数の端子のう
ち、電源端子の位置は使用される電源系に応じて異なっ
ており、５Ｖ系の電源端子を端子♯９，♯２７とし、３
Ｖ系の電源端子を端子♯１１，♯２５とし、ＸＶ系の電
源端子を端子♯１５，♯３７とし、さらに、ＹＶ系の電
源端子を端子♯１７，♯３５としている。
ターフェース・コネクタ１３が装着されている。本形態
のインターフェース・コネクタ１３は、多数の端子のう
ち、電源端子の位置は使用される電源系に応じて異なっ
ており、５Ｖ系の電源端子を端子♯９，♯２７とし、３
Ｖ系の電源端子を端子♯１１，♯２５とし、ＸＶ系の電
源端子を端子♯１５，♯３７とし、さらに、ＹＶ系の電
源端子を端子♯１７，♯３５としている。
【００３４】プリント配線基板４０の４つの辺４０Ａ，
４０Ｂ，４０Ｃ，４０Ｄには、前記複数の信号線３６が
レイアウトされている。また、辺４０Ａには、電源配線
４１に接続された２本の引き込み配線４１Ａが前記イン
ターフェース・コネクタ１３の５Ｖ系の電源端子♯９，
♯２７に対応するようにレイアウトされている。２本の
引き込み配線４１Ａ及び複数の信号線３６によって配線
群が構成されている。
４０Ｂ，４０Ｃ，４０Ｄには、前記複数の信号線３６が
レイアウトされている。また、辺４０Ａには、電源配線
４１に接続された２本の引き込み配線４１Ａが前記イン
ターフェース・コネクタ１３の５Ｖ系の電源端子♯９，
♯２７に対応するようにレイアウトされている。２本の
引き込み配線４１Ａ及び複数の信号線３６によって配線
群が構成されている。
【００３５】辺４０Ｂには、電源配線４１に接続された
２本の引き込み配線４１Ｂが前記インターフェース・コ
ネクタ１３の３Ｖ系の電源端子♯１１，♯２５に対応す
るようにレイアウトされている。２本の引き込み配線４
１Ｂ及び複数の信号線３６によって配線群が構成されて
いる。
２本の引き込み配線４１Ｂが前記インターフェース・コ
ネクタ１３の３Ｖ系の電源端子♯１１，♯２５に対応す
るようにレイアウトされている。２本の引き込み配線４
１Ｂ及び複数の信号線３６によって配線群が構成されて
いる。
【００３６】辺４０Ｃには、電源配線４１に接続された
２本の引き込み配線４１Ｃが前記インターフェース・コ
ネクタ１３のＸＶ系の電源端子♯１５，♯３７に対応す
るようにレイアウトされている。２本の引き込み配線４
１Ｃ及び複数の信号線３６によって配線群が構成されて
いる。
２本の引き込み配線４１Ｃが前記インターフェース・コ
ネクタ１３のＸＶ系の電源端子♯１５，♯３７に対応す
るようにレイアウトされている。２本の引き込み配線４
１Ｃ及び複数の信号線３６によって配線群が構成されて
いる。
【００３７】さらに、辺４０Ｄには、電源配線４１に接
続された２本の引き込み配線４１Ｄが前記インターフェ
ース・コネクタ１３のＹＶ系の電源端子♯１７，♯３５
に対応するようにレイアウトされている。２本の引き込
み配線４１Ｄ及び複数の信号線３６によって配線群が構
成されている。
続された２本の引き込み配線４１Ｄが前記インターフェ
ース・コネクタ１３のＹＶ系の電源端子♯１７，♯３５
に対応するようにレイアウトされている。２本の引き込
み配線４１Ｄ及び複数の信号線３６によって配線群が構
成されている。
【００３８】従って、以下の表２に示すように、辺４０
Ａにインターフェース・コネクタ１３を接続し、このイ
ンターフェース・コネクタ１３をケース５３から露出さ
せることによって５Ｖ系電源用のメモリカード５２が構
成される。また、辺４０Ｂにインターフェース・コネク
タ１３を接続してそのインターフェース・コネクタをケ
ース５３から露出させると３Ｖ系電源用のメモリカード
が構成され、辺４０Ｃにインターフェース・コネクタ１
３を接続してそのインターフェース・コネクタをケース
５３から露出させるとＸＶ系電源用のメモリカードが構
成される。さらに、辺４０Ｄにインターフェース・コネ
クタ１３を接続してそのインターフェース・コネクタを
ケース５３から露出させるとＹＶ系電源用のメモリカー
ドが構成される。
Ａにインターフェース・コネクタ１３を接続し、このイ
ンターフェース・コネクタ１３をケース５３から露出さ
せることによって５Ｖ系電源用のメモリカード５２が構
成される。また、辺４０Ｂにインターフェース・コネク
タ１３を接続してそのインターフェース・コネクタをケ
ース５３から露出させると３Ｖ系電源用のメモリカード
が構成され、辺４０Ｃにインターフェース・コネクタ１
３を接続してそのインターフェース・コネクタをケース
５３から露出させるとＸＶ系電源用のメモリカードが構
成される。さらに、辺４０Ｄにインターフェース・コネ
クタ１３を接続してそのインターフェース・コネクタを
ケース５３から露出させるとＹＶ系電源用のメモリカー
ドが構成される。
【００３９】
【表２】 上記の表２において、ＮＣはノンコネクション（無接
続）状態を示す。さて、本実施の形態は、以下の効果が
ある。
続）状態を示す。さて、本実施の形態は、以下の効果が
ある。
【００４０】（１）プリント配線基板４０は４つの辺４
０Ａ，４０Ｂ，４０Ｃ，４０Ｄに対して、搭載されるバ
ッファＩＣ３４及びメモリＬＳＩ３５の電源電圧の値に
対応して異なるレイアウトの引き込み配線４１Ａ，４１
Ｂ，４１Ｃ，４１Ｄを設けた。そのため、４つの辺４０
Ａ，４０Ｂ，４０Ｃ，４０Ｄのうち、一つの辺に対して
インターフェース・コネクタ１３を接続することによ
り、所望の電源電圧で動作するメモリカード５２を容易
に製造することができる。
０Ａ，４０Ｂ，４０Ｃ，４０Ｄに対して、搭載されるバ
ッファＩＣ３４及びメモリＬＳＩ３５の電源電圧の値に
対応して異なるレイアウトの引き込み配線４１Ａ，４１
Ｂ，４１Ｃ，４１Ｄを設けた。そのため、４つの辺４０
Ａ，４０Ｂ，４０Ｃ，４０Ｄのうち、一つの辺に対して
インターフェース・コネクタ１３を接続することによ
り、所望の電源電圧で動作するメモリカード５２を容易
に製造することができる。
【００４１】（２）プリント配線基板４０の４つの辺４
０Ａ，４０Ｂ，４０Ｃ，４０Ｄの引き込み配線４１Ａ，
４１Ｂ，４１Ｃ，４１Ｄは電源配線４１と一体であるた
め、引き込み配線４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ及び
電源配線４１に抵抗成分は存在しない。よって、メモリ
カード５２内で大電流が流れたとしても、引き込み配線
４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ及び電源配線４１での
電圧降下はなく、電源配線４１の電圧を安定化させるこ
とができる。
０Ａ，４０Ｂ，４０Ｃ，４０Ｄの引き込み配線４１Ａ，
４１Ｂ，４１Ｃ，４１Ｄは電源配線４１と一体であるた
め、引き込み配線４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ及び
電源配線４１に抵抗成分は存在しない。よって、メモリ
カード５２内で大電流が流れたとしても、引き込み配線
４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ及び電源配線４１での
電圧降下はなく、電源配線４１の電圧を安定化させるこ
とができる。
【００４２】［第４の実施の形態］次に、本発明の第４
の実施の形態を図８に従って説明する。なお、説明の便
宜上、図７と同様の構成については同一の符号を付して
その説明を一部省略する。
の実施の形態を図８に従って説明する。なお、説明の便
宜上、図７と同様の構成については同一の符号を付して
その説明を一部省略する。
【００４３】本形態のメモリカード５５はプリント配線
基板４０の各辺４０Ａ，４０Ｂ，４０Ｃ，４０Ｄに対し
てそれぞれインターフェース・コネクタ１３を装着した
点において前記メモリカード５２と異なる。なお、辺４
０Ｂ，４０Ｃ，４０Ｄ側のインターフェース・コネクタ
１３はケース５６内に収容されて外部から視認できない
ようになっている。
基板４０の各辺４０Ａ，４０Ｂ，４０Ｃ，４０Ｄに対し
てそれぞれインターフェース・コネクタ１３を装着した
点において前記メモリカード５２と異なる。なお、辺４
０Ｂ，４０Ｃ，４０Ｄ側のインターフェース・コネクタ
１３はケース５６内に収容されて外部から視認できない
ようになっている。
【００４４】プリント配線基板４０の各辺４０Ａ，４０
Ｂ，４０Ｃ，４０Ｄのインターフェース・コネクタ１３
は、同基板４０上にバッファＩＣ３４及びメモリＬＳＩ
３５を搭載する以前に、予め各辺４０Ａ，４０Ｂ，４０
Ｃ，４０Ｄの配線群に接続される。
Ｂ，４０Ｃ，４０Ｄのインターフェース・コネクタ１３
は、同基板４０上にバッファＩＣ３４及びメモリＬＳＩ
３５を搭載する以前に、予め各辺４０Ａ，４０Ｂ，４０
Ｃ，４０Ｄの配線群に接続される。
【００４５】従って、本形態のメモリカード５５は、前
記メモリカード５２の効果に加えて、使用する電源電圧
に応じたバッファＩＣ３４及びメモリＬＳＩ３５をプリ
ント配線基板４０上に搭載するだけでメモリカードを容
易に製造することができる。
記メモリカード５２の効果に加えて、使用する電源電圧
に応じたバッファＩＣ３４及びメモリＬＳＩ３５をプリ
ント配線基板４０上に搭載するだけでメモリカードを容
易に製造することができる。
【００４６】なお、本発明は次のように任意に変更して
具体化することも可能である。 （１）上記各実施の形態では、プリント配線基板３２，
４０の平面形状を四角形としたが、それ以外の多角形、
例えば、三角形、五角形のプリント配線基板としてもよ
い。
具体化することも可能である。 （１）上記各実施の形態では、プリント配線基板３２，
４０の平面形状を四角形としたが、それ以外の多角形、
例えば、三角形、五角形のプリント配線基板としてもよ
い。
【００４７】上記の各実施の形態からから把握できる請
求項以外の技術的思想について、以下にその効果ととも
に記載する。 （イ）インターフェース・コネクタに接続され、かつ、
搭載されるメモリデバイスに電源を供給するための電源
配線を形成したメモリカード用のプリント配線基板であ
って、前記電源配線に接続され、かつ、前記電源電圧の
値に対応した異なるレイアウトの引き込み配線をそれぞ
れ備える複数の配線群を設けたメモリカード用のプリン
ト配線基板。このプリント配線基板を用いることによ
り、電源配線の電圧を安定化させることができるメモリ
カードを、容易に製造できる。
求項以外の技術的思想について、以下にその効果ととも
に記載する。 （イ）インターフェース・コネクタに接続され、かつ、
搭載されるメモリデバイスに電源を供給するための電源
配線を形成したメモリカード用のプリント配線基板であ
って、前記電源配線に接続され、かつ、前記電源電圧の
値に対応した異なるレイアウトの引き込み配線をそれぞ
れ備える複数の配線群を設けたメモリカード用のプリン
ト配線基板。このプリント配線基板を用いることによ
り、電源配線の電圧を安定化させることができるメモリ
カードを、容易に製造できる。
【００４８】（ロ）多層基板で構成され、該多層基板の
一層全体に前記電源配線が割り当てられている上記
（イ）に記載のメモリカード用のプリント配線基板。電
源配線の電圧を安定化させることができる。
一層全体に前記電源配線が割り当てられている上記
（イ）に記載のメモリカード用のプリント配線基板。電
源配線の電圧を安定化させることができる。
【００４９】
【発明の効果】以上詳述したように、本発明は、電源配
線の電圧を安定化させることができるメモリカードを、
容易に製造することができる。
線の電圧を安定化させることができるメモリカードを、
容易に製造することができる。
【図１】第１の実施の形態のメモリカードを示す平断面
図
図
【図２】図１のメモリカードの要部を示す拡大断面図
【図３】第１の実施の形態のメモリカードを示す概略図
【図４】インターフェース・コネクタの正面図
【図５】第２の実施の形態のメモリカードを示す平断面
図
図
【図６】第２の実施の形態のメモリカードを示す概略図
【図７】第３の実施の形態のメモリカードを示す平断面
図
図
【図８】第４の実施の形態のメモリカードを示す平断面
図
図
【図９】従来のメモリカードを示す概略図
１３ インターフェース・コネクタ ３０，５０，５２，５５ メモリカード ３２，４０ プリント配線基板 ３２Ａ，３２Ｂ，４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ 辺 ３５ メモリデバイスとしてのメモリＬＳＩ ３７Ａ，３７Ｂ，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ 引
き込み配線
き込み配線
Claims (3)
- 【請求項１】 インターフェース・コネクタに接続さ
れ、かつ、搭載されるメモリデバイスに電源を供給する
ための電源配線を形成したプリント配線基板を有するメ
モリカードであって、 前記プリント配線基板には、前記電源配線に接続され、
かつ、前記電源電圧の値に対応した異なるレイアウトの
引き込み配線をそれぞれ備える複数の配線群が設けら
れ、 搭載されるメモリデバイスの電源電圧の値に対応したレ
イアウトの引き込み配線を備える配線群に対してインタ
ーフェース・コネクタを接続したメモリカード。 - 【請求項２】 前記搭載されるメモリデバイスの電源電
圧の値に対応したレイアウトの引き込み配線を備える配
線群を含む複数の配線群に対して個別にインターフェー
ス・コネクタを接続した請求項１に記載のメモリカー
ド。 - 【請求項３】 前記プリント配線基板は多層基板で構成
され、該多層基板の一層全体に前記電源配線が割り当て
られている請求項１又は２に記載のメモリカード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342757A JPH09180430A (ja) | 1995-12-28 | 1995-12-28 | メモリカード |
| US08/773,332 US5745426A (en) | 1995-12-28 | 1996-12-24 | Memory card and circuit board used therefor |
| KR1019960072354A KR970051126A (ko) | 1995-12-28 | 1996-12-26 | 메모리카드 |
| KR1019960072354A KR100232553B1 (ko) | 1995-12-28 | 1996-12-26 | 메모리카드 |
| TW085116167A TW316968B (ja) | 1995-12-28 | 1996-12-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342757A JPH09180430A (ja) | 1995-12-28 | 1995-12-28 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09180430A true JPH09180430A (ja) | 1997-07-11 |
Family
ID=18356265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7342757A Withdrawn JPH09180430A (ja) | 1995-12-28 | 1995-12-28 | メモリカード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5745426A (ja) |
| JP (1) | JPH09180430A (ja) |
| KR (2) | KR970051126A (ja) |
| TW (1) | TW316968B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3718008B2 (ja) | 1996-02-26 | 2005-11-16 | 株式会社日立製作所 | メモリモジュールおよびその製造方法 |
| US6028781A (en) * | 1996-12-19 | 2000-02-22 | Texas Instruments Incorporated | Selectable integrated circuit assembly and method of operation |
| DE19724053A1 (de) * | 1997-06-07 | 1998-12-10 | Biotronik Mess & Therapieg | Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten |
| US6108228A (en) * | 1997-12-02 | 2000-08-22 | Micron Technology, Inc. | Quad in-line memory module |
| US6062480A (en) * | 1998-07-20 | 2000-05-16 | Vlsi Technologies, Inc. | Hot docking system and methods for detecting and managing hot docking of bus cards |
| US6172895B1 (en) * | 1999-12-14 | 2001-01-09 | High Connector Density, Inc. | High capacity memory module with built-in-high-speed bus terminations |
| JP2001210921A (ja) * | 2000-01-28 | 2001-08-03 | Mitsumi Electric Co Ltd | プリント基板 |
| US6449166B1 (en) * | 2000-08-24 | 2002-09-10 | High Connection Density, Inc. | High capacity memory module with higher density and improved manufacturability |
| US6940153B2 (en) * | 2003-02-05 | 2005-09-06 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for magnetic random access memory card |
| CN100405880C (zh) * | 2004-12-24 | 2008-07-23 | 鸿富锦精密工业（深圳）有限公司 | 引脚连接结构及其脚位定义的修改方法 |
| KR101177555B1 (ko) * | 2006-02-01 | 2012-08-27 | 삼성전자주식회사 | 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템 |
| DE102006018874A1 (de) * | 2006-04-24 | 2007-10-25 | Infineon Technologies Ag | Schaltungsanordnung zur Koppelung einer Spannungsversorgung an ein Halbleiterbauelement, Verfahren zur Herstellung der Schaltungsanordnung sowie Datenverarbeitungsgerät umfassend die Schaltungsanordnung |
| KR20100041515A (ko) * | 2008-10-14 | 2010-04-22 | 삼성전자주식회사 | 제거 가능한 보조 검사단자를 갖는 솔리드 스테이트 드라이브의 검사방법 |
| US8856417B2 (en) | 2012-10-09 | 2014-10-07 | International Business Machines Corporation | Memory module connector with auxiliary power cable |
| US8753138B2 (en) | 2012-10-09 | 2014-06-17 | International Business Machines Corporation | Memory module connector with auxiliary power |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3082323B2 (ja) * | 1991-07-30 | 2000-08-28 | ソニー株式会社 | メモリモジュール |
| JPH05233901A (ja) * | 1992-02-18 | 1993-09-10 | Mitsubishi Electric Corp | Ｉｃカード、ｉｃカード搭載用メモリｉｃ及びｉｃカードのメモリ容量の確認方法 |
| US5469399A (en) * | 1993-03-16 | 1995-11-21 | Kabushiki Kaisha Toshiba | Semiconductor memory, memory card, and method of driving power supply for EEPROM |
| US5272664A (en) * | 1993-04-21 | 1993-12-21 | Silicon Graphics, Inc. | High memory capacity DRAM SIMM |
-
1995
- 1995-12-28 JP JP7342757A patent/JPH09180430A/ja not_active Withdrawn
-
1996
- 1996-12-24 US US08/773,332 patent/US5745426A/en not_active Expired - Lifetime
- 1996-12-26 KR KR1019960072354A patent/KR970051126A/ko not_active IP Right Cessation
- 1996-12-26 KR KR1019960072354A patent/KR100232553B1/ko active
- 1996-12-27 TW TW085116167A patent/TW316968B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100232553B1 (ko) | 1999-12-01 |
| TW316968B (ja) | 1997-10-01 |
| US5745426A (en) | 1998-04-28 |
| KR970051126A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09180430A (ja) | メモリカード | |
| JP4707095B2 (ja) | 半導体回路 | |
| JP3390408B2 (ja) | 半導体集積回路 | |
| JPH04199742A (ja) | マルチチップモジュール | |
| KR930000614B1 (ko) | 반도체 집적회로장치 | |
| JP2011049216A (ja) | 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法 | |
| JP3994379B2 (ja) | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 | |
| US9786332B2 (en) | Semiconductor device package with mirror mode | |
| US7663894B2 (en) | Multilayer printed wiring board | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JP3429102B2 (ja) | メモリモジュール | |
| KR100282994B1 (ko) | 기능회로를구비한반도체집적회로장치 | |
| US11552634B2 (en) | Power sequencing in an active silicon interposer | |
| JP3535213B2 (ja) | 半導体装置 | |
| JPH01307243A (ja) | 半導体集積回路装置 | |
| JPH01143387A (ja) | 半導体メモリを使用する電子機器のプリント基板 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH04260352A (ja) | 半導体集積回路装置 | |
| JP2000133895A (ja) | 基板上のパターン配線構造及びその設計方法 | |
| JPH1187909A (ja) | Ｉｃ接続装置及びｉｃ接続用補助基板 | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPH06302719A (ja) | 多層構造のｉｃ基板 | |
| JPH022652A (ja) | 半導体集積回路装置 | |
| JPH02128438A (ja) | 半導体集積回路 | |
| JPH02288355A (ja) | 半導体論理集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |