JPS58207654A - 機能モジユ−ルの接続方法およびその接続指定信号生成回路 - Google Patents
機能モジユ−ルの接続方法およびその接続指定信号生成回路Info
- Publication number
- JPS58207654A JPS58207654A JP57090830A JP9083082A JPS58207654A JP S58207654 A JPS58207654 A JP S58207654A JP 57090830 A JP57090830 A JP 57090830A JP 9083082 A JP9083082 A JP 9083082A JP S58207654 A JPS58207654 A JP S58207654A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- connection
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、必要以上の同一構成の機能モジュールの中か
ら、正常な機能モノニールを必快数だけＩＥ択して接続
する方法およびそり接続を指定する；１要する信号を生
成する回路に関するものである。
ら、正常な機能モノニールを必快数だけＩＥ択して接続
する方法およびそり接続を指定する；１要する信号を生
成する回路に関するものである。
半導体メモリ装置などでは、障害あるいは製造欠陥の救
済のため、同一構成の機能モジュールを本来必要とする
数り上装置し、その中から正常な機能モジュールを必要
数だけＪモ択して接続する方法がとられる。従来、この
機能モジュールの切替方法として、正常な機能モジュー
ルをそれぞれし）ずれのデータ線等の信号線に接続する
かを指定するモジュール識別信号を各機能モノニー１１
間で伝播させて、接続すべき信号線を決定する方法があ
る（例えば特願昭５４−２４０４号゛機能モジュールの
切替方法”）。第１図はこの従来技術を説明するための
ブロック図で、１は機能モジュール、２はモジュール識
別信号を伝える接続指定１６号線、３はデータ線等で代
表される信号線群である。
済のため、同一構成の機能モジュールを本来必要とする
数り上装置し、その中から正常な機能モジュールを必要
数だけＪモ択して接続する方法がとられる。従来、この
機能モジュールの切替方法として、正常な機能モジュー
ルをそれぞれし）ずれのデータ線等の信号線に接続する
かを指定するモジュール識別信号を各機能モノニー１１
間で伝播させて、接続すべき信号線を決定する方法があ
る（例えば特願昭５４−２４０４号゛機能モジュールの
切替方法”）。第１図はこの従来技術を説明するための
ブロック図で、１は機能モジュール、２はモジュール識
別信号を伝える接続指定１６号線、３はデータ線等で代
表される信号線群である。
第１図は最左端の機能モジュールＭ、および左から４番
目の機能モジュールＭ４が「不良」の場合のモジュール
識別信号の伝播状態を示している。今、最左ｙＩＭの機
能モジュールＭｌへ人力されるモジュール識別信号をＡ
Ｏ＝ ０とする。各機能モジュール１は、当該モジュー
ルか正猟′に動作するか否かを示すフラグを具備してい
る。こ＼で、最左端の機能モジュールＭ、は、フラグが
「不良」を示している。
目の機能モジュールＭ４が「不良」の場合のモジュール
識別信号の伝播状態を示している。今、最左ｙＩＭの機
能モジュールＭｌへ人力されるモジュール識別信号をＡ
Ｏ＝ ０とする。各機能モジュール１は、当該モジュー
ルか正猟′に動作するか否かを示すフラグを具備してい
る。こ＼で、最左端の機能モジュールＭ、は、フラグが
「不良」を示している。
この場合、機能モジュールＭ１は人力したモジュール識
別信号Ａｏ丑０をそのま５出力し、データ線との接続も
行わノよい。次の機能モジュールＭ２は、そのフラグが
「良」を示している。この場合、機能モジュールＭ２は
、人力したモジュール識別信号淘−〇をデコードし、Ａ
Ｏ＝ ０に対応するデータ線を選択接続すると共に、モ
ジュール識別信号を八ｌ＝１に更新して出力する。次の
機能モジュール１１１４３も、フラグは「良」を示して
いるため、人力したモジュール識別信号Ａ１−１で示さ
れるデータ線を選択接続すると共に、モジュール識別１
ｇ号を八２−２（１更Ｍ［シて出力する。次の機能モジ
ュールＭ４は、フラグが「不良」を示しているため、人
力したモジュール識別信号Ａ２−２をそのま＼出力する
のみで−ある。機能モジュールＭＳ ＋ Ｍ６は、フラ
グが「良」を示しており、動作は機能モジュールＭ２
＋ Ｍ３と同じである。
別信号Ａｏ丑０をそのま５出力し、データ線との接続も
行わノよい。次の機能モジュールＭ２は、そのフラグが
「良」を示している。この場合、機能モジュールＭ２は
、人力したモジュール識別信号淘−〇をデコードし、Ａ
Ｏ＝ ０に対応するデータ線を選択接続すると共に、モ
ジュール識別信号を八ｌ＝１に更新して出力する。次の
機能モジュール１１１４３も、フラグは「良」を示して
いるため、人力したモジュール識別信号Ａ１−１で示さ
れるデータ線を選択接続すると共に、モジュール識別１
ｇ号を八２−２（１更Ｍ［シて出力する。次の機能モジ
ュールＭ４は、フラグが「不良」を示しているため、人
力したモジュール識別信号Ａ２−２をそのま＼出力する
のみで−ある。機能モジュールＭＳ ＋ Ｍ６は、フラ
グが「良」を示しており、動作は機能モジュールＭ２
＋ Ｍ３と同じである。
このように、従来の機能モジュール接続方法では、各機
能モジュールにおいて、後段の化ジュール識別信号を生
成するために加靭、（アットワン）回路を用い、データ
線を選択接続するために解読回路（デコーダ）を用いる
必要があった。従って、モジュール識別信号の生成およ
び信号線の、「ち択切替に要する論理が複雑と７より、
金物量が多くなる欠点があった。
能モジュールにおいて、後段の化ジュール識別信号を生
成するために加靭、（アットワン）回路を用い、データ
線を選択接続するために解読回路（デコーダ）を用いる
必要があった。従って、モジュール識別信号の生成およ
び信号線の、「ち択切替に要する論理が複雑と７より、
金物量が多くなる欠点があった。
本発明の目的は、ム市埋が簡単で金物量が少なく、かつ
、選択接続の融通性に富む機能モジュールの接続方法及
び接続指定信相生成回路を提供することにある。
、選択接続の融通性に富む機能モジュールの接続方法及
び接続指定信相生成回路を提供することにある。
上記の１的を達成するため、本発明は、一般に正常か否
かを表示１−る信号（フラグ）の生成手段を備えた同一
構成のｎ１固（ｎは２以上の整数）の機能モジュールの
うり、本来必要とする正常な機能モジュールｋ（１≦ｋ
（ｎ）個とに組の信号線群を１対１に接続する場合、接
続指定の初期信号と第１番目から第（ｎ−ｋＪ番目まで
の（ｎ −ｋ １個の機能モジ；−ルのフラグより第１
＠目の接続指定信号を生成し、弔Ｊ番目（ｉ＝１．２．
・・・。
かを表示１−る信号（フラグ）の生成手段を備えた同一
構成のｎ１固（ｎは２以上の整数）の機能モジュールの
うり、本来必要とする正常な機能モジュールｋ（１≦ｋ
（ｎ）個とに組の信号線群を１対１に接続する場合、接
続指定の初期信号と第１番目から第（ｎ−ｋＪ番目まで
の（ｎ −ｋ １個の機能モジ；−ルのフラグより第１
＠目の接続指定信号を生成し、弔Ｊ番目（ｉ＝１．２．
・・・。
ｋ −１）の接続指定′信号と一＄（Ｊ＋１）番目かり
第（Ｊ十ＩＴ −ｋ ） ４目までの（ｎ−ｋ）個の機
能モジュールのフラグより第（Ｊ＋１１番目の接続指定
１６−を生成し、このよう（ニしで生成される第ｉ番目
（ｉ＝１，２．・ 、ｋ）の接続指定信号により弔１番
目のイＳ号線群を第ｉ番目から第（ｉ 十ｎ −ｋ ’
１番目までの（ｎ −ｋ ＋、ｌ ）個の機能モジュー
ルのうりの正常な機能モジュールと接続させることを特
徴とするものである。
第（Ｊ十ＩＴ −ｋ ） ４目までの（ｎ−ｋ）個の機
能モジュールのフラグより第（Ｊ＋１１番目の接続指定
１６−を生成し、このよう（ニしで生成される第ｉ番目
（ｉ＝１，２．・ 、ｋ）の接続指定信号により弔１番
目のイＳ号線群を第ｉ番目から第（ｉ 十ｎ −ｋ ’
１番目までの（ｎ −ｋ ＋、ｌ ）個の機能モジュー
ルのうりの正常な機能モジュールと接続させることを特
徴とするものである。
Ｕ下、本発明の一実施例について図面を用いて詳細に説
明する。
明する。
第２図は本発明の一実施例のブロック図で、機能モジュ
ール５個（ｎ ＝ ５ ）の中がし正常かつ必要なモジ
ュール数３１固（ｋ−３）を選択接続する例である。第
２図において、１は機能モジュール、２は３ビットの接
続指定信号を送る接続指定信号線であり、図面−［では
１本で表わしている。３はデータ線等の信号線群であり
、図中の谷１本の線が腹数本の線かりなるバス線で己）
つてもよいが、こ５では１本の線として記述する。４は
接続指定の初期信号あるいは前段の接続指定信号とフラ
グから自接続指定情寵を生成する接続指定信号生成回路
である。５は４Ｍ号線と、予備の個数を営んだ３個の機
能モジュールの中かし接続指定信号で決まるＩＦ當な機
能モジュール１個とを接続する接続スイッチである。６
は機能モジュールが正常に動作するか否かを示す信号（
フラグ）を１云えるフラグ１ぎ別線である。
ール５個（ｎ ＝ ５ ）の中がし正常かつ必要なモジ
ュール数３１固（ｋ−３）を選択接続する例である。第
２図において、１は機能モジュール、２は３ビットの接
続指定信号を送る接続指定信号線であり、図面−［では
１本で表わしている。３はデータ線等の信号線群であり
、図中の谷１本の線が腹数本の線かりなるバス線で己）
つてもよいが、こ５では１本の線として記述する。４は
接続指定の初期信号あるいは前段の接続指定信号とフラ
グから自接続指定情寵を生成する接続指定信号生成回路
である。５は４Ｍ号線と、予備の個数を営んだ３個の機
能モジュールの中かし接続指定信号で決まるＩＦ當な機
能モジュール１個とを接続する接続スイッチである。６
は機能モジュールが正常に動作するか否かを示す信号（
フラグ）を１云えるフラグ１ぎ別線である。
今、機能モジュール■のＭｌ ＋ ”３９Ｍ４は正常に
動作し、機能モジュール１０Ｍ２，１ν１５は製造時に
生じる欠１３１６あるいは動作時の外部要因前（：基づ
く故障のため正常に動作しえ！ヨいと判る。この時、ｔ
Ｑ能モモジュール１ＯＮ４２りは異常を示すフラグ１づ
１・２がフラグ信号線６を通って接続指定信号生成回路
４０ＳＩ、 Ｓ２に人力される。フラグＥｌ’ 、 、
（ｔＦ ３゜ＥＦ４は正常を示している。接続指定信
号生成回路４のＳＩは、左側の接続指定信号線２かり最
左端の機能モジュールＭ１を一選択接続することを表わ
す接続指定信号（１００）を受取り、フラグＥＦ、およ
びＥＦ２によって最左端の機能モジュールＭ、を選択接
続することを表わす接続指定信号（１００１を生成する
。次の接続指定信号生成回路Ｓ２は、前段の接続指定信
号（１００）を受は取り、フラグ信号ＥＦ２およびＥＦ
３によって機能モジュール１０Ｍ３を選択接続するため
、該接続指定信号中の１ビツトをシフトさせて接続指定
信号（０１０’ ）を生成する。同様ζ二接続指定信号
生成回路Ｓ３は、機能モジュール１０Ｍ４を選択接続す
るため接続指定信号（０１０）を生成する。従って、接
続指定信号（二は同一の信号モードが存在する。接続ス
イッチ５はそれぞれ接続指定信号生成回路４のＳＩ ＋
８２ ｔ ８３から接続指定信号（１００）、（Ｏｌ
ｌ、（０１０１を受は取り、該接続指定（、Ｉｉ号で指
一定される１個の機能モジュールを情月線３の所定の線
に接続する。
動作し、機能モジュール１０Ｍ２，１ν１５は製造時に
生じる欠１３１６あるいは動作時の外部要因前（：基づ
く故障のため正常に動作しえ！ヨいと判る。この時、ｔ
Ｑ能モモジュール１ＯＮ４２りは異常を示すフラグ１づ
１・２がフラグ信号線６を通って接続指定信号生成回路
４０ＳＩ、 Ｓ２に人力される。フラグＥｌ’ 、 、
（ｔＦ ３゜ＥＦ４は正常を示している。接続指定信
号生成回路４のＳＩは、左側の接続指定信号線２かり最
左端の機能モジュールＭ１を一選択接続することを表わ
す接続指定信号（１００）を受取り、フラグＥＦ、およ
びＥＦ２によって最左端の機能モジュールＭ、を選択接
続することを表わす接続指定信号（１００１を生成する
。次の接続指定信号生成回路Ｓ２は、前段の接続指定信
号（１００）を受は取り、フラグ信号ＥＦ２およびＥＦ
３によって機能モジュール１０Ｍ３を選択接続するため
、該接続指定信号中の１ビツトをシフトさせて接続指定
信号（０１０’ ）を生成する。同様ζ二接続指定信号
生成回路Ｓ３は、機能モジュール１０Ｍ４を選択接続す
るため接続指定信号（０１０）を生成する。従って、接
続指定信号（二は同一の信号モードが存在する。接続ス
イッチ５はそれぞれ接続指定信号生成回路４のＳＩ ＋
８２ ｔ ８３から接続指定信号（１００）、（Ｏｌ
ｌ、（０１０１を受は取り、該接続指定（、Ｉｉ号で指
一定される１個の機能モジュールを情月線３の所定の線
に接続する。
このように、第２図においては、接続指定信号の生成は
接続ビット位置をシフトさせるだけの機能で実現できる
ため、複雑な論理機能を必要とせず、接続指定信号生成
回路１つで、接続すべき機能モジュールを直接指定する
信号と次段へ送られる接続指定信号を１にねた接続指定
信ぢを生成でとるため、金物量が少なくなり、かつ予備
のモジュール数を自由に増減することができる融通性に
富んだ機能モジュールの接続が実現できる。
接続ビット位置をシフトさせるだけの機能で実現できる
ため、複雑な論理機能を必要とせず、接続指定信号生成
回路１つで、接続すべき機能モジュールを直接指定する
信号と次段へ送られる接続指定信号を１にねた接続指定
信ぢを生成でとるため、金物量が少なくなり、かつ予備
のモジュール数を自由に増減することができる融通性に
富んだ機能モジュールの接続が実現できる。
第３図は接続指定信号生成回路４の一実施例を示すブロ
ック図である。第３図中、２は第２図の接続指定信号線
であり、３ビツトを表わす３本の線で示されている。７
は接続指定信号生成回路４を構成する単位回路である。
ック図である。第３図中、２は第２図の接続指定信号線
であり、３ビツトを表わす３本の線で示されている。７
は接続指定信号生成回路４を構成する単位回路である。
８はフラグ信号が第２図のフラグ信号線６を通って人力
される制御信相入力端子である。９〜工２は接続指定初
期信号又は前段接続指定信号の入力端子、■３〜１６は
接続指定信号の出力端子である。
される制御信相入力端子である。９〜工２は接続指定初
期信号又は前段接続指定信号の入力端子、■３〜１６は
接続指定信号の出力端子である。
第３図の動作は次の通りである。はじめ、第２図の接続
指定信号生成回路Ｓ１の場合について説明する。入力端
子９，１０．４２の接続指定初期信号（１００）に対し
、単位回路７のＵ、にはフラグ信号Ｅル゛１が入り、機
能モジュールＭ１は正常動作するため、人力鳴子９およ
びＩＯに人力された接続指定信号」信号はそのまま出力
端子１３および」４にそれぞれ出力される。単位回路７
のＵｌにはフラグ信号ＥＦ２が入り、機能モジュールＭ
２が正常に動作しないため、入力端子１１の信号ずなわ
ら出力端子１４の信号は出力端子１Ｇに・イツトし、入
力端子１２の信号は無視され、出力端子１５には゛０″
′信号が出力され接続指定１ｇ号（１００）を生成する
。
指定信号生成回路Ｓ１の場合について説明する。入力端
子９，１０．４２の接続指定初期信号（１００）に対し
、単位回路７のＵ、にはフラグ信号Ｅル゛１が入り、機
能モジュールＭ１は正常動作するため、人力鳴子９およ
びＩＯに人力された接続指定信号」信号はそのまま出力
端子１３および」４にそれぞれ出力される。単位回路７
のＵｌにはフラグ信号ＥＦ２が入り、機能モジュールＭ
２が正常に動作しないため、入力端子１１の信号ずなわ
ら出力端子１４の信号は出力端子１Ｇに・イツトし、入
力端子１２の信号は無視され、出力端子１５には゛０″
′信号が出力され接続指定１ｇ号（１００）を生成する
。
次に接続指定信号生成回路Ｓ２の場合であるが、この場
合は単位回路７のＵｌにフラグ信号ＥＦ２が一入るため
、入力端子９０佛号が出力端子１４にシフトし、入力端
子１０の信号は無視され、出力端子】３には０″の信号
が出力される。単位回路Ｕ２にはフラグ信号Ｅ１゛３が
入るため、入力端子１１および↓２の信号はそのまま出
力端子１５および１６に出力され、接続指定信号（ｏｉ
ｏ）を生成する。
合は単位回路７のＵｌにフラグ信号ＥＦ２が一入るため
、入力端子９０佛号が出力端子１４にシフトし、入力端
子１０の信号は無視され、出力端子】３には０″の信号
が出力される。単位回路Ｕ２にはフラグ信号Ｅ１゛３が
入るため、入力端子１１および↓２の信号はそのまま出
力端子１５および１６に出力され、接続指定信号（ｏｉ
ｏ）を生成する。
このように、接続指定信号生成回ｌＩ！！４は信号のシ
フト機能をもつ簡単な、単位回路の組合せで構成できる
。さらに予備モジュールの増減に対して、回路の変更を
することなく、単位回路の増減のみで実現できる。
フト機能をもつ簡単な、単位回路の組合せで構成できる
。さらに予備モジュールの増減に対して、回路の変更を
することなく、単位回路の増減のみで実現できる。
第４図（ａ）は第３図における単位回路７の一実廁しリ
な示す回路図である。図中、８は制御信号入力端子、９
，１０は入力端子、１３．１４は出刃端子である。１７
はフラグ信号を反転する反転器、Ｑ１〜Ｑ４はスイッチ
孝子、１８はスイッチ素子Ｑ３の一方の端子を一定電圧
レベル（０″または１″）に固定するレベル固定端子で
ある。動作はＵ「の通りである。
な示す回路図である。図中、８は制御信号入力端子、９
，１０は入力端子、１３．１４は出刃端子である。１７
はフラグ信号を反転する反転器、Ｑ１〜Ｑ４はスイッチ
孝子、１８はスイッチ素子Ｑ３の一方の端子を一定電圧
レベル（０″または１″）に固定するレベル固定端子で
ある。動作はＵ「の通りである。
まず、第２図の接続指定信号生成回路４のＳｌの場合に
ついて説明すると、制御信号入力端子８には、機能モジ
ュールｌｖｔ １が正常動作するため、フラグ信号−ａ
′−が入力される。従って、スイッチ素子Ｑ１． Ｑ
２はオンし、スイッチ系子Ｑ３ 、 Ｑ４はオフし、入
力端子９および１０の信号はそのまま出力端子１３ｊ’
６よひ１４に出力じれる。
ついて説明すると、制御信号入力端子８には、機能モジ
ュールｌｖｔ １が正常動作するため、フラグ信号−ａ
′−が入力される。従って、スイッチ素子Ｑ１． Ｑ
２はオンし、スイッチ系子Ｑ３ 、 Ｑ４はオフし、入
力端子９および１０の信号はそのまま出力端子１３ｊ’
６よひ１４に出力じれる。
次に゛接続指定信号生成回路４の８２の場合について説
明すると、制御信号入力端子８には、機能モジュールＭ
２が正常に動作しないため、フラグ信号゛１″が人力さ
れる。従って、スイッチ系子Ｑ１．Ｑ２はオンし、スイ
ッチ素子Ｑ３． Ｑ４がオンするため、入力端子９の信
号は出力端子１４に出力され、入力端子１０の信号は無
視され、出力端子１３にはレベル固定端子の一定電圧レ
ベル（”Ｏ”または１″）で決まる電圧（第２図の場合
は０″）が出力される。
明すると、制御信号入力端子８には、機能モジュールＭ
２が正常に動作しないため、フラグ信号゛１″が人力さ
れる。従って、スイッチ系子Ｑ１．Ｑ２はオンし、スイ
ッチ素子Ｑ３． Ｑ４がオンするため、入力端子９の信
号は出力端子１４に出力され、入力端子１０の信号は無
視され、出力端子１３にはレベル固定端子の一定電圧レ
ベル（”Ｏ”または１″）で決まる電圧（第２図の場合
は０″）が出力される。
このように、信号のシフト機能をもつ単位回路を簡単な
スイッチ系子の組合せで構成することができる。さらに
第４図（ｂ）：二示すように、入出力端子をふやせば、
＄４図（ａ）とは異なる信号生成回路が構成できる。ま
た反転器１７はスイッチ素子Ｑ３１Ｑ４側に直いても良
い。
スイッチ系子の組合せで構成することができる。さらに
第４図（ｂ）：二示すように、入出力端子をふやせば、
＄４図（ａ）とは異なる信号生成回路が構成できる。ま
た反転器１７はスイッチ素子Ｑ３１Ｑ４側に直いても良
い。
以上説明したように、本発明による機能モジュールの接
続方法および接続指定信号生成回路を、予備の機能モジ
ュールをもたせて必要な数の機能モジュールを構成する
機能装置に用いることにより、予備の機能モジュールの
数を任意に設定できる機能モジュールの選択接続を簡単
な回路構成で実現できる。
続方法および接続指定信号生成回路を、予備の機能モジ
ュールをもたせて必要な数の機能モジュールを構成する
機能装置に用いることにより、予備の機能モジュールの
数を任意に設定できる機能モジュールの選択接続を簡単
な回路構成で実現できる。
特に上記装置を集積回路で実現する場合、選択接続に要
する金物量が少ないため、退択接続動作を行う部分の製
造時の歩留りが高よることが期待できる。従って、予備
の機能モジュールケもたせ、必要な数の機能モジュール
を構成して機能装置比する集積回路の実現に対し、極め
て有効な手段となりうる。
する金物量が少ないため、退択接続動作を行う部分の製
造時の歩留りが高よることが期待できる。従って、予備
の機能モジュールケもたせ、必要な数の機能モジュール
を構成して機能装置比する集積回路の実現に対し、極め
て有効な手段となりうる。
第１図は従来技術を説明するためのブロック図、第２図
は不発明の一実施例を示すブロック図、第３図は第２図
における接続指定信号生成回路の一実施例を示すブロッ
ク図、第４・図（ａ）および（ｂ）は第３図における単
位回路の一実施例７示す回路図である。 ■・・・機能モジュール、２・・・接続指定信号線、３
・・・信号線群、４・・・接続指定信号生成回路、５・
・・接続スイッチ、６・・・フラグ信号線、７・・・単
位回路、８・・・制御１ｇ号入力端子、９〜１２・・・
入力端子、１３〜１６・・・出力端子、Ｉ７・・・反転
器、１８・・・レベル固定端子、Ｑ１〜Ｑ４・・・スイ
ッチ素子。 、・′ゞ゛７・ 代理人 弁理士 鈴 木 １１．・７ム・１．、、、、
、、、、ｌ。 −・・：°２・′ノ
は不発明の一実施例を示すブロック図、第３図は第２図
における接続指定信号生成回路の一実施例を示すブロッ
ク図、第４・図（ａ）および（ｂ）は第３図における単
位回路の一実施例７示す回路図である。 ■・・・機能モジュール、２・・・接続指定信号線、３
・・・信号線群、４・・・接続指定信号生成回路、５・
・・接続スイッチ、６・・・フラグ信号線、７・・・単
位回路、８・・・制御１ｇ号入力端子、９〜１２・・・
入力端子、１３〜１６・・・出力端子、Ｉ７・・・反転
器、１８・・・レベル固定端子、Ｑ１〜Ｑ４・・・スイ
ッチ素子。 、・′ゞ゛７・ 代理人 弁理士 鈴 木 １１．・７ム・１．、、、、
、、、、ｌ。 −・・：°２・′ノ
Claims (1)
- 【特許請求の範囲】 （１） 正常か否かを表示する信号（以下フラグと称
す）の生成手段を備えた同一構成のｎ ＩＢ （ｎは２
以上の整数）の機能モジュールのうらの正常な機能モジ
ュールｋ（１≦ｋ （ｎ ）個と、に組の信号線群を１
対１に接続する機能モジュールの接続方法において、接
続指定の初期信号と第１番目かり第（ｎ−ｋ）番目まで
の（ｎ−ｋ）個の機能モジールのフラグより第１番目の
接続指定信号を生成し、α下、第１番目（ｊ＝ｔ、２．
・・・、に−１）の接続指定信号と第（ｊ＋１）番目か
ら第（ｊ −ｔ−ｎ−ｋＪ番目までの（ｎ−ｋ）個の機
能モジュールのフラグより第（」＋１）番目の接続指定
信号を生成し、該生成されたｑｒ番目（ｉ＝１．２゜・
・・、ｋ）の接続指定信号により第１番目の１ぎ号線群
を第１番目から第（ｉ −１−ｎ −ｋ ）番目までの
（ｎ −ｋ −１−１）個の機能モジュールのうもの正
常な機能モジュールと接続せしめることを特徴とする機
能モジュールの接続方法。 （２１２個の入力端子＜Ａｔ、Ｂｔ）、２個の出力端子
（Ｃ１，Ｄｔ ）および１個の１６制御信号入力端子（
Ｅ Ｆｔ ）を有し、前記制御信号入力端子（Ｅｌ”ｔ
）に異常を示すフラグ信号が入力された場合には、入力
端子Ａｔに入力される信号と同一の信号を出力端子Ｄｔ
より出力して、入力端子Ｂｔの信号は無視し、出力端子
Ｃｔよりは′１”または０”のいずれか一方の信号を出
力し、前記制御信号入力端子（ＥＦｔ ） ｉ二正當を
示ずフラグ信号が人力された場合には、入力端子Ａｔに
人力される１ｇ号と同一の信号を出力端子Ｃｔより出力
し、入力端子Ｂｔに人力される信号と同一の１ｄ号を出
力端子Ｌ）ｔより出力する単位回路をｍ個具備しくｍ≧
１．ｔ＝１゜２、・・・９ｍ）、任意の単位回路の出力
端子ｌＪｒと次の段の単位回路の入力端子Ａｒ＋１ （
ｒ−１、２。 ・・・、ｍ−１）を接続し、接続指定の初期信号あるい
は前段の接続指定信号とフラグ信号から自接続指定信号
を生成することを特徴とする接続指定信号生成回路。 （３）特許請求の範囲第２項記載の接続指定信号生成回
路において、単位回路は、制卸信号入力端子を反転器の
入力端子、第１スイツチ素子の制御端子および第２スイ
ツチ累子の制御端子に接続し、該反転器の出力を第３ス
イツチ素子および第４スイツチ素子の’＋１ｊｌＪ御端
子に接続し、該菓１スイッチ素子の一方の端子を基準電
位に接続し、他方の端子を該第３スイツチ素子の一方の
端子に接続して該単位回路の一方の出力端子とし、該第
３スイッチ票子の他力の端子を該第２スイツチ菓子の一
方の端子に接続して該単位回路の一方の人力５ＩＨｔＡ
子とし、該第２スイツチ累子の他方の端子を該第４スイ
ツチ系子の一方の端子に接続して該単位回路の他方の出
力端子とし、該弔４スイッチ系子の他方の端子を単位回
路の他力の入力端子とすることを特徴とする接続指定１
８号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090830A JPS58207654A (ja) | 1982-05-28 | 1982-05-28 | 機能モジユ−ルの接続方法およびその接続指定信号生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090830A JPS58207654A (ja) | 1982-05-28 | 1982-05-28 | 機能モジユ−ルの接続方法およびその接続指定信号生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58207654A true JPS58207654A (ja) | 1983-12-03 |
Family
ID=14009500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090830A Pending JPS58207654A (ja) | 1982-05-28 | 1982-05-28 | 機能モジユ−ルの接続方法およびその接続指定信号生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282994B1 (ko) * | 1996-11-19 | 2001-04-02 | 가네꼬 히사시 | 기능회로를구비한반도체집적회로장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4919780A (ja) * | 1972-06-14 | 1974-02-21 | ||
| JPS51113580A (en) * | 1975-03-31 | 1976-10-06 | Nec Corp | Memory unit of large-scale semi- conductor integrated circuit |
| JPS5231688A (en) * | 1975-07-28 | 1977-03-10 | Intel Corp | Wafer scale integrated device |
-
1982
- 1982-05-28 JP JP57090830A patent/JPS58207654A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4919780A (ja) * | 1972-06-14 | 1974-02-21 | ||
| JPS51113580A (en) * | 1975-03-31 | 1976-10-06 | Nec Corp | Memory unit of large-scale semi- conductor integrated circuit |
| JPS5231688A (en) * | 1975-07-28 | 1977-03-10 | Intel Corp | Wafer scale integrated device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282994B1 (ko) * | 1996-11-19 | 2001-04-02 | 가네꼬 히사시 | 기능회로를구비한반도체집적회로장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI251695B (en) | Electronic device and control method used therein | |
| JPS5991568A (ja) | マルチプロセサ計算機装置及びそこで使用される計算機モジユ−ル | |
| JP3592885B2 (ja) | 半導体集積回路装置 | |
| US7301833B2 (en) | Shift redundancy circuit, method for controlling shift redundancy circuit, and semiconductor memory device | |
| JPH11134895A (ja) | 半導体記憶装置 | |
| JPS58207654A (ja) | 機能モジユ−ルの接続方法およびその接続指定信号生成回路 | |
| JPH11339499A (ja) | 出力ドライバを共有する並列ビットテスト回路とこれを用いた並列ビットテスト方法、及びその半導体メモリ装置 | |
| JPH07202893A (ja) | 予備信号ラインにスイツチする方法及び装置 | |
| JP2001210092A (ja) | 半導体記憶装置 | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JP2820005B2 (ja) | クロスコネクト方式 | |
| TWI249838B (en) | Circuit of redundancy IO fuse in semiconductor device | |
| JPH0637737A (ja) | Ｃｒｃ演算回路 | |
| JPS58219820A (ja) | 回路機器の制御システム | |
| JP2006074371A (ja) | 故障時復旧方法、冗長化構成方法、パケット処理装置 | |
| JP2665083B2 (ja) | 半導体集積回路のテスト回路 | |
| JPS5841496A (ja) | 記憶制御装置 | |
| JPS6382126A (ja) | バスレベル保持回路 | |
| JPS6299834A (ja) | 系構成選択制御方式 | |
| JPS58154049A (ja) | 機能モジユ−ルの切替方法 | |
| JPH1079963A (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JPH0691445B2 (ja) | 信号選択回路 | |
| JPS60211548A (ja) | 切替制御回路 | |
| JPS63169824A (ja) | 論理回路代替方式 | |
| JPH08223612A (ja) | 通信回線切換方式 |