JPH07202893A - 予備信号ラインにスイツチする方法及び装置 - Google Patents
予備信号ラインにスイツチする方法及び装置Info
- Publication number
- JPH07202893A JPH07202893A JP4168828A JP16882892A JPH07202893A JP H07202893 A JPH07202893 A JP H07202893A JP 4168828 A JP4168828 A JP 4168828A JP 16882892 A JP16882892 A JP 16882892A JP H07202893 A JPH07202893 A JP H07202893A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal path
- line
- failed
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 コンピユータ・システムのＭＴＢＦ（平均故
障間隔）を増大するための方法について開示する。 【構成】 ビツト転送においてスペアライン２１５と
２：１マルチプレクサ２０１−２０６を図のように配置
するもの。例えば、信号Ｃのライン２１２が故障した場
合は、信号ＣはＭＵＸ２０３からＭＵＸ２０４に切換え
入力される。この切り換え入力は選択信号ＳＥＬによつ
て実現される。また、番号が故障に係わるライン番号よ
りも大きいライン２１３、２１４の入力についても同様
な切り換えがなされる。 【効果】 冒頭の目的の達成の他、この切り換え方法に
よればパルスレングスの増大がない。また、２：１ＭＵ
Ｘを用いているので従来問題となつていた信号の遅延の
問題も深刻ではない。
障間隔）を増大するための方法について開示する。 【構成】 ビツト転送においてスペアライン２１５と
２：１マルチプレクサ２０１−２０６を図のように配置
するもの。例えば、信号Ｃのライン２１２が故障した場
合は、信号ＣはＭＵＸ２０３からＭＵＸ２０４に切換え
入力される。この切り換え入力は選択信号ＳＥＬによつ
て実現される。また、番号が故障に係わるライン番号よ
りも大きいライン２１３、２１４の入力についても同様
な切り換えがなされる。 【効果】 冒頭の目的の達成の他、この切り換え方法に
よればパルスレングスの増大がない。また、２：１ＭＵ
Ｘを用いているので従来問題となつていた信号の遅延の
問題も深刻ではない。
Description
【０００１】
【産業上の利用分野】本発明は、コンピユータ・システ
ムが誤動作を生じてから次の誤動作を生じるまでの間の
平均時間を増加するための方法及び装置、より詳細に言
えば、１本の信号ラインを多数の信号ラインについての
予備のラインとして使用可能にする技術に関する。
ムが誤動作を生じてから次の誤動作を生じるまでの間の
平均時間を増加するための方法及び装置、より詳細に言
えば、１本の信号ラインを多数の信号ラインについての
予備のラインとして使用可能にする技術に関する。
【０００２】
【従来の技術】予備の信号ラインは、軍用のアプリケー
シヨン及び商用のアプリケーシヨンの両方の分野におい
て、システム（コンピユータ、信号処理装置）の可用性
を向上するためにしばしば使用されている。軍用の或る
種の航空電子機器は、クリチカル信号ライン（臨界的な
信号路）を完全に複製した信号ラインを使用している。
このタイプの問題解決方法は、故障したラインを隔離す
る要求をほぼ満足させるけれども、複数の高性能プロセ
ツサに対して十分な帯域幅を与えるために信号ラインの
数を増加すると、多数のコネクタ・ピンを必要とする問
題や、配線数が多数になる問題を生じる。例えば、２９
本の信号ラインを有する１６ビツト・バスは、予備の信
号ラインの全ての要素を使用した場合、合計５８本のラ
インを必要とする。３２ビツト・バスは、同じ解決方法
を用いた場合、合計１１６本ものラインを必要とする。
残念なことには、従来の多くの装置においては、信号ラ
インのすべてを複製した信号ラインを設けるための空間
的な余裕がない。
シヨン及び商用のアプリケーシヨンの両方の分野におい
て、システム（コンピユータ、信号処理装置）の可用性
を向上するためにしばしば使用されている。軍用の或る
種の航空電子機器は、クリチカル信号ライン（臨界的な
信号路）を完全に複製した信号ラインを使用している。
このタイプの問題解決方法は、故障したラインを隔離す
る要求をほぼ満足させるけれども、複数の高性能プロセ
ツサに対して十分な帯域幅を与えるために信号ラインの
数を増加すると、多数のコネクタ・ピンを必要とする問
題や、配線数が多数になる問題を生じる。例えば、２９
本の信号ラインを有する１６ビツト・バスは、予備の信
号ラインの全ての要素を使用した場合、合計５８本のラ
インを必要とする。３２ビツト・バスは、同じ解決方法
を用いた場合、合計１１６本ものラインを必要とする。
残念なことには、従来の多くの装置においては、信号ラ
インのすべてを複製した信号ラインを設けるための空間
的な余裕がない。
【０００３】上述の方法に代替する他の従来の方法は、
選択された複数の信号ラインを含む１組の信号ラインに
対して１本の予備信号ラインを与える方法である。例え
ば、１本の予備信号ラインは、メモリ及びプロセツサの
間に３９本の信号ラインを与えることができる。若し、
３９本の信号ラインの内の１本が故障したならば、通常
の状態において故障ラインに割り当てられるビツトは、
予備信号ラインに切り換えられて、通常の動作が再開さ
れる。幾つかの故障ラインの内の何れか１本の故障ライ
ンを効果的に置き換えるために、１本の予備信号ライン
を用いる場合の主たる問題は、故障したラインからの信
号を再度経路付けするために生じる性能低下の問題であ
る。図１及び図２は、１６本の信号ライン（ライン番号
１乃至１６）に適用された予備信号ラインの従来の切り
換え技術を説明するための図である。故障した信号ライ
ンは、故障に関連した入力信号（信号Ａ乃至信号Ｐ）を
選択することによりバイパスされ、予備の信号ライン２
０により、選択された信号を通過する。
選択された複数の信号ラインを含む１組の信号ラインに
対して１本の予備信号ラインを与える方法である。例え
ば、１本の予備信号ラインは、メモリ及びプロセツサの
間に３９本の信号ラインを与えることができる。若し、
３９本の信号ラインの内の１本が故障したならば、通常
の状態において故障ラインに割り当てられるビツトは、
予備信号ラインに切り換えられて、通常の動作が再開さ
れる。幾つかの故障ラインの内の何れか１本の故障ライ
ンを効果的に置き換えるために、１本の予備信号ライン
を用いる場合の主たる問題は、故障したラインからの信
号を再度経路付けするために生じる性能低下の問題であ
る。図１及び図２は、１６本の信号ライン（ライン番号
１乃至１６）に適用された予備信号ラインの従来の切り
換え技術を説明するための図である。故障した信号ライ
ンは、故障に関連した入力信号（信号Ａ乃至信号Ｐ）を
選択することによりバイパスされ、予備の信号ライン２
０により、選択された信号を通過する。
【０００４】１６本の信号ラインの内の各４本の信号ラ
インは、４つのマルチプレクサ２２、２４、２６及び２
８に夫々接続されている。エラー検出ロジツク回路に接
続されたレジスタ（図示せず）からの選択信号Ｓ０及び
Ｓ１は、信号ラインの故障が検出された時に、４つの信
号の内のどの信号がマルチプレクサ２２、２４、２６、
２８に出力されるかを制御する。これらの４つのマルチ
プレクサの各々からの出力は他の４：１マルチプレクサ
３０に入力される。上述のレジスタからの選択信号Ｓ２
及びＳ３は、４つの入力の内のどの入力が予備ライン２
０を介して転送されるかを決定する。
インは、４つのマルチプレクサ２２、２４、２６及び２
８に夫々接続されている。エラー検出ロジツク回路に接
続されたレジスタ（図示せず）からの選択信号Ｓ０及び
Ｓ１は、信号ラインの故障が検出された時に、４つの信
号の内のどの信号がマルチプレクサ２２、２４、２６、
２８に出力されるかを制御する。これらの４つのマルチ
プレクサの各々からの出力は他の４：１マルチプレクサ
３０に入力される。上述のレジスタからの選択信号Ｓ２
及びＳ３は、４つの入力の内のどの入力が予備ライン２
０を介して転送されるかを決定する。
【０００５】ライン番号１乃至１６の各々の出力側にお
いて、２：１マルチプレクサ３２がある（１６個のマル
チプレクサの内の２つだけが示されている）。４：１６
デコーダ（図示せず）によつて与えられた選択信号、Ｓ
ＥＬ０乃至ＳＥＬ１５は、故障した信号ラインの位置
に、予備信号ライン２０の信号を出力させるために２：
１マルチプレクサを切り換える。
いて、２：１マルチプレクサ３２がある（１６個のマル
チプレクサの内の２つだけが示されている）。４：１６
デコーダ（図示せず）によつて与えられた選択信号、Ｓ
ＥＬ０乃至ＳＥＬ１５は、故障した信号ラインの位置
に、予備信号ライン２０の信号を出力させるために２：
１マルチプレクサを切り換える。
【０００６】予備の信号ライン対通常の信号ラインの比
率が増加すると、故障した信号ラインを通る信号を予備
信号ラインに経路付けるために必要とされるマルチプレ
クサのレベルの数が増加する。マルチプレクサのレベル
数の増加によつて生じる付加的な遅延は、クリチカル信
号路の遅延の一部となり、マシン・サイクルに適合され
ねばならない。４：１マルチプレクサにおいて、５８本
のライン・バスのための空間を与えるために、３つのレ
ベルが必要とされる。代表的なＶＬＳＩのデバイスにお
いて、このマルチプレクサのトリーは、配線妨害（wire
blockage）を生じ、長い配線を必要とし、伝播遅延が
更に増加する。更に、予備信号ラインは、受け取り側の
すべての信号ラインに跨がつて配分されねばならないか
ら、予備信号ラインは長くなり、その結果、伝播遅延が
増加する。
率が増加すると、故障した信号ラインを通る信号を予備
信号ラインに経路付けるために必要とされるマルチプレ
クサのレベルの数が増加する。マルチプレクサのレベル
数の増加によつて生じる付加的な遅延は、クリチカル信
号路の遅延の一部となり、マシン・サイクルに適合され
ねばならない。４：１マルチプレクサにおいて、５８本
のライン・バスのための空間を与えるために、３つのレ
ベルが必要とされる。代表的なＶＬＳＩのデバイスにお
いて、このマルチプレクサのトリーは、配線妨害（wire
blockage）を生じ、長い配線を必要とし、伝播遅延が
更に増加する。更に、予備信号ラインは、受け取り側の
すべての信号ラインに跨がつて配分されねばならないか
ら、予備信号ラインは長くなり、その結果、伝播遅延が
増加する。
【０００７】従つて、故障した信号ラインを置き換える
場合に、インターフエースのクリチカル信号路に対する
影響が小さく、しかも、配線の複雑さが従来の方法より
も簡易化された経済的な技術が望まれる。
場合に、インターフエースのクリチカル信号路に対する
影響が小さく、しかも、配線の複雑さが従来の方法より
も簡易化された経済的な技術が望まれる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、故障
した信号ラインを置き換える時に、信号ラインの長さ及
び配線の複雑さに与える影響を小さい信号ラインの置換
方法及び信号ラインの置換装置を提供することにある。
した信号ラインを置き換える時に、信号ラインの長さ及
び配線の複雑さに与える影響を小さい信号ラインの置換
方法及び信号ラインの置換装置を提供することにある。
【０００９】本発明の他の目的は、コンピユータ・シス
テムが故障してから次の故障までの間の平均時間を長く
するための冗長信号ラインを与える回路を提供すること
にある。
テムが故障してから次の故障までの間の平均時間を長く
するための冗長信号ラインを与える回路を提供すること
にある。
【００１０】
【課題を解決するための手段】上述の目的及び利点は、
複数本の信号ラインの内の信号ラインを置き換えるため
に使用することのできる単一の予備信号ラインを設ける
ことによつて達成することができる。本発明の下で、エ
ラー検出ロジツク回路により制御される２：１マルチプ
レクサの組み合せを使用することによつて、故障した信
号ラインは、非動作状態に容易に切り換えることがで
き、そして、信号ラインの長さを著しく増加することな
く故障した信号ラインの置換を与えるために、故障して
いない残りの信号ラインは１ビツト高位の番号を持つ信
号ラインに移動される。
複数本の信号ラインの内の信号ラインを置き換えるため
に使用することのできる単一の予備信号ラインを設ける
ことによつて達成することができる。本発明の下で、エ
ラー検出ロジツク回路により制御される２：１マルチプ
レクサの組み合せを使用することによつて、故障した信
号ラインは、非動作状態に容易に切り換えることがで
き、そして、信号ラインの長さを著しく増加することな
く故障した信号ラインの置換を与えるために、故障して
いない残りの信号ラインは１ビツト高位の番号を持つ信
号ラインに移動される。
【００１１】
【実施例】本発明の予備信号ラインの切換え装置の実施
例が図３及び図４に示されている。送り側、即ち入力側
において、従来の装置（図１）のマルチプレクサのトリ
ーは、入力信号Ａ乃至Ｅの夫々のところで、２：１マル
チプレクサによつて置き換えられている。これらのマル
チプレクサは、参照数字２０１乃至２０６が付されてい
る。この構造は、配線の複雑さと信号の伝播遅延とを減
小する。境界走査を与えるためにレジスタが必要とされ
る代表的な装置において、２：１マルチプレクサの機能
は、デバイスのサイズに対する影響、または伝播遅延に
対する影響が殆どないレジスタに集積することができ
る。
例が図３及び図４に示されている。送り側、即ち入力側
において、従来の装置（図１）のマルチプレクサのトリ
ーは、入力信号Ａ乃至Ｅの夫々のところで、２：１マル
チプレクサによつて置き換えられている。これらのマル
チプレクサは、参照数字２０１乃至２０６が付されてい
る。この構造は、配線の複雑さと信号の伝播遅延とを減
小する。境界走査を与えるためにレジスタが必要とされ
る代表的な装置において、２：１マルチプレクサの機能
は、デバイスのサイズに対する影響、または伝播遅延に
対する影響が殆どないレジスタに集積することができ
る。
【００１２】従来技術による入力回路、または出力回路
に比べて、本発明の回路の数は増加しない。２：１マル
チプレクサ２３０、２３２、２３４、２３６及び２３８
は、夫々、信号Ａ乃至Ｅに対応している。然しながら、
予備ライン２１５は、他のすべてのラインに使用可能に
する必要がないから、伝播遅延及び配線の複雑さは減小
される。信号の伝播遅延の合計は、予備ラインの使用、
または、不使用に拘らず、一定である。また、伝播遅延
は、この１本の付加的なラインにより予備の利益を受け
るラインの数に対して関数関係を持たない。
に比べて、本発明の回路の数は増加しない。２：１マル
チプレクサ２３０、２３２、２３４、２３６及び２３８
は、夫々、信号Ａ乃至Ｅに対応している。然しながら、
予備ライン２１５は、他のすべてのラインに使用可能に
する必要がないから、伝播遅延及び配線の複雑さは減小
される。信号の伝播遅延の合計は、予備ラインの使用、
または、不使用に拘らず、一定である。また、伝播遅延
は、この１本の付加的なラインにより予備の利益を受け
るラインの数に対して関数関係を持たない。
【００１３】図３の実施例は、通常の動作において、信
号ラインの番号１乃至５（ライン２１０、２１１、２１
２、２１３、２１４）を通つて経路付けされる５つの信
号に用いるための装置である。信号ライン番号６（２１
５）、即ち予備信号ラインは、通常の動作では使用され
ない。この回路の動作中において、若し、信号ライン番
号３（２１２）が、図示した経路中のどこかで故障した
ならば、マルチプレクサ２０４及び２０５の選択ライ
ン、ＳＥＬ３及びＳＥＬ４を付勢することによつて、故
障した信号ラインをバイパスすることができる。信号Ａ
及びＢは、それらの元来の信号ライン、ライン番号１
（２１０）及びライン番号２（２１１）を依然として使
用し、信号Ｃ、Ｄ及びＥは、ライン番号４（２１３）、
ライン番号５（２１４）及びライン番号６（２１５）に
夫々移動される。同時に、受け取り側のマルチプレクサ
２３４、２３６及び２３８は、移動された信号を、訂正
された出力ラインにインターフエースさせるために、選
択ラインＳＥＬ３、ＳＥＬ４及びＳＥＬ５上の同じロジ
ツク選択信号によつて切り換えられる。この実施例の方
法は、信号ラインの任意の数を含むように拡張すること
ができる。実際のライン数はシステム構成と、前の故障
から次の故障の間の平均時間を所望の平均時間に選ぶこ
ととによつて決定される。
号ラインの番号１乃至５（ライン２１０、２１１、２１
２、２１３、２１４）を通つて経路付けされる５つの信
号に用いるための装置である。信号ライン番号６（２１
５）、即ち予備信号ラインは、通常の動作では使用され
ない。この回路の動作中において、若し、信号ライン番
号３（２１２）が、図示した経路中のどこかで故障した
ならば、マルチプレクサ２０４及び２０５の選択ライ
ン、ＳＥＬ３及びＳＥＬ４を付勢することによつて、故
障した信号ラインをバイパスすることができる。信号Ａ
及びＢは、それらの元来の信号ライン、ライン番号１
（２１０）及びライン番号２（２１１）を依然として使
用し、信号Ｃ、Ｄ及びＥは、ライン番号４（２１３）、
ライン番号５（２１４）及びライン番号６（２１５）に
夫々移動される。同時に、受け取り側のマルチプレクサ
２３４、２３６及び２３８は、移動された信号を、訂正
された出力ラインにインターフエースさせるために、選
択ラインＳＥＬ３、ＳＥＬ４及びＳＥＬ５上の同じロジ
ツク選択信号によつて切り換えられる。この実施例の方
法は、信号ラインの任意の数を含むように拡張すること
ができる。実際のライン数はシステム構成と、前の故障
から次の故障の間の平均時間を所望の平均時間に選ぶこ
ととによつて決定される。
【００１４】図４において、「故障用レジスタ」と記載
されたボツクス２５０はｎビツト・レジスタである。こ
の場合、ｎは予備以外の信号ラインの合計数である。レ
ジスタの各ビツトはｎ本（図示の実施例では５本）の信
号ラインに対して１対１に対応している。レジスタ２５
０は、最初にすべて０にセツトされる。若し、故障が検
出されたならば、故障したラインの番号以上のレジスタ
のポジシヨンに１を入力しなければならない。図５は、
上述したように信号ラインのライン番号３が故障した場
合に、「故障用レジスタ」２５０に必要とされる内容を
示している。
されたボツクス２５０はｎビツト・レジスタである。こ
の場合、ｎは予備以外の信号ラインの合計数である。レ
ジスタの各ビツトはｎ本（図示の実施例では５本）の信
号ラインに対して１対１に対応している。レジスタ２５
０は、最初にすべて０にセツトされる。若し、故障が検
出されたならば、故障したラインの番号以上のレジスタ
のポジシヨンに１を入力しなければならない。図５は、
上述したように信号ラインのライン番号３が故障した場
合に、「故障用レジスタ」２５０に必要とされる内容を
示している。
【００１５】「故障用レジスタ」２５０は、若しあれ
ば、診断システムか、または、エラー訂正ロジツク回路
によつてロードすることができる。図６は、「故障用レ
ジスタ」が故障した信号ライン番号の２進コード表示を
含む場合の「故障用レジスタ」２５０の実際例を示して
いる。「故障用レジスタ」の内容は、デコーダ４００に
よつてデコードされ、デコードされた出力信号は、必要
な選択信号、ＳＥＬ１乃至ＳＥＬ５を発生するために、
オア論理演算される。この回路は「故障用レジスタ」中
に必要とされるビツトの数を減小するけれども、多数の
ライン数をサポートする場合、幅の広いオア・ゲート４
１０か、または同等のオア・ゲートのツリーを必要とす
る。
ば、診断システムか、または、エラー訂正ロジツク回路
によつてロードすることができる。図６は、「故障用レ
ジスタ」が故障した信号ライン番号の２進コード表示を
含む場合の「故障用レジスタ」２５０の実際例を示して
いる。「故障用レジスタ」の内容は、デコーダ４００に
よつてデコードされ、デコードされた出力信号は、必要
な選択信号、ＳＥＬ１乃至ＳＥＬ５を発生するために、
オア論理演算される。この回路は「故障用レジスタ」中
に必要とされるビツトの数を減小するけれども、多数の
ライン数をサポートする場合、幅の広いオア・ゲート４
１０か、または同等のオア・ゲートのツリーを必要とす
る。
【００１６】図７は、２入力のオア・ゲート５００だけ
しか必要としないデコード技術を説明する図である。
「故障用レジスタ」は、故障したラインの周りのシステ
ムを再構成するときだけに変更されるので、オア・ゲー
トの余分な遅延は、クリチカル・データ路中には存在せ
ず、従つて、システムの性能には影響を与えない。
しか必要としないデコード技術を説明する図である。
「故障用レジスタ」は、故障したラインの周りのシステ
ムを再構成するときだけに変更されるので、オア・ゲー
トの余分な遅延は、クリチカル・データ路中には存在せ
ず、従つて、システムの性能には影響を与えない。
【００１７】以上、本発明の実施例について説明してき
たが、当業者であれば、本発明の技術的範囲内で、図示
し説明した実施例に種々の変更を容易に施すことができ
る。例えば、図３に示した信号ライン２１０乃至２１５
は１本の導体として示したが、それらのラインの中には
１つ、またはそれ以上の能動的電子素子、あるいは受動
的電子素子を接続することができる。これらの電子素子
の１つ、またはそれ以上の数の任意の素子の故障が信号
ライン全体の故障を与える。また、良好な実施例におい
て、マルチプレクサは、ラインを移動するために使用さ
れているが、他の実施例において、公知の他の切り換え
素子を使用することができる。また、本発明は、電気的
な装置は勿論のこと、流体回路装置、または電磁光学的
素子を使用して上述と同様な装置に適用することができ
ることも理解されるべきである。
たが、当業者であれば、本発明の技術的範囲内で、図示
し説明した実施例に種々の変更を容易に施すことができ
る。例えば、図３に示した信号ライン２１０乃至２１５
は１本の導体として示したが、それらのラインの中には
１つ、またはそれ以上の能動的電子素子、あるいは受動
的電子素子を接続することができる。これらの電子素子
の１つ、またはそれ以上の数の任意の素子の故障が信号
ライン全体の故障を与える。また、良好な実施例におい
て、マルチプレクサは、ラインを移動するために使用さ
れているが、他の実施例において、公知の他の切り換え
素子を使用することができる。また、本発明は、電気的
な装置は勿論のこと、流体回路装置、または電磁光学的
素子を使用して上述と同様な装置に適用することができ
ることも理解されるべきである。
【００１８】
【発明の効果】本発明は、コンピユータ・システムの故
障間の平均時間を増加し、故障した信号路を予備の信号
路に置き換える場合、信号路の伝播遅延の問題を著しく
減小し、また、集積回路化する場合、従来の技術に比べ
て配線が簡易化され、コネクタ・ピンの数も減小するこ
とができる。
障間の平均時間を増加し、故障した信号路を予備の信号
路に置き換える場合、信号路の伝播遅延の問題を著しく
減小し、また、集積回路化する場合、従来の技術に比べ
て配線が簡易化され、コネクタ・ピンの数も減小するこ
とができる。
【図１】従来の技術に従つた予備信号ラインの切り換え
回路のブロツク図である。
回路のブロツク図である。
【図２】従来の技術に従つた予備信号ラインの切り換え
回路のブロツク図である。
回路のブロツク図である。
【図３】ビツト値により予備信号ラインを切り換える本
発明の回路を示すブロツク図である。
発明の回路を示すブロツク図である。
【図４】ビツト値により予備信号ラインを切り換える本
発明の回路を示すブロツク図である。
発明の回路を示すブロツク図である。
【図５】本発明に従つた「故障用レジスタ」の実施例を
示すブロツク図である。
示すブロツク図である。
【図６】選択値発生用ロジツク回路の実施例のブロツク
図である。
図である。
【図７】選択値発生用ロジツク回路の他の実施例のブロ
ツク図である。
ツク図である。
２１０、２１１、２１２、２１３、２１４ 信号ライン ２１５ 予備信号ライン ２５０ 「故障用レジスタ」 ４００ デコーダ ５００ ２入力のオア回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 予備信号ラインにスイツチする方法及
び装置
び装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/26 (72)発明者 デール・エイ・リカード アメリカ合衆国バージニヤ州、マナサス、 モーニングサイド・ドライブ 8106番地
Claims (5)
- 【請求項１】 電気信号を送る複数個の信号路を有する
装置中で、故障した信号路をバイパスし、上記信号路に
割り当てられた電気信号を他の信号路に移動するための
方法において、 故障した信号路中の故障を検出するステツプと、 故障した信号路上の信号を、故障した信号路番号よりも
１ビツト高い番号の信号路に移動するステツプと、 故障した信号路よりも高い番号を持つているすべての信
号路を１ビツト高い信号路に移動するステツプとを含む
電気信号を他の信号路に移動する方法。 - 【請求項２】 故障の領域をバイパスした後に、移動さ
れた信号路を元の信号路に移動するステツプを含むこと
を特徴とする請求項１に記載の電気信号を他の信号路に
移動する方法。 - 【請求項３】 移動ステツプは選択信号を発生するステ
ツプと、選択信号をマルチプレクサに与えるステツプと
を含むことを特徴とする請求項１に記載の電気信号を他
の信号路に移動する方法。 - 【請求項４】 発生するステツプはエラー検出信号をデ
コードするステツプを含むことを特徴とする請求項１に
記載の電気信号を他の信号路に移動する方法。 - 【請求項５】 少なくとも１つの予備の信号路を含む複
数個の伝送用信号路を有し、予備の信号路を故障した信
号路と置き換える装置において、 エラー検出ロジツク回路で発生された電気信号によつて
制御され、かつ、１つの信号路からの電気信号を、各受
け取り側に関連した他の信号路に切り換える切り換え手
段と、 エラー検出ロジツク回路で発生された電気信号によつて
制御され、かつ、予備用でない信号路の各々を送り側に
関連して切り換える付加的な手段とを含み、 これにより、故障した信号路上の電気信号は、１ビツト
高位の番号を持つ信号路に移動することができ、かつ、
故障した信号路よりも高位のビツト番号を持つ他のすべ
ての信号もより高位の番号を持つ信号路に移動されるこ
とを特徴とする予備の信号路を故障した信号路に置き換
える装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US74564691A | 1991-08-16 | 1991-08-16 | |
| US745646 | 1991-08-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202893A true JPH07202893A (ja) | 1995-08-04 |
| JPH0831856B2 JPH0831856B2 (ja) | 1996-03-27 |
Family
ID=24997614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4168828A Expired - Lifetime JPH0831856B2 (ja) | 1991-08-16 | 1992-06-26 | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5448572A (ja) |
| JP (1) | JPH0831856B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ287486A (en) * | 1994-05-27 | 1998-02-26 | British Telecomm | Delayed copy of transmitted data held in transmitter buffer for retransmission upon command from receiver in response to detection of received errors |
| US5574718A (en) * | 1994-07-01 | 1996-11-12 | Dsc Communications Corporation | Signal protection and monitoring system |
| GB2318262B (en) * | 1996-10-08 | 2000-11-08 | Ibm | Bypass circuit for data processing system |
| US5958063A (en) * | 1997-06-30 | 1999-09-28 | Mci Communications Corporation | Method and system for pre-patching a communications network |
| US7006509B1 (en) * | 2000-12-22 | 2006-02-28 | Cisco Technology, Inc. | Method and system for graceful slowlink deletion and subsequent fast link addition in an IMA group |
| US6952434B1 (en) | 2000-12-27 | 2005-10-04 | Cisco Technology, Inc. | System and method for processing control cells to prevent event missequencing and data loss in IMA groups |
| US7065104B1 (en) | 2000-12-28 | 2006-06-20 | Cisco Technology, Inc. | Method and system for managing inverse multiplexing over ATM |
| US7055069B2 (en) * | 2002-08-23 | 2006-05-30 | Infineon Technologies Ag | Spare input/output buffer |
| CA2533322C (en) * | 2003-08-05 | 2012-05-01 | Telecom Italia S.P.A. | Method for providing extra-traffic paths with connection protection in a communication network, related network and computer program product therefor |
| US7337103B2 (en) * | 2004-01-15 | 2008-02-26 | International Business Machines Corporation | Method and apparatus for the automatic correction of faulty wires in a logic simulation hardware emulator / accelerator |
| KR101352859B1 (ko) | 2013-01-09 | 2014-01-20 | (주)볼카텍 | 리던던트 아날로그 입력장치 |
| US20210407618A1 (en) * | 2020-06-25 | 2021-12-30 | Intel Corporation | Device, system and method for memory repair with multi-cell switching |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3805039A (en) * | 1972-11-30 | 1974-04-16 | Raytheon Co | High reliability system employing subelement redundancy |
| JPS5726955A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Backup control system |
| US4395772A (en) * | 1981-04-30 | 1983-07-26 | Bell Telephone Laboratories, Incorporated | Line protection switch controller |
| US4566102A (en) * | 1983-04-18 | 1986-01-21 | International Business Machines Corporation | Parallel-shift error reconfiguration |
| GB8333519D0 (en) * | 1983-12-16 | 1984-01-25 | Gen Electric Co Plc | Data signal switching systems |
| US4646286A (en) * | 1985-07-30 | 1987-02-24 | Northern Telecom Limited | Communications system with protection switching and channel identities |
| US4722084A (en) * | 1985-10-02 | 1988-01-26 | Itt Corporation | Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits |
| US5210740A (en) * | 1990-06-21 | 1993-05-11 | Nec Corporation | Line switching equipment for switching a personal line to a backup ISDN line |
| US5229990A (en) * | 1990-10-03 | 1993-07-20 | At&T Bell Laboratories | N+K sparing in a telecommunications switching environment |
-
1992
- 1992-06-26 JP JP4168828A patent/JPH0831856B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-14 US US08/212,372 patent/US5448572A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5448572A (en) | 1995-09-05 |
| JPH0831856B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8018837B2 (en) | Self-healing chip-to-chip interface | |
| US4566102A (en) | Parallel-shift error reconfiguration | |
| EP0225761B1 (en) | Apparatus and method for calculating cyclical redundancy codes | |
| JP3459056B2 (ja) | データ転送システム | |
| US4720830A (en) | CRC calculation apparatus having reduced output bus size | |
| JPH07202893A (ja) | 予備信号ラインにスイツチする方法及び装置 | |
| Ciminiera et al. | A connecting network with fault tolerance capabilities | |
| JPH06149605A (ja) | フォールトトレラントコンピュータシステム | |
| US5544330A (en) | Fault tolerant interconnect topology using multiple rings | |
| US3665418A (en) | Status switching in an automatically repaired computer | |
| EP1683018B1 (en) | Autonomic bus reconfiguration for fault conditions | |
| JPH0442691B2 (ja) | ||
| JPS6235144B2 (ja) | ||
| JP2007527066A (ja) | 送信モジュール、受信モジュール、システム、方法 | |
| JPS63168737A (ja) | 複式回路配列体 | |
| US7024618B2 (en) | Transmission error checking in result forwarding | |
| JP3320374B2 (ja) | スケーラブル・セレクタ・システム | |
| KR970004892B1 (ko) | 통신 버스를 이중화하는 장치 | |
| KR100263923B1 (ko) | 신호 처리 이중화 회로 | |
| JPH08272703A (ja) | バス制御システム | |
| EP0856799A2 (en) | Information transfer apparatus having ring topology | |
| JPH0554750A (ja) | 回線切り替え方式 | |
| Stiffler | Fault-Tolerant Communications Processor | |
| JPH0685714A (ja) | 回線切替方法 | |
| JPH0766753A (ja) | 冗長構成をとる装置の監視回路 |