KR100263923B1 - 신호 처리 이중화 회로 - Google Patents
신호 처리 이중화 회로 Download PDFInfo
- Publication number
- KR100263923B1 KR100263923B1 KR1019920023810A KR920023810A KR100263923B1 KR 100263923 B1 KR100263923 B1 KR 100263923B1 KR 1019920023810 A KR1019920023810 A KR 1019920023810A KR 920023810 A KR920023810 A KR 920023810A KR 100263923 B1 KR100263923 B1 KR 100263923B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal processing
- signal
- output
- circuit
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명의 신호 처리 이중화 회로는 신호를 처리하는 보드, 장치에 예비 보드 및 장치를 별도로 구성하여 일방의 보드 및 장치에 결함이 발생되면 타방의 보드 및 장치를 선택하여 사용하는 방법과 상기 보드 상에 중요한 신호를 처리하는 부분이나 고장이 잦은 부분의 회로를 복수로 구성하고 일방의 국부회로에 이상 발생시 타방의 국부회로를 멀티플렉서를 이용하여 선택하는 방법으로 상기 국부회로의 출력을 선택적으로 출력하기 위한 것이다.
Description
제1도는 본 발명의 신호 처리 이중화 회로의 블럭도.
제2도는 본 발명에 따른 구체적인 일 실시예를 보인 상세회로도.
제3도는 상기 제2도의 실시예에 따른 회로점검의 논리표.
제4도는 상기 제2도의 실시예에 따른 신호를 선택적으로 출력하는 것을 보인 논리표.
본 발명은 신호를 처리하는 장치에 관한 것으로, 특히 중요한 신호를 처리하는 신호처리수단 및 고장이 잦은 신호처리수단을 복수로 구비하여 신호를 처리하는 신호 처리 이중화 회로에 관한 것이다.
기술의 발달과 함께 각종 신호를 처리하기 위한 신호처리장치가 복잡해지고 상기 각종 처리 회로들을 구성하는 수많은 소자가 단일 보드 및 수개의 보드상에 정렬되어 구성된다. 이에 따라 국부적으로 결함이 많이 발생되고 특히, 중요한 신호처리회로에 결함이 생기게 되면 그 회로가 구성하는 장치의 사용이 불가능하게 된다.
상기 문제점을 해결하기 위하여, 본 발명의 신호 처리 이중화 회로는 신호를 처리하는 보드, 장치에 예비 신호처리수단을 별도로 구성하여 일방의 신호처리수단에 결함이 발생되면 타방의 신호처리수단을 선택하여 사용하는 방법과 상기 보드 상에 중요한 신호를 처리하는 부분이나 고장이 잦은 부분의 회로를 복수로 구성하고 일방의 국부회로에 이상 발생시 타방의 국부회로를 멀티플렉서를 이용하여 선택하는 방법으로 상기 국부회로의 출력을 선택적으로 출력하는 데에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 신호 처리 이중화회로는
제1입력신호와 제2입력신호를 입력하여 소정의 신호 처리를 해서 제3출력신호를 발생하는 신호처리회로에 있어서,
상기 제1입력신호와 제2입력신호를 입력하여 소정의 신호 처리를 해서 상기 제3출력신호를 발생하는 제1신호처리수단;
상기 제1입력신호와 제2입력신호를 입력하여 상기 제1신호처리수단과 동일한 소정의 신호처리를 해서 상기 제2출력신호를 발생하는 제2신호처리수단; 및
상기 제1 및 제2신호처리수단 중 하나의 출력신호를 선택해서 출력하고 선택된 신호처리수단의 고장시에는 다른 하나의 신호처리수단의 출력을 자동선택하여 출력하는 출력선택수단을 구비하여 어느 하나가 고장시 이를 감지하여 정상적인 다른 하나로 자동 대체할 수 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조로하여 본 발명의 신호 처리 이중화회로의 일 실시예를 상세하게 설명하고자 한다.
제1도는 본 발명의 신호 처리 이중화 회로의 블럭도이다.
제2도는 본 발명에 따른 구체적인 일 실시예를 보인 상세회로도이다.
제3도는 상기 제2도의 실시예에 따른 회로점검의 논리표이다.
제4도는 상기 제2도의 실시예에 따른 신호를 선택적으로 출력하는 것을 보인 논리표이다.
상기 제1도에 도시한 본 발명의 신호 처리 이중화 회로는
상기제1입력신호와 제2입력신호를 입력하여 소정의 신호처리를 해서 상기 제3출력신호를 발생하는 제1신호처리수단(11), 상기 제1입력신호와 제2입력신호를 입력하여 상기 제1신호처리수단과 동일한 소정의 신호처리를 해서 상기 제3출력신호를 발생하는 제2신호처리수단(12), 및
상기 제1 및 제2신호처리수단 중 하나의 출력신호를 선택해서 출력하고 선택된 신호처리수단의 고장시에는 다른 하나의 신호처리수단의 출력을 자동선택하여 출력하는 출력선택수단(13)으로 구성된다.
상기 제1신호처리수단(11)과 제2신호처리수단(12)은 병열로 연결되어 공급되는 신호를 동시에 처리하여 출력하고 일방의 신호처리수단의 출력이 선택되어 출력된다. 이때, 상기 제1신호처리수단(11)이 정상이고 제2신호처리수단(12)이 고장이면 상기 출력선택수단(13)은 출력이 발생되지 않는 회로는 인지하고 정상상태인 상기 제1신호처리수단(11)의 출력을 선택하여 출력하고 상기 제2신호처리수단(12)이 정상이고 상기 제1신호처리수단(11)이 고장이면 상기 출력선택수단(13)은 상기 제2신호처리수단(12)의 출력을 선택하여 출력하는 방법으로 어느 하나가 고장시 이를 감지하여 정상적인 다른 하나로 자동 대체할 수 있는 것을 특징으로 한다.
상기 제2도는 상기 구성과 구동에 따른 본 발명의 신호 처리 이중화 회로의 구체적인 실시예를 보인 도면으로 이를 이용하여 상세하게 설명하면,
상기 회로는 복수의 입력신호를 배타 논리합 연산하여 출력하는 회로로서,
상기 입력되는 두 신호를 배타 논리합 연산하여 출력하는 제1, 제2, 제4 및 제5배타 논리합수단(21, 22, 24, 25),
상기 제1, 제2배타 논리합수단(21, 22)의 두 출력신호를 배타 논리합하기 위한 제3배타 논리합수단(23),
상기 제4, 제5배타 논리합수단(24, 25)의 두 출력신호를 배타 논리합하기 위한 제6배타 논리합수단(26), 및
상기 제3, 제6배타 논리합수단(23, 26)으로부터 공급되는 신호에 따라 상기 제1, 제4배타 논리합회로(21, 24)로부터 출력되는 신호를 선택적으로 출력하기 위한 멀티플렉서(27)로 구성된다.
상기 구성에 따른 회로의 구동은 상기 입력되는 두 신호와 상기 제3, 제6배타 논리합수단(23, 26)으로부터 출력되는 출력신호의 상관 관계는 상기 제3도에 도시한 논리표에 보인 바와 같이 상기 입력신호(A) 및 입력신호(B)의 신호 상태가 어떠한 상태(“로우” 및 “하이”)일 지라도 상기 제1 에서 제6배타 논리합회로(21 에서 26)가 정상상태로 동작하게 되면 상기 제5, 제6배타 논리합수단(25, 26)의 출력은 항상 “로우”상태로 출력된다. 이를 이용하여 상기 멀티플렉서(27)를 구동하고 상기 멀티플렉서(27)는 상기 제3, 제6배타 논리합수단(23, 26)의 출력결과에 따라 상기 제1, 제4배타 논리합회로(21, 24)의 출력을 선택하여 출력하는 것이다.
여기서, 상기 제3, 제6배타 논리합수단회로(23, 26)의 출력신호와 이에 따른 상기 멀티플렉서(25)의 출력관계를 논리표로 설명하면 상기 제4도에 도시한 바와 같고 상기 제1에서 제3배타 논리합수단(21에서 23)을 제1논리회로(28)이라 하고 제3에서 제6배타 논리합수단(23에서 26)을 제2논리회로(29)라 하면 상기 논리표에 따라서 상기 제1, 제2논리회로(28)가 정상 상태 이거나 제1논리회로(28)가 정상이고 제2논리회로(29)가 고장이면 상기 제1배타 논리합수단(21)의 출력인 D0가 선택되어 출력되고 상기 제1논리회로(28)이 정상이고 제2논리합회로(29)가 고장이면 상기 제4배타 논리합수단(24)의 출력인 D1이 선택되어 출력되고 상기 제1논리회로(28)와 제2논리회로(29)가 모두 고장시에는 D2가 선택되어 출력되며 상기 D2는 전원을 연결하여 출력하면 두 회로 모두 고장이라는 경고램프등에 사용 가능하다.
따라서, 본 발명의 신호 처리 이중화 회로는 신호를 처리하는 보드, 장치에 예비 보드 및 장치를 별도로 구성하여 일방의 보드 및 장치에 결함이 발생되면 타방의 보드 및 장치를 선택하여 사용하는 방법과 상기 보드 상에 중요한 신호를 처리하는 부분이나 고장이 잦은 부분이 회로를 복수로 구성하고 일방의 국부회로에 이상 발생시 타방의 국부회로를 멀티플렉서를 이용하여 선택하는 방법으로 상기 국부회로의 출력을 선택적으로 출력함으로써, 신호처리장치의 전체의 시스템을 이중화할 필요가 없게 하여 비용을 절감하는 현저한 효과가 있다.
Claims (1)
- 제1입력신호와 제2입력신호를 입력하여 소정의 신호 처리를 해서 제3출력신호를 발생하는 신호처리회로에 있어서, 상기 제1입력신호와 제2입력신호를 입력하고, 상기 입력된 신호들을 소정의 신호 처리를 수행하여 상기 제3출력신호를 발생하는 제1신호처리수단; 상기 제1입력신호와 제2입력신호를 입력하고, 상기 입력된 신호들을 상기 제1신호처리수단과 동일한 소정의 신호처리를 수행하여 상기 제3출력신호를 발생하는 제2신호처리수단; 및 상기 제1 및 제2신호처리수단 중 하나의 출력신호를 선택하고, 선택된 상기 제1 및 제2신호처리수단중 어느 하나의 고장 발생시 이를 감지하여 정상적인 다른 하나로 자동 대체하도록 제어하는 출력 선택 수단을 구비하고, 상기 출력 선택수단은 보드 상에 중요한 신호를 처리하는 부분이나 고장이 잦은 부분의 회로를 복수로 구성하고, 내부에 멀티플렉서를 구비하여 상기 일방의 국부회로에 이상 발생시 타방의 국부회로를 선택적으로 출력하는 것을 특징으로 하는 신호 처리 이중화 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023810A KR100263923B1 (ko) | 1992-12-10 | 1992-12-10 | 신호 처리 이중화 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023810A KR100263923B1 (ko) | 1992-12-10 | 1992-12-10 | 신호 처리 이중화 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017177A KR940017177A (ko) | 1994-07-26 |
| KR100263923B1 true KR100263923B1 (ko) | 2000-08-16 |
Family
ID=19345142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023810A KR100263923B1 (ko) | 1992-12-10 | 1992-12-10 | 신호 처리 이중화 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100263923B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016093528A1 (ko) * | 2014-12-11 | 2016-06-16 | 현대다이모스(주) | 변속기 제어 방법 및 변속기 제어 시스템 |
-
1992
- 1992-12-10 KR KR1019920023810A patent/KR100263923B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016093528A1 (ko) * | 2014-12-11 | 2016-06-16 | 현대다이모스(주) | 변속기 제어 방법 및 변속기 제어 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940017177A (ko) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539487A (en) | Power supply system | |
| EP0006328A1 (en) | System using integrated circuit chips with provision for error detection | |
| US5357491A (en) | Clock selection control device | |
| US5159273A (en) | Tri-state bus driver to support reconfigurable fault tolerant logic | |
| JPH0831856B2 (ja) | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 | |
| KR100263923B1 (ko) | 신호 처리 이중화 회로 | |
| US6134682A (en) | Testable bus control logic circuitry and method for using same | |
| US5404497A (en) | Compact fail safe interface and voting module including the compact fail safe interface | |
| KR100279930B1 (ko) | 프로세서간 통신에서의 스탠바이 경로 테스트 방법 및 장치 | |
| JPH02238379A (ja) | 装置またはラインの接続またはスイッチングの試験方法 | |
| KR0147624B1 (ko) | 디지탈 출력의 이중화 장치 | |
| JPH05134945A (ja) | バスインターフエース機構 | |
| KR19990061494A (ko) | 클럭신호 자동 절체장치 | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| KR100259795B1 (ko) | 버스형 단말기의 자기진단 장치 및 그 방법 | |
| JPS60253359A (ja) | 二重系装置の監視方法 | |
| KR100220228B1 (ko) | 이중화구조에 있어서 상태천이제어장치 | |
| SU645160A2 (ru) | Устройство дл указани неисправности в дублированных дискретных автоматах | |
| SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| KR100422129B1 (ko) | 회로시스템에서 오동작여부 진단을 위한 경로를안정화하는 백플레인 장치 | |
| JPH0594381A (ja) | 冗長回路システム | |
| KR920003272B1 (ko) | 소형 시스템에서의 램의 이중화 방법 및 회로 | |
| JPH0572282A (ja) | プリント板ユニツト試験方法および試験装置 | |
| KR970066783A (ko) | 디지탈 출력보드의 이중화 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |