JP2007527066A - 送信モジュール、受信モジュール、システム、方法 - Google Patents

Abstract

第１のモジュールが提供され、第１のモジュールは、複数のデータビットを第２のモジュールへ通信バスを介し送信すると共にグランドバウンスを低減する。第１のモジュールは、データビットのそれぞれのコピーを生成する手段；データビットのそれぞれのコピーを反転する手段；及び通信バスを介し、複数のデータビット及びそれらのそれぞれ反転されたコピーを第２のモジュールへ送信する手段、を有する。パリティ信号及びその反転されたコピーはまた、第１のモジュール及び第２のモジュールの間で送信されて良い。

Description

本発明は、信号又はデータバスを有するシステムに関し、特にフォールトトレラントな誤り訂正符号を利用する高速、高集積度回路のバスにおけるグランドバウンスを低減する方法及び装置に関する。

集積回路技術が向上しチップの集積度を高めるに従い、チップ上の相互接続はますます細くなる。このような傾向の結果、近隣の配線との結合容量が増加し、配線の間の干渉又はクロストークが増加する。

集積回路技術における、及び特に１ミクロンより遙かに微細な高速設計における問題の１つは、「グランドバウンス」である。オフチップの配線と接続された出力バッファのドライバは、大電流を供給し大容量の容量性負荷を充電しなければならない。ドライバが同時に切り替わると、大電流の引き込みにより電源電圧の降下が生じる。同様に、バッファが外部の導線に放電する時、大量の電荷がグランド層に放出される。結果として、グランド層の電位が上昇し得る。電源及びグランド層の間の電位差が減少すると、ノイズマージンが減少し及び速度も低下する。従って、完全性の問題が生じる。

「グランドバウンス」は、回路の交流及び直流の安定性を向上することにより低減され得ることが知られている。交流安定性は、第１の状態から第２の状態への遷移数が第２の状態から第１の状態への遷移数に等しい場合に達成される。直流安定性は、第１の状態の数が第２の状態の数に等しい場合に達成される。

非特許文献１には、グランドバウンスが低減され、同時に切り替え電流も低減される平衡ＬＶＤドライバが記載されている。

バス又は通信路がデータを回路へ転送する環境が誤りを生じ易い場合、データ送信に利用される符号の誤りを訂正する手段を提供することが望ましい。このようなバス又は通信路は、フォールトトレラントであると考えられる。

図１は、一般的なフォールトトレラントなバス構造１を示す。バス構造１は、データをエンコーダー５及びデコーダー７の間で通信する通信バス３を有する。バス３は、出力データ９をエンコーダー５から受信し、そして入力データ１１をデコーダー７へ供給する。

フォールトトレラントな方法の１つは、「デュアルレールエンコーディング」として知られる。デュアルレールエンコーディングでは、データビットはコピーされ、そしてこのコピーがデータビットの誤り訂正に利用される。ちなみに、データビットとコピービットは同一であり、データ及びコピービットを伝達する２本の線の間のクロストークは、除去される。

図２は、従来のデュアルレールのバス構造２０を示す。入力データビットｄ０、ｄ１、ｄ２及びｄ３は、エンコーダー２２へ提供される信号である。データビットｄ０、ｄ１、ｄ２及びｄ３のそれぞれのコピーｃ０、ｃ１、ｃ２及びｃ３が生成される。パリティビット、Ｔｐａｒｉｔｙは、送信されるべきデータビットに対し、例えば排他的論理和ゲート２６、２８及び３０を有するパリティツリー２４を用いて計算される。

送信データのパリティビットＴｐａｒｉｔｙ、データビットｄ０、ｄ１、ｄ２及びｄ３、並びにそれらのコピーｃ０、ｃ１、ｃ２及びｃ３は、通信バス３２を介しデコーダー３４へ送信される。

送信中に、送信データビット及びそれらのコピービットは、「誤り」になり得る。つまり送信されたビットは、「０」の代わりに「１」として検出され得る。逆も同様にあり得る。従って、デコーダー３４で受信されたデータビットＤ０、Ｄ１、Ｄ２及びＤ３、並びにコピーＣ０、Ｃ１、Ｃ２及びＣ３は、エンコーダー２２により送信されたデータビットｄ０、ｄ１、ｄ２及びｄ３並びにコピービットｃ０、ｃ１、ｃ２及びｃ３と同一であるか、又は同一でない可能性がある。受信データのパリティビット、Ｒｐａｒｉｔｙは、通信バス３２から受信されたデータビットＤ０、Ｄ１、Ｄ２及びＤ３に対し、パリティツリー３６により計算される。パリティツリー３６は、エンコーダー２２のパリティツリー２４と同一の構造である。マルチプレクサ制御ビットｓ０は、受信データのパリティビットＲｐａｒｉｔｙを通信バス３２を介して受信された送信データのパリティビットＴｐａｒｉｔｙと比較することにより、決定される。この図のシステムでは、比較は排他的論理和ゲート３８により実行される。

マルチプレクサ制御ビットｓ０は、訂正回路として動作する複数のマルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３へ供給される。各マルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３は、それぞれ受信データ信号Ｄ０、Ｄ１、Ｄ２又はＤ３、及び対応するデータ信号の受信したコピーＣ０、Ｃ１、Ｃ２又はＣ３を受信する。マルチプレクサ制御ビットｓ０は、各マルチプレクサが受信データ信号又はデータ信号の受信したコピーの何れを出力するかを制御する。

受信データのパリティビットＲｐａｒｉｔｙが、送信データのパリティビットＴｐａｒｉｔｙと同一である場合、マルチプレクサ制御ビットｓ０は「０」であり、マルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３に指示し、受信データビットＤ０、Ｄ１、Ｄ２及びＤ３を出力させる。 受信データのパリティビットＲｐａｒｉｔｙが、送信データのパリティビットＴｐａｒｉｔｙと異なる場合、マルチプレクサ制御ビットｓ０は「１」であり、マルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３に指示し、送信データビットの受信されたコピーＣ０、Ｃ１、Ｃ２及びＣ３を出力させる。

しかしながら、デュアルレールエンコーディングシステムには、同時に切り替わる線が、シングルレールシステムの２倍存在するので、グランドバウンスの問題が増大する。
スカジー・トレード・アソシエーション（SCSI Trade Association）、バランスド・エルブイディー・スカジー・ドライバーズ・アンド・レシーバーズ（Balanced LVD SCSI Drivers and Receivers）、コンピューター・テクノロジー・レビュー（Computer Technology Review）、１９９７年９月

データバスを介するデータ送信のためにフォールトトレラントな符号を用いる集積回路において、及び特にデュアルエンコーディングを利用するシステムにおいて、グランドバウンスを低減又は除去する必要がある。

本発明の第１の態様によると、複数のデータビットを別のモジュールへ通信バスを介し送信すると共にグランドバウンスを低減するモジュールが提供される。モジュールは、データビットのそれぞれのコピーを生成する手段；データビットのそれぞれのコピーを反転する手段；及び通信バスを介し、複数のデータビット及びそれらのそれぞれ反転されたコピーを他のモジュールへ送信する手段、を有する。

望ましくは、モジュールは、第１のパリティビットを複数のデータビットから生成する手段を有し、送信する手段は、複数のデータビット及びそれらのそれぞれの反転されたコピーと共に、第１のパリティビットを他のモジュールへ更に送信する。

望ましくは、第１のパリティビットを生成する手段は、１つ以上の論理ゲートを有する。

望ましくは、モジュールは、第１のパリティビットの反転されたコピーを生成する手段を更に有し、送信する手段は、複数のデータビット、それらのそれぞれ反転されたコピー、及び第１のパリティビットと共に、第１のパリティビットの反転されたコピーを他のモジュールへ更に送信する。

本発明の第２の態様によると、複数のデータビットを別のモジュールから通信バスを介して受信するモジュールが提供される。前記モジュールは、複数のデータビット及びデータビットのそれぞれ反転されたコピーを他のモジュールから受信する手段；受信したデータビットの１つ以上の誤りの存在を検出する手段；１つ以上の誤りの存在を検出する手段が如何なる誤りも検出しなかった場合、受信データビットをモジュールの出力として選択し、及び検出する手段が１つ以上の誤りの存在を検出した場合、データビットの受信された反転されたコピーのそれぞれの反転をモジュールの出力として選択する手段、を有する。

望ましくは、受信する手段は、第１のパリティビットを他のモジュールから更に受信する。またモジュールは、第２のパリティビットを受信データビットから生成する手段を更に有する。及び受信データビットの１つ以上の誤りの存在を検出する手段は、第１及び第２のパリティビットを比較する。

望ましくは、第２のパリティビットを生成する手段は、１つ以上の論理ゲートを有する。

望ましくは、受信データビットの１つ以上の誤りの存在を検出する手段は、論理ゲートを有する。

望ましくは、選択する手段は、１つ以上のマルチプレクサを有し、各マルチプレクサは、受信データビット及び受信データビットそれぞれの受信された反転されたコピーの反転を入力として有し、各マルチプレクサは検出する手段による制御信号出力に応じて動作する。

代案として、選択する手段は、１つ以上のマルチプレクサを有し、各マルチプレクサは、受信データビットの反転及び受信データビットそれぞれの受信された反転されたコピーを入力として有し、各マルチプレクサは検出する手段による制御信号出力に応じて動作し、モジュールの出力は各マルチプレクサの出力の反転である。

本発明の第３の態様によると、以上に説明されたような送信モジュール、及び以上に説明されたような受信モジュールを有するシステムが提供される。これらモジュールは、通信バスを介して接続される。

本発明の第４の態様によると、複数のデータビットが第１のモジュールから第２のモジュールへ通信バスを介して送信されるシステムのグランドバウンスを低減する方法が提供される。前記システムは、受信データビットの誤りを検出可能である。前記方法は、第１のモジュールにおいて、送信されるべきデータビットのそれぞれのコピーを生成する段階；データビットのそれぞれのコピーを反転する段階；及び通信バスを介して複数のデータビット及びそれらのそれぞれの反転されたコピーを第２のモジュールへ送信する段階、を有する。

従って、データビットを伝達する通信バスの各線は、それぞれデータビットの反転されたコピーを伝達する線を有する。Ｈｉｇｈ信号を伝達する線の数は、Ｌｏｗ信号を伝達する線の数と等しい（直流安定性を保証する）。バスが遷移した場合、Ｈｉｇｈ信号からＬｏｗ信号への遷移数は、Ｌｏｗ信号からＨｉｇｈ信号への遷移の数と等しい（交流安定性を保証する）。

望ましくは、第２のモジュールでは、複数のデータビット及びそれらのそれぞれの反転されたコピーが第１のモジュールから受信され、受信データビットの１つ以上の誤りの存在が決定され、１つ以上の誤りが受信データビットで検出されなかった場合、受信データビットは第２のモジュールの出力として利用され、及び１つ以上の誤りが受信データビットで検出された場合、データビットのそれぞれのコピーが第２のモジュールの出力として利用される。

望ましくは、第１のモジュールでは、第１のパリティビットは送信されるべき複数のデータビットから生成され、及び第１のパリティビットは、第２のモジュールへ複数のデータビット及びそれらのそれぞれ反転されたコピーと共に送信される。

望ましくは、第２のモジュールでは、第１のパリティビットは第１のモジュールから受信され、第２のパリティビットは受信データビットから生成され、及び受信データビットの１つ以上の誤りを検出する段階は、第１及び第２のパリティビットを比較する段階を有する。

望ましくは、第１のモジュールでは、第１のパリティビットの反転されたコピーが生成され、及び第２のモジュールへ複数のデータビット、それらのそれぞれ反転されたコピー及び第１のパリティビットと共に送信される。

本発明の更なる理解のため、及び効果を明らかにするため、例として添付の図を参照する。

以上に説明された従来のデュアルレールエンコーダーでは、入力データビットｄ０、ｄ１、ｄ２及びｄ３のコピーは、第１のモジュールで生成され、そしてこれらコピーは第２のモジュールにより受信データビットで検出された誤りを訂正するために利用される。

第１のモジュールの出力における通信バスへの各データ線は、データ線の信号と同一のコピーを伝達する対応する線を有するので、グランドバウンスの問題は、データビットのコピーを利用しないシステムに比べて増大する。

例えば、各データ線がＨｉｇｈ信号（つまり１１１１）を有する４本線のバスを検討する。各データ線でＬｏｗ信号（つまり００００）への遷移が生じた場合、大量の電荷がグランド層へ放出され、「グランドバウンス」を生じる。

４本線のバスがデュアルレールエンコーディングを利用する場合、４本のデータ線のそれぞれに別の線が存在し、別の線のそれぞれはそれらの対応するデータ線の信号のコピーを伝達する。
従って、各データ線がＨｉｇｈ信号を伝達する場合（及び従って各コピー線もＨｉｇｈ信号を伝達する）、各データ線ではＨｉｇｈ信号からＬｏｗ信号への遷移が生じ、その結果、８本の線でグランド層への放電が生じ、つまり通常の４本線のバスの場合の２倍の「グランドバウンス」が生じる。

従って、本発明によると、デュアルレールエンコーディングを利用する構造のグランドバウンスの問題は、データ送信に利用される符号の交流及び直流の安定性を向上することにより低減される。つまり、交流及び直流の安定性は、Ｈｉｇｈ信号からＬｏｗ信号へ遷移する線の数がＬｏｗ信号からＨｉｇｈ信号へ遷移する線の数と同一であり、且つＨｉｇｈ信号を伝達する線の数がＬｏｗ信号を伝達する線の数と同一の場合に、達成される。

図３は、本発明の第１の実施例によるデュアルレールエンコーディングを用いたシステムを示す。システム５０は、データビットｄ０、ｄ１、ｄ２及びｄ３を伝達する４個の入力データレールを有する。

以上に説明されたように、データビットｄ０、ｄ１、ｄ２及びｄ３を伝達するデータ線に加え、データビットのそれぞれのコピーｃ０、ｃ１、ｃ２及びｃ３を伝達する線が設けられる。

しかしながら、本発明によると、システム５０の交流及び直流の安定性は、通信バス５４を介してデータを送信する前に、データビットのコピーのそれぞれを伝達する線の信号を反転することにより向上される。

従って、データビットのそれぞれのコピーｃ０、ｃ１、ｃ２及びｃ３は、それぞれのインバーター５２０、５２１、５２２及び５２３により反転され、そしてこれらそれぞれ反転されたコピーはｃ０’、ｃ１’、ｃ２’及びｃ３’と示される。

データビットを伝達する通信バス５４への各線は、データビットの反転されたコピーを伝達する線をそれぞれ有する。Ｈｉｇｈ信号を伝達する線の数は、Ｌｏｗ信号を伝達する線の数と同一である。従って、第１のモジュール５２の出力で直流は安定している。遷移が生じる時、第１の状態から第２の状態へ遷移する如何なるデータビットも、それぞれ第２の状態から第１の状態へ遷移する反転されたコピーを伴うので、Ｈｉｇｈ信号からＬｏｗ信号への遷移の数は、Ｌｏｗ信号からＨｉｇｈ信号への遷移の数と同一である。従って、第１のモジュール５２の出力で交流は安定している。従って、データ線の遷移により生じる通信バス５４のグランドバウンスの問題は、低減される。

データビットｄ０、ｄ１、ｄ２及びｄ３並びにそれらのそれぞれ反転されたコピーｃ０’、ｃ１’、ｃ２’及びｃ３’は、第１のモジュール５２の出力を形成し、第２のモジュール５６へ通信バス５４を介して送信される。

留意すべき点は、第１及び第２のモジュール５２、５６は、通信バス５４と別の回路要素ではなく、それらは単一の統合されたユニットを形成し得ることである。特に、第１のモジュール５２は、通信バス５４のドライバであって良く、及び第２のモジュール５６は受信部であって良い。

通信バス５４を介した送信中に、送信データビット及びそれらの反転されたコピーのそれぞれは、「誤り」になり得る。つまり送信されたビットは、「０」の代わりに「１」として検出され得る。逆も同様にあり得る。従って、第２のモジュール５６で受信されたデータビットＤ０、Ｄ１、Ｄ２及びＤ３、並びにそれぞれの反転されたコピーＣ０’、Ｃ１’、Ｃ２’及びＣ３’は、第１のモジュール５２により送信されたデータビットｄ０、ｄ１、ｄ２及びｄ３並びにそれぞれの反転されたコピービットｃ０’、ｃ１’、ｃ２’、ｃ３’と同一であるか、又は同一でない可能性がある。

好適な実施例では、第２のモジュール５６では受信データビットＤ０、Ｄ１、Ｄ２及びＤ３の誤りを検出するため、パリティビットＴｐａｒｉｔｙは、第１のモジュール５２により計算され、そして第２のモジュール５６へ提供される。このパリティビットは、第１のモジュール５２において、送信されるべきデータビットに対し、パリティツリー５８を用いて計算される。パリティツリー５８は、この図示された実施例では排他的論理和ゲート６０、６２及び６４を有するしかしながら、パリティツリー５８は、論理ゲートの他の組み合わせを有して良いことが理解されるだろう。

第１のモジュール５２は、次に送信データのパリティビットＴｐａｒｉｔｙを第２のモジュール５６へ、データビットｄ０、ｄ１、ｄ２及びｄ３並びにそれらのそれぞれ反転されたコピーｃ０’、ｃ１’、ｃ２’及びｃ３’と共に、通信バス５４を介して送信される。

第２のモジュール５６は、受信データのパリティビットＲｐａｒｉｔｙを、受信データビットＤ０、Ｄ１、Ｄ２及びＤ３に対し計算する。受信パリティビットＲｐａｒｉｔｙは、パリティツリー６６を用いて計算される。パリティツリー６６は、第１のモジュール５２のパリティツリー５８と同一の構造を有する。

第２のモジュール５６は、受信データのパリティビットＲｐａｒｉｔｙを通信バス５４を介して受信された送信データのパリティビットＴｐａｒｉｔｙと比較する。この図示された実施例では、比較は、排他的論理和ゲート６８により実行される。しかし比較は他の種類の論理ゲートにより実行されて良いことが明らかである。排他的論理和ゲート６８の出力は、マルチプレクサ制御ビットｓ０である。

マルチプレクサ制御信号ｓ０は、第２のモジュール５６の訂正回路として動作する複数の２入力のマルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３へ供給される。各マルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３は、それぞれ受信データビットＤ０、Ｄ１、Ｄ２又はＤ３、及び対応するデータ信号の受信した反転されたコピーＣ０’、Ｃ１’、Ｃ２’又はＣ３’を受信する。

従来のように、マルチプレクサ制御ビットｓ０は、マルチプレクサに入力されたどちらの信号がマルチプレクサの出力として利用されるべきかを決定する。マルチプレクサ制御ビットがＬｏｗ（つまり「０」）の場合、マルチプレクサの出力は受信データビットである。しかしながら、マルチプレクサ制御ビットがＨｉｇｈ（つまり「１」）の場合、マルチプレクサの出力は、関連するデータビットの受信された反転されたコピーである。

しかしながら、受信データビットＤ０、Ｄ１、Ｄ２又はＤ３の誤りがマルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３により訂正されるために、データビットの受信された反転されたコピーＣ０’、Ｃ１’、Ｃ２’又はＣ３’は、受信データビットに対して反転されなければならない。

図３は、これを達成する第１の構造を示す。ここで、各受信データビットＤ０、Ｄ１、Ｄ２又はＤ３は、それぞれマルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３へ入力される前に、それぞれインバーター７００、７０１、７０２及び７０３により反転される。マルチプレクサの出力は、所望の信号の反転であるので、更にインバーター７００、７２１、７２２及び７２３は、マルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３の出力をそれぞれ反転し、第２のモジュール５６の出力信号、つまり信号ｏｕｔ０、ｏｕｔ１、ｏｕｔ２及びｏｕｔ３を形成する。

図４は、データビットの受信された反転されたコピーを、受信データビットに対して反転する別の構造を示す。ここで、受信された反転されたコピーＣ０’、Ｃ１’、Ｃ２’及びＣ３’のそれぞれは、それぞれマルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３へ入力される前に、それぞれインバーター７４０、７４１、７４２及び７４３により反転される。

従って、これら両方の構造では、受信データのパリティビットＲｐａｒｉｔｙが、送信データのパリティビットＴｐａｒｉｔｙと同一である場合、マルチプレクサ制御ビットｓ０は「０」であり、マルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３に指示し受信データビットＤ０、Ｄ１、Ｄ２及びＤ３を出力させる。 しかしながら、受信データのパリティビットＲｐａｒｉｔｙが、送信データのパリティビットＴｐａｒｉｔｙと異なる場合（及び従って受信データビットＤ０、Ｄ１、Ｄ２及び／又はＤ３が送信データビットｄ０、ｄ１、ｄ２及びｄ３と異なる場合）、マルチプレクサ制御信号ｓ０は「１」であり、マルチプレクサＭｕｘ０、Ｍｕｘ１、Ｍｕｘ２及びＭｕｘ３に指示し送信データビットの受信されたコピーＣ０、Ｃ１、Ｃ２及びＣ３を出力させる。

以上に説明されたデュアルエンコーディングシステムでは、パリティビットが第２のモジュールへデータビット及びそれらのそれぞれ反転されたコピーと共に送信される場合、送信では完全に交流及び直流が安定していない。

従って、本発明の第２の実施例によると、第１のモジュールは、送信データのパリティビットＴｐａｒｉｔｙの反転されたコピーを生成し、そしてこれを第２のモジュールへデータビット、それらの対応する反転されたコピー、及び送信データのパリティビットと共に送信する。

図５は、本発明の第２の実施例によるシステムを示す。図５では、本発明の第１の実施例（図３及び４に示される）と共通する特徴は、同一の参照符号を付される。

以上に説明されたように、通信バス５４を介する通信で、完全な交流及び直流の安定性を達成するために、送信データのパリティビットＴｐａｒｉｔｙはコピーされ、（インバーター７６により）反転され、そして通信バス５４を介して第２のモジュール５６へ送信される。従って、各データ線はコピーの反転を有し、且つ送信パリティビットはコピーの反転を有するので、送信では完全に交流及び直流が安定する。従って、通信バス５４における遷移により生じるグランドバウンスの問題が低減される。

第２のモジュール５６では、送信パリティビットのコピーの反転Ｔｐａｒｉｔｙ’は、抵抗７８を介してグランド層へ放電される。

図６は、本発明によるグランドバウンスを低減する方法を説明するフローチャートを示す。段階１００２では、第１のモジュールから第２のモジュールへ通信バスを介して送信されるべきデータビットのコピーが生成される。

段階１００４では、データビットのコピーは反転される。つまり値「０」を有するデータビットの場合、反転されたコピーは値「１」を有する。

段階１００６では、データビットのコピー及び元のデータビットは、通信バスを介し第２のモジュールへ送信される。

従って、デュアルレールエンコーディングを利用する構造のグランドバウンスの問題は、データ送信に利用される符号の交流及び直流の安定性が向上するので、低減される。

第２のモジュールは、通信バスを介し、複数のデータビット及びそれらのそれぞれ反転されたコピーを第１のモジュールから受信し、そして受信データビットで１つ以上の誤りの存在を検出する。受信データビットで如何なる誤りも検出されない場合、受信データビットは第２のモジュールの出力として利用される。しかしながら、受信データビットで１つ以上の誤りが検出された場合、受信データビットのコピーのそれぞれが第２のモジュールの出力として利用される。

望ましくは、第１のパリティビットは送信されるべき複数のデータビットから生成されて良く、及び第１のパリティビットは、第２のモジュールへ複数のデータビット及びそれらのそれぞれの反転されたコピーと共に送信される。

第２のモジュールでは、第１のパリティビットが受信される。第２のモジュールは、次に第２のパリティビットを受信データビットから生成する。この第２のパリティビットは、次に受信された第１のパリティビットと比較され、受信データビットに１つ以上の誤りが有るか否かが決定され得る。

本発明に従いシステムのグランドバウンスを更に低減するため、第１のパリティビットの反転されたコピーは、第１のモジュールで生成され得る。 第１のパリティビットのこの反転されたコピーは、第２のモジュールへ複数のデータビット、それらのそれぞれ反転されたコピー及び第１のパリティビットと共に送信され得る。

本発明は、デュアルエンコーディングを利用するシステムを参照して説明及び図示されたが、本発明はこのようなシステムに限定されないことが明らかであり、及び当業者には本発明の多くの他の適用が明らかであろう。

更に、本発明は４本のデータ線を有するシステムを参照して説明及び図示されたが、本発明は４本より多くの又は少ないデータ線を有するシステムに適用され得ることが明らかであろう。

従って、通信バスにおいてグランドバウンスを低減する方法及びシステムが提供される。

留意すべき点は、以上に説明された実施例は、本発明を制限するものではないことである。当業者は、請求の範囲から逸脱することなく、多くの代替の実施例を考案できるだろう。「有する」の表現は、請求項に記載された以外の構成要素又は段階の存在を排除するものではない。

一般的なフォールトトレラントなバス構造を示す。 従来のデュアルレールのバス構造を示す。 本発明の第１の実施例によるデュアルレールエンコーディングを用いたシステムを示す。 本発明の第１の実施例によるデュアルレールエンコーディングを用いた別のシステムを示す。 本発明の第２の実施例によるデュアルレールエンコーディングを用いたシステムを示す。 本発明によるグランドバウンスを低減する方法を説明するフローチャートを示す。

Claims (16)

1. 送信モジュールであって、複数のデータビットを他のモジュールへ通信バスを介し送信し、前記モジュールは：
   前記データビットのそれぞれのコピーを生成する手段；
   前記データビットのそれぞれのコピーを反転する手段；及び
   前記通信バスを介し、前記複数のデータビット及びそれらのそれぞれ反転されたコピーを他のモジュールへ送信する手段、
   を有する、モジュール。
2. 第１のパリティビットを複数のデータビットから生成する手段を有し、前記送信する手段は、前記複数のデータビット及びそれらのそれぞれの反転されたコピーと共に、前記第１のパリティビットを他のモジュールへ送信する手段を更に有する、請求項１記載のモジュール。
3. 前記第１のパリティビットを生成する手段は、１つ以上の論理ゲートを有する、請求項２記載のモジュール。
4. 第１のパリティビットの反転されたコピーを生成する手段を更に有し；
   前記送信する手段は、前記複数のデータビット及びそれらのそれぞれの反転されたコピー及び前記第１のパリティビットと共に、前記第１のパリティビットの反転されたコピーを他のモジュールへ更に送信する、請求項２又は３記載のモジュール。
5. 受信モジュールであって、複数のデータビットを別のモジュールから通信バスを介して受信し、前記モジュールは：
   前記複数のデータビット及び前記データビットのそれぞれ反転されたコピーを他のモジュールから受信する手段；
   前記受信データビットの１つ以上の誤りの存在を検出する手段；
   前記１つ以上の誤りの存在を検出する手段が如何なる誤りも検出しなかった場合、前記受信データビットをモジュールの出力として選択し、及び前記検出する手段が１つ以上の誤りの存在を検出した場合、前記データビットの反転されたコピーのそれぞれの反転を前記モジュールの出力として選択する手段、
   を有する、モジュール。
6. 前記受信する手段は、第１のパリティビットを他のモジュールから更に受信し；及び前記モジュールは：
   第２のパリティビットを前記受信データビットから生成する手段を更に有し；及び
   前記受信データビットの１つ以上の誤りの存在を検出する手段は、前記第１及び第２のパリティビットを比較する、請求項５記載のモジュール。
7. 前記第２のパリティビットを生成する手段は、１つ以上の論理ゲートを有する、請求項６記載のモジュール。
8. 前記受信データビットの１つ以上の誤りの存在を検出する手段は、論理ゲートを有する、請求項６又は７記載のモジュール。
9. 前記選択する手段は、１つ以上のマルチプレクサを有し、各マルチプレクサは、受信データビット及び受信データビットそれぞれの反転されたコピーの反転を入力として有し、各マルチプレクサは前記検出する手段による制御信号出力に応じて動作する、請求項５、６、７又は８記載のモジュール。
10. 前記選択する手段は、１つ以上のマルチプレクサを有し、各マルチプレクサは、受信データビットの反転及び受信データビットそれぞれの反転されたコピーを入力として有し、及び各マルチプレクサは前記検出する手段による制御信号出力に応じて動作し、及び前記モジュールの出力は各マルチプレクサの出力の反転である、請求項５、６、７又は８記載のモジュール。
11. システムであって、請求項１乃至４の何れか１項記載の送信モジュール、及び請求項５乃至１０の何れか１項記載の受信モジュールを有し、前記モジュールは、通信バスを介して接続される、システム。
12. 方法であって、複数のデータビットが第１のモジュールから第２のモジュールへ通信バスを介して送信されるシステムのグランドバウンスを低減し、前記システムは、送信データビットの誤りを検出可能であり、前記方法は：
    送信されるべき前記データビットのそれぞれのコピーを生成する段階；
    前記データビットのそれぞれのコピーを反転する段階；及び
    通信バスを介して前記複数のデータビット及びそれらのそれぞれの反転されたコピーを前記第２のモジュールへ送信する段階、
    を有する、方法。
13. 前記方法は：
    前記通信バスを介し、前記複数のデータビット及びそれらのそれぞれの反転されたコピーを前記第１のモジュールから受信する段階；
    前記受信データビットの１つ以上の誤りの存在を検出する段階；
    １つ以上の誤りが前記受信データビットで検出されなかった場合、前記受信データビットを前記第２のモジュールの出力として利用する段階；
    １つ以上の誤りが前記受信データビットで検出された場合、前記データビットのそれぞれのコピーを前記第２のモジュールの出力として利用する段階、
    を更に有する、請求項１２記載の方法。
14. 前記方法は：
    第１のパリティビットを前記送信されるべき複数のデータビットから生成する段階；及び
    前記第１のパリティビットを前記第２のモジュールへ前記複数のデータビット及びそれらのそれぞれ反転されたコピーと共に送信する段階、
    を更に有する、請求項１２又は１３記載の方法。
15. 前記方法は：
    前記通信バスを介し、前記第１のパリティビットを前記第１のモジュールから受信する段階；
    第２のパリティビットを前記受信データビットから生成する段階；
    を更に有し、
    前記受信データビットの１つ以上の誤りを検出する段階は、前記第１及び第２のパリティビットを比較する段階を有する、
    請求項１４記載の方法。
16. 前記方法は：
    前記第１のパリティビットの反転されたコピーを生成する段階；及び
    前記第１のパリティビットの反転されたコピーを前記第２のモジュールへ前記複数のデータビット、それらのそれぞれ反転されたコピー及び前記第１のパリティビットと共に送信する段階、
    を有する、請求項１４又は１５記載の方法。

Images