CN1926526A - 使用容错差错校正码并具有减小的接地反弹的数据通信 - Google Patents
使用容错差错校正码并具有减小的接地反弹的数据通信 Download PDFInfo
- Publication number
- CN1926526A CN1926526A CNA2005800066864A CN200580006686A CN1926526A CN 1926526 A CN1926526 A CN 1926526A CN A2005800066864 A CNA2005800066864 A CN A2005800066864A CN 200580006686 A CN200580006686 A CN 200580006686A CN 1926526 A CN1926526 A CN 1926526A
- Authority
- CN
- China
- Prior art keywords
- module
- data bit
- bit
- parity check
- copy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0094—Bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
提供了一种用于以减小的接地反弹经由通信总线将多个数据位发送到第二模块的第一模块,该第一模块包括:适于产生数据位的相应副本的装置;适于反转数据位的相应副本的装置;以及适于经由通信总线将多个数据位及其相应的反转副本发送到第二模块的装置。在第一和第二模块之间也可以传送奇偶校验信号及其反转副本。
Description
本发明涉及一种包括信号或数据总线的系统,特别涉及一种用于在使用容错差错校正码的高速、高密度集成电路的总线中减少接地反弹的方法和装置。
随着集成电路技术被提高以在芯片上提供增加的密度,片上互连往往会变得越来越窄。这些趋势导致邻近线路之间耦合电容的增加,其又导致线路之间干扰或串扰的增加。
对于集成电路技术,特别是对于深亚微米和高速的设计而言,一个问题在于“接地反弹”。与片外芯片互连相连接的输出缓冲器的驱动器必须提供大电流以对高电容负载进行充电。当驱动器同时切换时,所引起的大电流导致电源电压降低。同样,当缓冲器必须对外部线路放电时,大量电荷被转储(dump)在接地面上。这会导致接地面的电压上升。电源与接地面之间减小的电压差导致噪声容限减小和速度减小。因此出现综合性问题。
本领域已知的是,通过增加电路的AC和DC稳定性可以减少“接地反弹”。当从第一状态到第二状态转换的数量等于从第二状态到第一状态转换的数量时,获得了AC稳定性。当第一状态的数量等于第二状态的数量时,获得了DC稳定性。
文献“Balanced LVD SCSI Drivers and Receivers”by the SCSITrade Association from Computer Technology Review,September 1997示出了一种平衡的LVD驱动器,其具有减少的接地反弹和减小的同时切换电流。
如果在其中总线或通信信道将数据传送到电路的环境易于出错,那么期望提供用于校正在发送数据所使用的代码中的差错的装置。这种总线或通信信道被认为是容错的。
图1示出典型容错总线结构1的示意图。总线结构1包括用于在编码器5和译码器7之间传送数据的通信总线3。总线3从编码器5接收输出数据9,并且将输入数据11提供给译码器7。
一种容错方法被称为“双轨(dual-rail)编码”。在双轨编码中,数据位被复制,并且可以使用该副本(copy)来校正数据位中的差错。顺便提一句,当数据位和副本位相同时,将消除在携带数据和副本位的两个线路之间的串扰。
图2示出现有技术的双轨总线结构。输入数据位d0、d1、d2和d3是提供给编码器22的信号。产生了数据位d0、d1、d2和d3的相应副本c0、c1、c2和c3。使用包括例如异或门26、28和30的奇偶校验树24来计算将要发送的数据位的奇偶校验位Tparity。
经由通信总线32将所发送的数据奇偶校验位Tparity、数据位d0、d1、d2和d3及其副本c0、c1、c2和c3发送到译码器34。
在发送期间,所发送的数据位及其副本可能变为“有错误的”,也就是,所发送的位可能被检测为“1”而不是“0”,反之亦然。因此,在译码器34处接收到的数据位D0、D1、D2和D3以及副本C0、C1、C2和C3可能与由编码器22发送的数据位d0、d1、d2和d3以及副本位c0、c1、c2和c3相同或者可能不同。由奇偶校验树36对从通信总线32接收到的数据位D0、D1、D2和D3计算所接收到数据的奇偶校验位Rparity,该奇偶校验树36在结构上与编码器22中的奇偶校验树24相同。通过将所接收到数据的奇偶校验位Rparity与在通信总线32上接收到的所发送的数据奇偶校验位Tparity进行比较来确定多路复用器控制位s0。在所说明的该系统中,通过异或门38执行比较。
多路复用器控制位s0被馈入充当校正电路的多个多路复用器Mux0、Mux1、Mux2和Mux3。每个多路复用器Mux0、Mux1、Mux2和Mux3接收相应接收到的数据信号D0、D1、D2或D3以及相应接收到的数据信号的副本C0、C1、C2或C3。多路复用器控制位s0控制每个多路复用器是输出所接收到的数据信号还是输出所接收到的数据信号的副本。
当所接收到数据的奇偶校验位Rparity与所发送的数据奇偶校验位Tparity相同时,多路复用器控制位s0是“0”,其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的数据位D0、D1、D2和D3。当所接收到数据的奇偶校验位Rparity与所发送的数据奇偶校验位Tparity不同时,多路复用器控制位s0是“1”,其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的被发送的数据位的副本C0、C1、C2和C3。
然而,因为与单轨系统相比,在双轨编码系统中在任一时刻存在两倍的线路切换,所以增加了接地反弹的问题。
因此需要在使用容错码以经由数据总线发送数据的集成电路中、以及特别是在使用双轨编码的系统中减少或消除接地反弹。
因此,根据本发明的第一方面,提供一种经由通信总线将多个数据位发送到另一模块的模块,该模块包括:适于产生数据位的相应副本的装置;适于反转数据位的相应副本的装置;以及适于经由通信总线将多个数据位及其相应的反转副本发送到另一模块的装置。
优选的是,该模块具有用于根据多个数据位产生第一奇偶校验位的装置,其中适于发送的装置进一步适于将第一奇偶校验位与多个数据位及其相应的反转副本一起发送到另一模块。
优选的是,用于产生第一奇偶校验位的装置包括一个或多个逻辑门。
优选的是,该模块进一步包括适于产生第一奇偶校验位的反转副本的装置,以及其中适于发送的装置进一步适于将第一奇偶校验位的反转副本与多个数据位、它们相应的反转副本以及第一奇偶校验位一起发送到另一模块。
根据本发明的第二方面,提供一种经由通信总线从另一模块接收多个数据位的模块,该模块包括:适于从另一模块接收多个数据位以及数据位的相应反转副本的装置;适于检测所接收到的数据位中一个或多个差错的存在的装置;在适于检测一个或多个差错的存在的装置没有检测到任何差错的情况下适于选择所接收到的数据位以作为模块的输出、以及在适于检测的装置检测到一个或多个差错的存在的情况下适于选择所述数据位的相应接收到的反转副本的反转(inverse)以作为模块的输出的装置。
优选的是,适于接收的装置进一步适于从另一模块接收第一奇偶校验位;以及其中模块进一步包括用于根据所接收到的数据位产生第二奇偶校验位的装置;以及其中适于检测所接收到的数据位中一个或多个差错的存在的装置适于比较第一和第二奇偶校验位。
优选的是,适于产生第二奇偶校验位的装置包括一个或多个逻辑门。
优选的是,适于检测所接收到的数据位中一个或多个差错的存在的装置包括逻辑门。
优选的是,适于选择的装置包括一个或多个多路复用器,每个多路复用器具有所接收到的数据位以及其相应接收的反转副本的反转以作为输入,其中每个多路复用器是可操作的,以响应于由适于检测的装置输出的控制信号。
可选择的是,适于选择的装置包括一个或多个多路复用器,每个多路复用器具有所接收到的数据位的反转以及其相应接收的反转副本以作为输入,其中每个多路复用器是可操作的,以响应于由适于检测的装置输出的控制信号,以及其中模块的输出是每个多路复用器的输出的反转。
根据本发明的第三方面,提供一种包括如上所述的适于发送的模块和如上所述的适于接收的模块的系统,所述模块经由通信总线进行连接。
根据本发明的第四方面,提供一种在其中多个数据位经由通信总线从第一模块将被发送到第二模块的系统中减少接地反弹的方法,该系统能够检测所接收的数据位中的差错,所述方法包括:在第一模块中产生将被发送的数据位的相应副本;反转数据位的相应副本;以及经由通信总线将多个数据位及其相应的反转副本发送到第二模块。
因此,由于通信总线上携带数据位的每条线路具有携带数据位的反转副本的对应线路,所以携带高信号的线路的数量将与携带低信号的线路的数量相同(确保了DC稳定性),以及当存在总线转换时,从高信号到低信号的转换的数量将与从低信号到高信号的转换的数量相同(确保了AC稳定性)。
优选的是,在第二模块中,从第一模块接收多个数据位及其相应的反转副本;确定所接收到的数据位中一个或多个差错的存在;在所接收到的数据位中没有检测到一个或多个差错的情况下将所接收到的数据位用作第二模块的输出;以及在所接收到的数据位中检测到一个或多个差错的情况下将数据位的相应副本用作第二模块的输出。
优选的是,在第一模块中,根据将被发送的多个数据位产生第一奇偶校验位,以及将第一奇偶校验位与多个数据位及其相应的反转副本一起发送到第二模块。
优选的是,在第二模块中,从第一模块接收第一奇偶校验位,根据所接收到的数据位产生第二奇偶校验位;以及在所接收到的数据位中检测一个或多个差错的步骤包括比较第一和第二奇偶校验位。
优选的是,在第一模块中,产生第一奇偶校验位的反转副本并将其与多个数据位、它们相应的反转副本以及第一奇偶校验位一起发送到第二模块。
为了更好地理解本发明,并且为了更清楚地示出其可以如何被实现,现在将通过实例来对后面的附图进行参考,其中:
图1是典型容错总线结构的示意图。
图2示出现有技术的双轨总线结构。
图3示出根据本发明第一实施例的使用双轨编码的系统。
图4示出根据本发明第一实施例的使用双轨编码的可选系统。
图5示出根据本发明第二实施例的使用双轨编码的系统。
图6是说明根据本发明的减少接地反弹的方法的流程图。
在上述现有技术的双轨编码器中,在第一模块中产生输入数据位d0、d1、d2和d3的副本,并且这些副本用于校正由第二模块在所接收到的数据位中检测到的差错。
由于从第一模块的输出到通信总线的每条数据线具有携带该数据线上信号的相同副本的对应线,因此相对于不使用数据位的副本的系统增加了接地反弹的问题。
例如,考虑一种每条数据线具有高信号(即1 1 1 1)的四线总线。如果在每条数据线上存在到低信号(即0 0 0 0)的转换,那么大量的电荷将被转储到接地面上,从而导致“接地反弹”。
现在,如果四线总线使用双轨编码,那么对于四条数据线的每条数据线而言将存在附加的线路,每条附加线路携带它们相应数据线上的信号的副本。因此,如果每条数据线携带高信号(因此每条副本线也携带高信号),那么每条数据线从高信号到低信号的转换将导致8条线向接地面放电,从而引起正常四线总线中两倍的“接地反弹”。
因此,根据本发明,通过增加用于发送数据的代码的AC和DC稳定性,减小了在使用双轨编码的结构中接地反弹的问题。也就是,当从高信号到低信号转换的线路的数量与从低信号到高信号转换的线路的数量相同并且携带高信号的线路的数量与携带低信号的线路的数量相同时,获得了AC和DC稳定性。
图3示出根据本发明第一实0施例的使用双轨编码的系统。在系统50中,存在携带数据位d0、d1、d2和d3的四个输入数据轨。
如上所述,除了携带数据位d0、d1、d2和d3的数据线之外,还提供了携带数据位的相应副本c0、c1、c2和c3的线。
然而,根据本发明,在通过通信总线54发送数据之前,通过对携带数据位的相应副本的线上的信号进行反转,增加了系统50的AC和DC稳定性。
因此,数据位的相应副本c0、c1、c2和c3被相应的反相器520、521、522和523反转,并且这些相应的反转副本被表示为c0’、c1’、c2’和c3’
由于到通信总线54的携带数据位的每条线具有携带数据位的反转副本的相应线,所以携带高信号的线的数量将与携带低信号的线的数量相同。因此,第一模块52的输出是DC稳定的。当转换发生时,由于从第一状态转换到第二状态的任一数据位将伴随有从第二状态转换到第一状态的其相应的反转副本,所以从高信号到低信号的转换数量将与从低信号到高信号的转换数量相同。因此,第一模块52的输出是AC稳定的。因此,减少了由数据线上的转换引起的通信总线54中的接地反弹问题。
形成第一模块52的输出的数据位d0、d1、d2和d3及其相应的反转副本c0’、c1’、c2’和c3’经由通信总线54被发送到第二模块56。
应该注意,虽然第一模块52和第二模块56可能不是与通信总线54分离的电路部件,但是它们可以形成单个集成单元。具体而言,第一模块52可以是通信总线54的驱动器,以及第二模块56可以是接收器。
在通信总线54上的传输期间,所发送的数据位及其相应的反转副本可能变为“有错误的”,也就是,所发送的位可能被检测为“1”而不是“0”,反之亦然。因此,在第二模块56处接收到的数据位D0、D1、D2和D3及其相应的反转副本C0’、C1’、C2’和C3’可能与由第一模块52发送的数据位d0、d1、d2和d3及其相应的反转副本c0’、c1’、c2’、c3’相同或者可能不同。
在优选的实施例中,为了第二模块56检测到在所接收到的数据位D0、D1、D2和D3中的差错,由第一模块52计算奇偶校验位Tparity并将其提供给第二模块56。通过使用奇偶校验树58在第一模块52中对于将要发送的数据位计算该奇偶校验位,该奇偶校验树在所说明的该实施例中包括异或门60、62和64。然而将会理解,奇偶校验树58可以包括逻辑门的其他组合。
第一模块52然后经由通信总线54将所发送的数据奇偶校验位Tparity连同数据位d0、d1、d2和d3及其相应的反转副本c0’、c1’、c2’和c3’一起发送到第二模块56。
第二模块56计算所接收到的数据位D0、D1、D2和D3的所接收到的数据奇偶校验位Rparity。使用奇偶校验树66来计算所接收到的奇偶校验位Rparity,所述奇偶校验树64在结构上与第一模块52中的奇偶校验树58相同。
第二模块56然后将所接收到的数据奇偶校验位Rparity与经由通信总线54接收的奇偶校验位Tparity进行比较。在所说明的该实施例中,由异或门68执行所述比较,不过将会理解,可以通过其他类型的逻辑门来执行所述比较。异或门68的输出是多路复用器控制位s0。
多路复用器控制信号s0被馈入多个双输入多路复用器Mux0、Mux1、Mux2和Mux3,它们充当第二模块56的校正电路。每个多路复用器Mux0、Mux1、Mux2和Mux3接收相应接收到的数据位D0、D1、D2或D3以及相应接收到的数据位的反转副本C0’、C1’、C2’或C3’。
按照惯例,多路复用器控制位s0确定输入到多路复用器中的哪个信号将用作多路复用器的输出。当多路复用器控制位是低(即“0”)时,多路复用器的输出将是接收到的数据位。然而,当多路复用器控制位是高(即“1”)时,多路复用器的输出将是接收到的相关数据位的反转副本。
然而将会理解,为了由多路复用器Mux0、Mux1、Mux2和Mux3校正所接收到的数据位D0、D1、D2和D3中的差错,必须相对于所接收到数据位来对所接收到的数据位的反转副本C0’、C1’、C2’和C3’进行反转。
图3示出用于实现这点的第一结构。这里,每个接收到的数据位D0、D1、D2和D3在它们被输入到相应的多路复用器Mux0、Mux1、Mux2和Mux3之前被相应的反相器700、701、702和703反转。由于多路复用器的输出现在是期望信号的反转,所以另外的反相器720、721、722和723对多路复用器Mux0、Mux1、Mux2和Mux3的输出分别进行反转以形成第二模块56的输出信号,也就是信号out0、out1、out2和out3。
图4示出用于相对于接收到的数据位来反转所接收到的数据位的反转副本的可选择结构。这里,每个接收到的反转副本C0’、C1’、C2’和C3’在它们被输入到相应的多路复用器Mux0、Mux1、Mux2和Mux3之前被相应的反相器740、741、742和743反转。
因此,在这两种结构中,当所接收的数据奇偶校验位Rparity与所发送的数据奇偶校验位Tparity相同时,多路复用器控制位s0是“0”,其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的数据位D0、D1、D2和D3。然而,当所接收的数据奇偶校验位Rparity与所发送的数据奇偶校验位Tparity不同时,(因此所接收到的数据位D0、D1、D2和/或D3与所发送的数据位d0、d1、d2和d3不同)多路复用器控制位s0是“1”,其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的被发送的数据位的副本C0、C1、C2和C3。
将会理解,在上述的双轨编码系统中,如果奇偶校验位连同数据位及其相应的反转副本一起被发送到第二模块,那么该发送不是理想地AC和DC稳定的。
因此,根据本发明第二实施例,第一模块产生所发送的数据奇偶校验位Tparity的反转副本,并且将其连同数据位、它们相应的反转副本以及所发送的数据奇偶校验位一起发送到第二模块。
图5示出根据本发明第二实施例的系统。在图5中,与本发明的第一实施例(在图3和4中所示)共同的特征被给予相同的参考数字。
如上所述,为了实现经由通信总线54的发送时理想的AC和DC稳定性,所发送的数据奇偶校验位Tparity被(反相器76)复制、反转,并且经由通信总线54被发送到第二模块56。因此,由于每条数据线具有反转副本,并且所发送的奇偶校验位具有反转副本,所以该发送理想地是AC和DC稳定的。因此,减少了由在通信总线54处的转换引起的接地反弹的问题。
在第二模块56中,所发送的奇偶校验位的反转副本Tparity’经由电阻器78向接地面放电。
图6是说明根据本发明的减少接地反弹的方法的流程图。在步骤1002,产生经由通信总线从第一模块向第二模块发送的数据位的副本。
在步骤1004,反转数据位的副本,即对于具有值为“0”的数据位而言,反转副本将具有的值为“1”。
在步骤1006,经由通信总线将数据位的副本以及原始的数据位发送到第二模块。
因此,减少了在使用双轨编码的结构中的接地反弹的问题,因为用于发送数据的代码的AC和DC稳定性得到增加。
第二模块经由通信总线从第一模块接收多个数据位及其相应的反转副本,并且检测所接收到的数据位中一个或多个差错的存在。如果在所接收到的数据位中没有检测到差错,那么所接收到的数据位被用作第二模块的输出。然而,如果在所接收到数据位中检测到一个或多个差错,那么数据位的相应副本被用作第二模块的输出。
优选的是,可以根据要发送的多个数据位来产生第一奇偶校验位,并且第一奇偶校验位与多个数据位及其相应的反转副本一起被发送到第二模块。
在第二模块,接收第一奇偶校验位。第二模块然后根据所接收到的数据位产生第二奇偶校验位。然后可以将该第二奇偶校验位与所接收到的第一奇偶校验位进行比较,以确定所接收到的数据位中是否存在一个或多个差错。
为了进一步减少根据本发明的系统的接地反弹,在第一模块中可以产生第一奇偶校验位的反转副本。可以将该第一奇偶校验位的反转副本与多个数据位、它们相应的反转副本以及第一奇偶校验位一起发送到第二模块。
虽然参考使用双轨编码的系统描述和说明了本发明,但是将会理解,本发明不限于所述系统,并且本发明的许多其他应用对于本领域技术人员来说将是显而易见的。
而且,尽管参考具有四个数据线的系统描述和说明了本发明,但是将会理解,本发明适用于具有多于或少于四个的数据线的系统。
因此,提供了一种减少通信总线中的接地反弹的方法和系统。
应该注意,上述实施例是说明而非限制本发明,并且本领域的技术人员将能够在不脱离所附权利要求书的范围的情况下设计许多可选实施例。词“包括”并不排除不同于在权利要求中所列的元件或步骤的存在。
Claims (16)
1.一种经由通信总线(54)将多个数据位(d0、d1、d2、d3)发送到另一模块(56)的模块(52),该模块(52)包括:
-适于产生数据位的相应副本(c0、c1、c2、c3)的装置;
-适于反转数据位的相应副本的装置(520、521、522、523);以及
-适于经由通信总线(54)将多个数据位及其相应的反转副本(c0’、c1’、c2’、c3’)发送到另一模块(56)的装置。
2.如权利要求1所述的模块(52),进一步包括:
-适于根据多个数据位(d0、d1、d2、d3)产生第一奇偶校验位(Tparity)的装置(58);
其中适于发送的装置进一步适于将第一奇偶校验位(Tparity)与多个数据位(d0、d1、d2、d3)及其相应的反转副本(c0’、c1’、c2’、c3’)一起发送到另一模块(56)。
3.如权利要求2所述的模块(52),其中适于产生第一奇偶校验位的装置(58)包括一个或多个逻辑门(60、62、64)。
4.如权利要求2或3所述的模块(52),进一步包括:
-适于产生第一奇偶校验位(Tparity)的反转副本的装置(520、521、522、523);
其中适于发送的装置进一步适于将第一奇偶校验位的反转副本(Tparity’)与多个数据位(d0、d1、d2、d3)、它们相应的反转副本(c0’、c1’、c2’、c3’)以及第一奇偶校验位(Tparity)一起发送到另一模块(56)。
5.一种经由通信总线(54)从另一模块(52)接收多个数据位(D0、D1、D2、D3)的模块(56),该模块(56)包括:
-适于从另一模块(52)接收多个数据位(D0、D1、D2、D3)以及数据位的相应反转副本(C0’、C1’、C2’、C3’)的装置;
-适于检测所接收到的数据位(D0、D1、D2、D3)中一个或多个差错的存在的装置(68);
-在适于检测一个或多个差错的存在的装置(68)没有检测到任何差错的情况下适于选择所接收到的数据位(D0、D1、D2、D3)以作为模块(56)的输出、以及在适于检测的装置(68)检测到一个或多个差错的存在的情况下适于选择所述数据位的相应反转副本(C0’、C1’、C2’、C3’)的反转以作为模块(56)的输出的装置(Mux0、Mux1、Mux2、Mux3)。
6.如权利要求5所述的模块(56),其中适于接收的装置进一步适于从另一模块(52)接收第一奇偶校验位(Tparity);以及其中模块(56)进一步包括:
-适于根据所接收到的数据位产生第二奇偶校验位(Rparity)的装置;以及
其中适于检测所接收到的数据位中一个或多个差错的存在的装置(68)适于比较第一和第二奇偶校验位。
7.如权利要求6所述的模块(56),其中适于产生第二奇偶校验位(Rparity)的装置(68)包括一个或多个逻辑门。
8.如权利要求6或7所述的模块,其中适于检测所接收到的数据位中一个或多个差错的存在的装置(68)包括逻辑门。
9.如权利要求5、6、7或8所述的模块(56),其中适于选择的装置(Mux0、Mux1、Mux2、Mux3)包括一个或多个多路复用器,每个多路复用器具有所接收到的数据位以及其相应反转副本的反转以作为输入,以及其中每个多路复用器是可操作的,以响应于由适于检测的装置(68)输出的控制信号(s0)。
10.如权利要求5、6、7或8所述的模块(56),其中适于选择的装置(Mux0、Mux1、Mux2、Mux3)包括一个或多个多路复用器,每个多路复用器具有所接收到的数据位的反转以及其相应的反转副本以作为输入,以及其中每个多路复用器是可操作的,以响应于由适于检测的装置(68)输出的控制信号(s0),以及其中模块(56)的输出是每个多路复用器的输出的反转。
11.一种系统,包括如权利要求1至4之一所述的用于发送的模块(52)和如权利要求5至10之一所述的用于接收的模块(56),所述模块经由通信总线(54)进行连接。
12.一种在其中多个数据位经由通信总线从第一模块将被发送到第二模块的系统中减少接地反弹的方法,该系统能够检测所发送的数据位中的差错,所述方法包括:
-产生将被发送的数据位的相应副本(步骤1002);
-反转数据位的相应副本(步骤1004);以及
-经由通信总线将多个数据位及其相应的反转副本发送到第二模块(步骤1006)。
13.如权利要求12所述的方法,该方法进一步包括:
-经由通信总线从第一模块接收多个数据位及其相应的反转副本;
-检测所接收到的数据位中一个或多个差错;
-在所接收到的数据位中没有检测到一个或多个差错的情况下将所接收到的数据位用作第二模块的输出;
-在所接收到的数据位中检测到一个或多个差错的情况下将数据位的相应副本用作第二模块的输出。
14.如权利要求12或13所述的方法,该方法进一步包括:
-根据将被发送的多个数据位产生第一奇偶校验位;以及
-将第一奇偶校验位与多个数据位及其相应的反转副本一起发送到第二模块。
15.如权利要求14所述的方法,该方法进一步包括:
-经由通信总线从第一模块接收第一奇偶校验位;
-根据所接收到的数据位产生第二奇偶校验位;
-其中在所接收到的数据位中检测一个或多个差错的步骤包括比较第一和第二奇偶校验位。
16.如权利要求14或15所述的方法,该方法进一步包括:
-产生第一奇偶校验位的反转副本;以及
-将第一奇偶校验位的反转副本与多个数据位、它们相应的反转副本以及第一奇偶校验位一起发送到第二模块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04100850.9 | 2004-03-03 | ||
EP04100850 | 2004-03-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1926526A true CN1926526A (zh) | 2007-03-07 |
Family
ID=34928885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800066864A Pending CN1926526A (zh) | 2004-03-03 | 2005-02-23 | 使用容错差错校正码并具有减小的接地反弹的数据通信 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1735711A1 (zh) |
JP (1) | JP2007527066A (zh) |
KR (1) | KR20070006765A (zh) |
CN (1) | CN1926526A (zh) |
WO (1) | WO2005088465A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006115819A1 (en) * | 2005-04-21 | 2006-11-02 | Iota Technology, Inc. | Electronic differential buses utilizing the null state for data transfer |
JP5350995B2 (ja) * | 2009-11-25 | 2013-11-27 | パナソニック株式会社 | 半導体集積回路 |
JP2013222285A (ja) * | 2012-04-16 | 2013-10-28 | Fujitsu Semiconductor Ltd | バス回路および半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5287527A (en) * | 1992-12-28 | 1994-02-15 | International Business Machines Corporation | Logical signal output drivers for integrated circuit interconnection |
-
2005
- 2005-02-23 EP EP05703029A patent/EP1735711A1/en not_active Ceased
- 2005-02-23 WO PCT/IB2005/050656 patent/WO2005088465A1/en not_active Application Discontinuation
- 2005-02-23 KR KR1020067017739A patent/KR20070006765A/ko not_active Application Discontinuation
- 2005-02-23 JP JP2007501398A patent/JP2007527066A/ja active Pending
- 2005-02-23 CN CNA2005800066864A patent/CN1926526A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20070006765A (ko) | 2007-01-11 |
JP2007527066A (ja) | 2007-09-20 |
EP1735711A1 (en) | 2006-12-27 |
WO2005088465A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4649472B2 (ja) | 送信モジュール、受信モジュール、及びシステム | |
US7352299B1 (en) | Method and system for improving memory interface data integrity | |
JP5348263B2 (ja) | データ伝送装置、データ伝送システムおよびデータ伝送方法 | |
CN1171398C (zh) | 集成电路之间的串行数据通信 | |
KR101678053B1 (ko) | 반도체 장치 및 이의 복호 방법 | |
TWI482171B (zh) | 撓性及可擴展之記憶體架構 | |
DE102011084751B4 (de) | Datenverarbeitungsbauelement, -system und -verfahren | |
CN1713626A (zh) | 电压电平编码系统和方法 | |
US9979566B2 (en) | Hybrid forward error correction and replay technique for low latency | |
CN1737781A (zh) | 改进数据传送的控制器设备和方法 | |
CN102257573B (zh) | 错误检测方法和包括一个或多个存储器设备的系统 | |
CN101204070A (zh) | 用于pci express设备的并行数据完整性校验的方法 | |
CN1926526A (zh) | 使用容错差错校正码并具有减小的接地反弹的数据通信 | |
CN1610339A (zh) | 传送和恢复数据分组的方法和装置 | |
CN1922599A (zh) | 通用串行总线发射机 | |
JP4079940B2 (ja) | データ伝送方式及び方法 | |
US11342935B2 (en) | Cyclic redundancy check (CRC) system for detecting error in data communication | |
Chang | Reliable network-on-chip design for multi-core system-on-chip | |
CN117897697A (zh) | 用于芯片到芯片接口的按需分组化 | |
CN1592284A (zh) | 数据接收装置及数据传送系统 | |
CN1836222A (zh) | 解码器电路 | |
CN1252607C (zh) | 两个系统间的接“或”信号的传达装置及方法 | |
CN1697417A (zh) | 一种基于rpr媒质接入控制的信号传输方法和装置 | |
US7894435B2 (en) | Indicator packets for process/forward decision | |
Garamoun et al. | Error correction techniques on noc protocol layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |