JP3111970B2 - 半導体集積回路の自動配線方法 - Google Patents

半導体集積回路の自動配線方法

Info

Publication number
JP3111970B2
JP3111970B2 JP10073866A JP7386698A JP3111970B2 JP 3111970 B2 JP3111970 B2 JP 3111970B2 JP 10073866 A JP10073866 A JP 10073866A JP 7386698 A JP7386698 A JP 7386698A JP 3111970 B2 JP3111970 B2 JP 3111970B2
Authority
JP
Japan
Prior art keywords
search
point
wiring
layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10073866A
Other languages
English (en)
Other versions
JPH11274309A (ja
Inventor
徹哉 大隈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10073866A priority Critical patent/JP3111970B2/ja
Publication of JPH11274309A publication Critical patent/JPH11274309A/ja
Application granted granted Critical
Publication of JP3111970B2 publication Critical patent/JP3111970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
自動配線方法に関し、特に複数の配線層を有するLSI
等の半導体集積回路において、セルの自動配置終了後の
セルとセルの端子間を結線する自動配線に関する。
【0002】
【従来の技術】LSIの設計過程における配置と配線の
問題は、セル情報、ネットリスト情報、そして端子や既
配線などの禁止情報に基づく端子間の結線を、設計ルー
ルや各種の制約条件を満足するように決定することであ
る。セルの端子間を結線して配線経路を求める方法とし
ては、迷路法と線分探索法が知られている。
【0003】このうち、線分探索法は、一方の端子と他
方の端子の2点間の配線経路を求めるにあたって、まず
縦方向か横方向に伸びる仮想線分(探索ライン)を、一
方の端子と他方の端子のそれぞれの点から禁止領域に達
するまで発生させる。そのようにして双方の点から発生
させた線分が交差するまで繰り返し行って探索し、経路
を確定する。この線分探索法の利点は、線分の折れ曲が
りが少なく、シンプルな経路を高速に検出できる点であ
る。
【0004】複数の配線層を持つLSIのレイアウト設
計において、このような線分探索法を用い、自動配線プ
ログラムに基づいてセル間の自動配線が行われる。例え
ば、図11(a)に示す半導体基板上の第1層L1〜第
4層L4の4つの層よりなる多層配線において、上位プ
ログラムに基づいて回路設計が終了し、各層へのセルの
自動配置が行われる。自動配置されたセルのうち、例え
ば図11(b)に示すように、第1層L1に配置された
セルC1の端子を始点Sとし、同じく第1層L1に配置
されたセルC2の端子を終点Tとする場合、上位プログ
ラムはそれら始点Sと終点Tの2点端子間を結線するた
めに、全ネットリスト(セルの論理的な接続関係)から
始点Sと終点Tを含むチップ領域のネットリストを切り
出す。この切り出されたネットリストは上位プログラム
から下位プログラムに与えられ、下位プログラムは上位
プログラムからの制御を受けると、ネットリスト情報に
基づき始点Sおよび終点T間の後述の自動配線プログラ
ムを実行する。
【0005】ところで、図11(b)に示すように、第
1層L1に設定された始点Sと終点Tの周辺に、例えば
既に決められた配線11が存在し、第2層L2にも同様
に既に決められた配線21が存在するような場合、それ
ら配線11,21は自動配線の禁止領域に設定される。
図11の符号12は、既配線11,21を互いに接続す
るためのビアである。セル内での電源配線や接地配線は
既に決められている配線であり、その部分には他の配線
を通すことはできない。また、以前に完了している配線
部分も使用できないので、この配線部分も禁止領域とな
る。
【0006】すなわち、ここまでの各設定の流れは、上
位プログラムによって図12の処理フローチャートにお
けるステップS1〜S4までに示される。下位プログラ
ムでは、ステップS5からの処理による始点Sおよび終
点T間の自動配線プログラムを実行する。ステップS5
では、経路探索を開始するための準備として、始点Sと
終点Tを探索ラインとして探索キューに登録する。
【0007】現在の微細化した設計プロセスでは、配線
遅延の増大がLSIの性能低下の要因になっている。一
般に、上層は半導体基板からの間隔が大きくなるため対
基板容量は小さくなり、配線の断面積は大きくなるため
配線抵抗は小さくなる。このことから、長い配線はなる
べく上層を用いて配線したほうが遅延を小さくすること
ができる。したがって、線分探索法で上層を優先して配
線するためには、経路探索時に下層に大きいコストをつ
けるという手法がとられていた。したがって、図11
(a)で例示された第1層L1〜第4層L4よりなる多
層では、配線する層の探索優先順位は上層になるほど高
く、コストは小さくなる。
【0008】また、図11(a)の多層を例にすれば、
第1層L1と第3層L3における配線方向すなわち主軸
方向をXY座標軸でいうX軸に沿った横方向と約束した
場合、第2層L2と第4層L4における配線方向すなわ
ち主軸方向は、Y軸に沿った縦方向に決められているも
のとする。すなわち、隣接する層ごとに主軸方向は変わ
るものとする。
【0009】線分探索法では、始点Sおよび終点Tから
探索ラインが各層の主軸方向である4つの方向に延ばさ
れるが、どの方向から優先して延ばすかの優先順位は、
始点と終点とが向き合う方向、および使用する層を考慮
して定められる。
【0010】以上を根拠にして、図13に示すように、
始点Sと終点Tにおける探索ラインの優先順位は、4つ
の方向を丸付き数字で示した場合、始点Sでは、→
→→の順位であり、終点Tでは、→→→順
位に定められる。
【0011】図14(a),(b)は、始点側および終
点側の探索キューの状態を示す。キューには、探索ライ
ンとその長さが格納される。前記したステップS5で
は、始点Sと終点Tの座標のみが格納される。この場
合、長さは0である。
【0012】以下、図12のステップS6〜S15の経
路探索処理を説明する。まず始点側の処理について述べ
る。図13のステップS6において、目標とする始点S
および終点T間の配線接続が既に完了済みか否かをチェ
ックする。この時点では、接続が完了していないので、
次のステップS8に進む。ステップS8では、始点Sの
探索キューが空か否かチェックする。この場合、始点S
の座標が格納されており、空ではないので、ステップS
9に進む。ステップS9では、探索キューに最小コスト
の探索ラインがあるか否かをチェックする。この場合、
始点Sの座標のみであり、最小コストの探索ラインは無
いので、ステップS12に進む。ステップS12では、
探索ラインを発生する点があるか否かをチェックする。
座標Sがあるので、発生する点ありとして、次のステッ
プS13へ進む。ステップS13では、図13に示した
第1の優先順位のL2(第2層)探索ライン(方向)
を生成する。
【0013】図15に、探索ラインの状態を示す。L2
探索ライン(方向)は、第2層L2上で禁止領域に達
することなく、配線領域外まで延びる。その距離はcで
ある。ステップS14では、到達目標側の探索ラインと
交差しないので、ステップS15で、図14(a)に示
すように、探索方向とその距離cをキューに格納す
る。
【0014】以上のステップS12〜S15を繰り返し
て、図13に示すように、始点SからL2探索ライン
(方向,距離d),L1探索ライン(方向,距離
b),L1探索ライン(方向,距離a)が伸長され
る。この場合、いずれの探索ラインも禁止領域に交差す
ることがない。その結果、図14(a)に示すように、
始点側の探索キューには、,,,方向の探索ラ
インがすべて格納される。
【0015】ステップS12で、探索ラインを発生する
点は無くなったので、ステップS6に戻り、接続は完了
していないので終点T側の処理に移る。基本的には、始
点S側での処理と同じであるが、ステップS13で終点
TからL1探索ライン(方向)が伸長されたとき、始
点Sから伸長されたL2探索ライン(方向)と、交差
する。したがってステップS14で、到達目標側の探索
ラインと交差したと判断し、ステップS6に戻る。
【0016】図16には、始点Sから第2層L2上を延
びる探索ライン(方向)と、終点Tから第1層L1上
を延びる探索ライン(方向)とが交差する状態を示し
ている。この交差点1から始点Sにつながる探索ライン
と、終点Tにつながる探索ラインをそれぞれ逆に辿って
バックトレースすると、図17(a),(b)に示す配
線経路が確定される。(a)は2層L1,L2を示す分
解斜視図であり、配線が各層にどのように配置されるか
の理解を容易ならしめるものであり、(b)は第2層L
2側から見た平面図である。
【0017】第1層L1の始点Sは、ビア2により第2
層L2の配線3の一端に接続され、配線の他端は、ビア
4を経て第1層の配線5の一端に接続され、配線の他端
は、終点Tに接続される。このようにして確定された配
線経路は、ステップ7にて配線情報として作成されたう
えで出力される。
【0018】
【発明が解決しようとする課題】ところで従来の線分探
索法を用いた自動配線方法の場合、解決すべき以下の問
題点がある。
【0019】その1つに、配線層を選択制御するために
配線層にコストを高順位に設定しても、アルゴリズム上
で有効に働かない場合が起こることである。たとえば、
図18に示すように、始点Sと、2つの終点T1または
終点T2が主軸方向で一直線上に存在する例がある。そ
の場合、各点に禁止領域がまったく存在しない状態で
は、始点Sから出た探索ラインが終点Tと交差してしま
う。その結果、いかなる手法をもってコストを変更して
も、上層で配線することはできない。
【0020】さらに、別の問題点の1つとして、特定の
層を配線禁止層として扱う方法では配線不可となり、未
配線を生じる結果を招く場合がある。たとえば、図19
に示すように、第1層L1を配線禁止層に設定し、接続
する第1層L1の端子上を別ネットの配線が第2層L2
で通過しているとする。その場合、第1層L1は禁止層
で使用できない事情があるため、ビア12を設置して上
層の第2層L2に配線を引き回そうとしても、別のネッ
トと配線が短絡して接続不可となる不都合がある。
【0021】このような問題点が生じる理由は、探索ラ
インの交差が見つかった時点で配線経路を確定してしま
い、始点または終点から出た探索ラインが直接相手側の
点を通過するときにコストは考慮されないからである。
【0022】本発明の目的は、層毎に探索ラインの伸長
を制限する制限値を与えることにより、下層の探索ライ
ンを短くし、探索ラインの交差を起こりにくくすること
で、配線が使用する配線層を制御できるようにした半導
体集積回路の自動配線方法を提供することにある。
【0023】本発明の他の目的は、遅延制約がきびしい
ネットに対して、下層に伸長制限を付けることで下層の
配線を短く、上層の配線を長く配線することができ、遅
延の小さいレイアウトを得ることができる半導体集積回
路の自動配線方法を提供することにある。
【0024】本発明のさらに他の目的は、このような自
動配線方法を実行するプログラムが記録された記録媒体
を提供することにある。
【0025】
【課題を解決するための手段】本発明は、基板上に複数
の配線層を持つ半導体集積回路を線分探索法により自動
配線する方法である。この方法は、層毎に探索ラインの
伸長を制限する制限値を与えるステップと、配線層に対
し、配線の探索優先順位を与えるステップと、探索ライ
ンの伸長方向に探索優先順位を与えるステップとを含
み、前記制限値は、下層より上層の方が大きくなるよう
に設定される。
【0026】前記複数の配線層のうちのいずれか1つの
配線層上の第1の点と、前記複数の配線層のうちのいず
れか1つの配線層上の第2の点との間を配線する場合に
は、第1の点を出発点として順次伸長される探索ライン
についての情報を第1の探索キューに格納するステップ
と、第2の点を出発点として伸長される探索ラインにつ
いての情報を第2の探索キューに格納するステップとを
含み、前記情報には、前記制限値と、前記配線層に対す
る探索優先順位と、前記探索ラインの伸長方向に対する
探索優先順位と、少なくとも前記制限値,前記配線層に
対する探索優先順位,前記探索ラインの伸長方向に対す
る探索優先順位とから計算されたコストとを含む。
【0027】前記探索ラインの伸長される方向を、直交
するX方向およびY方向とした場合には、各層において
探索ラインを伸長する主軸方向は、隣接する層間で異な
らせる。
【0028】前記探索ラインの伸長は、第1の点側から
の探索ラインと、第2の点側からの探索ラインが交差す
るか、または前記探索キューが空になるまで続ける。
【0029】第1の点側からの探索ラインと、第2の点
側からの探索ラインが交差した場合に、交差して点から
第1の点および第2の点につながる探索ラインをそれぞ
れ逆に辿って、経路を確定する。
【0030】
【発明の実施の形態】以下、本発明による半導体集積回
路の自動配線方法の実施の形態について、図1〜図11
の各図を参照して詳細に説明する。
【0031】本実施の形態の場合も、図11で説明した
と同様の4層よりなる配線層において、自動配線するも
のとする。
【0032】図1および図2は、本実施の形態の自動配
線方法を説明するためのフローチャートである。上位プ
ログラムに基づいて回路設計が終了し、セルへの自動配
置が行われる。自動配置されたセルのうち、前述したよ
うに第1層L1に配置されたセルC1の端子を始点Sと
し、セルC2の端子を終点Tとする場合、上位プログラ
ムはそれら始点Sと終点Tの2点端子間を結線するため
に、全ネットリストから始点Sと終点Tを含むチップ領
域のネットリストを切り出す。この切り出されたネット
リストは上位プログラムから下位プログラムに与えら
れ、下位プログラムはそうした上位プログラムからの制
御を受けると、ネットリスト情報に基づき始点Sおよび
終点T間を配線する後述の自動配線プログラムを実行す
る。
【0033】図11(b)に示したように、第1層L1
に設定された始点Sと終点Tの周辺に、例えば既に決め
られた配線11が存在し、第2層L2にも同様に既に決
められた配線21が存在している。そうした場合、それ
ら配線11,21は自動配線の禁止領域に設定される。
【0034】自動配線制御部としては、セル情報、ネッ
トリスト、端子、そして既配線などによる接続禁止の各
種情報を入力する部分を備えている。また、自動配線制
御部は、配線の接続目標となる一側端子と他側端子の2
点の情報および探索ラインの伸長を制限するためのパラ
メータを入力する部分を有し、線分探索法で配線経路を
検出して見い出す部分と、そして接続完了した配線結果
を出力する部分などを備えて構成されている。
【0035】図11に示す各設定までの流れは、上位プ
ログラムによって切り出された情報の入力が図1の動作
フローチャートにおけるステップS20〜S23に示さ
れる。下位プログラムでは、次のステップS24からの
処理による始点Sおよび終点T間の自動配線プログラム
を実行する。ステップS24では、経路探索を開始する
ための準備として、始点Sと終点Tを探索ラインとして
探索キューに格納する。
【0036】次に、下位プログラムの実行動作について
説明する。図1のステップS25では、層毎に探索ライ
ンの伸長制限値を与える。本実施の形態の場合、下層の
第1層L1と第2層L2に対して所定の同一値を、たと
えば伸長制限値『10』といったように無単位の数値で
付与する。実際には、長さの単位「μm」や、配線格子
の数などで与えることができる。また、上層の第3層L
3と第4層L4に対しては、いずれも伸長を規制しない
無制限(禁止領域にぶつかるまで)に設定されている。
【0037】図11に示した第1層L1〜第4層L4の
ような多層構造では、上層を優先して配線するために、
上層ほど経路探索時の探索優先順位を高くしてコストを
低くし、下層の探索優先順位は低くしてコストを高くす
ることについては、前述した通りである。それに基づい
て、各層に配線層コストが与えられる(ステップS2
6)。また、第1層L1〜第4層L4において、第1層
L1と第3層L3における配線方向すなわち主軸方向を
XY座標軸でいうX軸に沿った横方向と約束した場合、
第2層L2と第4層L4における配線方向すなわち主軸
方向は、Y軸に沿った縦方向に決められる。
【0038】以上の各設定に基づき、図13において説
明したように、始点Sおよび終点TRから伸長する探索
ライン4方向における探索優先順位を定める。すなわ
ち、始点Sでは、→→→の順位であり、終点T
では、→→→の順位である。
【0039】図3(b),(c)は、始点側および終点
側の探索キューの状態を示す。キューには、探索方向と
その長さが格納される。前記したステップS24では、
始点Sと終点Tの座標のみが格納される。この場合、長
さは0である。なお、図3(b),(c)の理解を助け
るために、図13と同じ図を図3(a)に示しておく。
【0040】以下、経路探索処理を説明する。まず始点
側について処理を開始する(ステップS27)。ステッ
プS27で、接続は完了していないと判断し、ステップ
S28で始点側の探索キューが空か否かをチェックす
る。この場合、探索キューには始点Sの座標が格納され
ているので、ステップS30に進む。ステップS30で
は、探索キューに最小コストの探索ラインがあるか否か
をチェックする。この場合、始点Sの座標のみであり、
最小コストの探索ラインは無いので、ステップS33に
進む。ステップS33で始点Sについて探索開始座標が
あるか否かチェックする。この時点では、始点側の探索
キューには始点Sの座標が格納されているので、探索開
始座標ありとして、次のステップS34に進む。ステッ
プS34では、始点Sに到達目標の配線があるか否かチ
ェックする。この場合、配線はないので、次のステップ
S35に進む。ステップS35では、始点Sに到達目標
からの探索ラインが延びているか否かチェックする。こ
の時点では、探索ラインはないので、次のステップS3
6に進む。ステップS36において、始点Sから、図3
(a)に示す第1の優先順位のの方向にL2探索ライ
ンを伸長する。伸長距離は、10である。
【0041】次に、ステップS37で、伸長した探索ラ
インが到達目標からの探索ラインと交差するか否かチェ
ックする。この時点では、終点Tからの探索ラインはま
だ無いので交差しない。伸長した探索ラインを、ステッ
プS38でコストを付加して、図3(b)の探索キュー
に格納する。すなわち、探索方向、長さ10が登録さ
れる。なおコストは、探索開始点までの距離のコスト、
折れ曲がりのコスト、使用する層のコスト、どれくらい
迂回しているかのコスト等を算出する。
【0042】ステップS33に戻り、探索開始座標があ
るので、ステップS33〜S48を繰り返し、L2探索
ライン(方向,長さ10),L1探索ライン(方向
,長さ10),L1探索ライン(方向,長さ10)
を、コストを付加して始点側の探索キューに格納する。
【0043】始点Sにおいて、4方向への探索ラインの
伸長が終わると、ステップS33では、探索開始座標が
なくなるので、ステップS27に進む。接続は完了して
いないので、次は終点Tの処理に移る。終点Tについ
て、始点Sと同様の処理を行う。その結果、終点側探索
キューには、図3(c)に示すように、L2探索ライン
(方向,長さ10),L2探索ライン(方向,長さ
10),L1探索ライン(方向,長さ10),L1探
索ライン(方向,長さ10)が格納される。この段階
で、図3(b),(c)に示される探索キュー中の始点
S,終点Tについての処理が完了する。
【0044】このように始点Sおよび終点Tから長さ1
0の探索ラインが4方向に伸長された状態を図4に示
す。伸長された探索ラインは交差しないので、ステップ
S27で接続は完了していないと判断される。始点S側
の探索キューには、,,,の方向の探索ライン
が格納されているので、ステップS28で探索キューは
空ではないので、ステップS30に進む。
【0045】再び始点側の処理が開始される。ステップ
S30では、始点側探索キューに最小コストがあると判
断し、ステップS31で最小コストの探索ライン、すな
わち探索ライン(方向,長さ10)を取り出す。ステ
ップS32では、図5(c)に示すように、取り出され
た探索ラインと配線格子との交点a,b,c,d,e,
fを、探索開始座標として、図6に示すテーブル上に列
挙する。なお、図5(a)には、始点Sからの4方向の
伸長方向を、図5(b)には、始点側の探索キューを再
度示す。
【0046】ステップS33で、探索開始座標があると
判断し、ステップS34で探索開始点に到着目標の配線
があるか否かをチェックし、続いてステップS35で探
索開始点に到着目標からの探索ラインがあるか否かをチ
ェックする。この場合には、いずれもないので、ステッ
プS36に進む。ステップS36においては、まず、優
先順位の高い第3層L3において、各探索開始座標aよ
りL3の主軸方向であるおよびの方向にそれぞれ探
索ラインを伸長する。第3層は、伸長制限はないので、
配線領域外に交差するまで伸長する。ステップS37
で、伸長した探索ラインが到達目標からの探索ラインと
交差するか否かをチェックする。この場合、いずれの探
索ラインも到達目標からの探索ラインと交差しないの
で、ステップS38で探索ラインをコストを付加して探
索キューに格納する。次に、図5(c)の探索開始座標
点a,b,c,d,e,fについて、同様の処理を繰り
返す。図7に、各探索開始座標より第3層の探索ライン
を伸長した状態を示す。第3層L3について、ステップ
S33〜S38の処理を行っても終点側の探索ラインと
交差しないので、次に各探索開始座標a,b,c,d,
e,fについて、第1層L1に対して同様の処理を行
う。
【0047】ステップS36で、図6のテーブル上での
探索開始座標が無くなったので、ステップS27に進
む。以下、終点側の最小コストの探索ラインについて、
始点側と同様の処理を繰り返す。この場合においても、
最小コスト上の探索開始座標から方向,側に伸長し
た探索ラインは、始点側からの探索ラインとは交差しな
い。ステップS33において探索開始座標が無いとして
ステップS27に進み、接続完了か否かをチェックす
る。ここまでで、図8に点線で示すように、始点S,終
点T側から距離10の探索が終了した。しかし、接続は
完了していないので、ステップS28から始点側の処理
に移る。
【0048】始点側では、始点Sから既に伸長されてい
る4本の探索ライン(図8に点線で示す)の先端座標を
探索開始座標として、3方向に探索ラインを伸長する。
図8に示すように、第1層および第2層上での探索ライ
ンは、伸長制限を受け長さは10である。また第3層上
の探索ラインは、伸長制限がないので配線領域外まで伸
長される。図では、これら探索ラインを実線で示してい
る。これらの探索ラインのいずれも、終点Tから伸長さ
れた探索ラインとは交差しないことが、図8よりわかる
であろう。ステップS33からステップS27に進み、
接続が完了していないと判断され、終点側の処理を行
う。
【0049】そして、ステップS30〜S38の過程
で、図8に40で示した探索ラインを処理しているとき
に、ステップ37で探索ラインの最先端において、これ
までの処理で、終点Tから既に伸長されている探索ライ
ンの1本、例えば図9に示すように、終点Tからの方
向に伸長された探索ラインの先端座標から、第3層上を
の方向に伸長された探索ラインが、交差したとする。
交差点を6で示す。ステップS37で、交差すると判断
されて、ステップS27に進む。ステップS27で接続
は完了したと判断されて、交差点6から始点Sにつなが
る探索ラインと、終点Tにつながる探索ラインをそれぞ
れ逆に辿ってバックトレースすると、経路が確定する。
検出された経路はステップS29において配線情報を作
成して出力される。
【0050】図10に、作成された配線の状態を示す。
(a)は第1層,第2層,第3層の分解斜視図、(b)
は平面図である。第1層L1の始点Sは、ビア7により
第2層L2の配線22の一端に接続され、配線の他端
は、ビア8を経て第3層の配線31の一端に接続され、
配線の他端は、ビア9を経て第2層の配線23の一端に
接続され、配線の他端は、ビア10を経て終点Tに接続
される。
【0051】
【発明の効果】以上説明したように、本発明による半導
体集積回路の自動配線方法は、配線遅延の発生に対して
制約が厳しいネットに対して、多層配線における下層に
伸長制限を付与することで、下層の配線を短く、上層の
配線を長く配線することができ、配線遅延の小さいレイ
アウトを得ることができる。
【図面の簡単な説明】
【図1】本実施の形態の処理の流れを示すフローチャー
トである。
【図2】本実施の形態の動作の流れを示すフローチャー
トである。
【図3】探索キューの状態を示す図である。
【図4】始点Sおよび終点Tから長さ10の探索ライン
が伸長された状態を示す図である。
【図5】最小コストの探索ラインと配線格子との交点か
ら探索ラインを伸長する状態を示す図である。
【図6】探索開始座標のテーブルを示す図である。
【図7】第3層の探索ラインを伸長した状態を示す図で
ある。
【図8】探索ラインの伸長を示す図である。
【図9】探索ラインの交差を示す図である。
【図10】配線の状態を示す図である。
【図11】セルおよび禁止領域が配置された4層の多層
構造を示す図である。
【図12】従来例の処理の流れを示すフローチャートで
ある。
【図13】始点Sおよび終点Tの探索ラインの方向を示
す図である。
【図14】探索キューの格納状態を示す図である。
【図15】探索ラインの伸長の様子を示す図である。
【図16】探索ラインの交差の状態を示す図である。
【図17】配線の形成状態を示す図である。
【図18】始点と2つの終点T1または終点T2が主軸
方向で一直線上に存在する場合を示す平面図である。
【図19】第1層を配線禁止層に設定し、接続する第1
層の端子上を別ネットの配線が第2層で通過している場
合を示す平面図である。
【符号の説明】
11 第1層の既配線 7,8,9,10,12 ビア 21 第2層の既配線 22,23,31 配線 L1 第1層 L2 第2層 L3 第3層 L4 第4層

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に複数の配線層を持つ半導体集積回
    路を線分探索法により自動配線する方法において、 層毎に探索ラインの伸長を制限する制限値を与えるステ
    ップと、 配線層に対し、配線の探索優先順位を与えるステップ
    と、 探索ラインの伸長方向に探索優先順位を与えるステップ
    とを含み、 前記制限値は、下層より上層の方が大きくなるように設
    定することを特徴とする半導体集積回路の自動配線方
    法。
  2. 【請求項2】前記複数の配線層のうちのいずれか1つの
    配線層上の第1の点と、前記複数の配線層のうちのいず
    れか1つの配線層上の第2の点との間を配線する場合
    に、 第1の点を出発点として順次伸長される探索ラインにつ
    いての情報を第1の探索キューに格納するステップと、 第2の点を出発点として伸長される探索ラインについて
    の情報を第2の探索キューに格納するステップとを含
    み、 前記情報には、前記制限値と、前記配線層に対する探索
    優先順位と、前記探索ラインの伸長方向に対する探索優
    先順位と、少なくとも前記制限値,前記配線層に対する
    探索優先順位,前記探索ラインの伸長方向に対する探索
    優先順位とから計算されたコストとを含む、 ことを特徴とする請求項1記載の半導体集積回路の自動
    配線方法。
  3. 【請求項3】前記探索ラインの伸長される方向を、直交
    するX方向およびY方向とした場合に、各層において探
    索ラインを伸長する主軸方向は、隣接する層間で異なる
    ことを特徴とする請求項2記載の半導体集積回路の自動
    配線方法。
  4. 【請求項4】前記探索ラインの伸長は、第1の点側から
    の探索ラインと、第2の点側からの探索ラインが交差す
    るか、または前記探索キューが空になるまで続けること
    を特徴とする請求項3記載の半導体集積回路の自動配線
    方法。
  5. 【請求項5】第1の点側からの探索ラインと、第2の点
    側からの探索ラインが交差した場合に、交差して点から
    第1の点および第2の点につながる探索ラインをそれぞ
    れ逆に辿ってバックトレースし、経路を確定することを
    特徴とする請求項3記載の半導体集積回路の自動配線方
    法。
  6. 【請求項6】基板上に複数の配線層を持つ半導体集積回
    路を線分探索法により自動配線するプログラムを記録し
    た記録媒体において、 層毎に探索ラインの伸長を制限する制限値を与えるステ
    ップと、 配線層に対し、配線の探索優先順位を与えるステップ
    と、 探索ラインの伸長方向に探索優先順位を与えるステップ
    と、 前記制限値を、下層より上層の方が大きくなるように設
    定するステップと、 を実行するプログラムが記録された記録媒体。
  7. 【請求項7】前記複数の配線層のうちのいずれか1つの
    配線層上の第1の点と、前記複数の配線層のうちのいず
    れか1つの配線層上の第2の点との間を配線する場合
    に、 第1の点を出発点として順次伸長される探索ラインにつ
    いての情報を第1の探索キューに格納するステップと、 第2の点を出発点として伸長される探索ラインについて
    の情報を第2の探索キューに格納するステップと、 前記情報には、前記制限値と、前記配線層に対する探索
    優先順位と、前記探索ラインの伸長方向に対する探索優
    先順位と、少なくとも前記制限値,前記配線層に対する
    探索優先順位,前記探索ラインの伸長方向に対する探索
    優先順位とから計算されたコストを含ませるステップと
    を含む、 ことを特徴とする請求項6記載の記録媒体。
  8. 【請求項8】前記探索ラインの伸長される方向を、直交
    するX方向およびY方向とした場合に、各層において探
    索ラインを伸長する主軸方向は、隣接する層間で異なる
    ことを特徴とする請求項7記載の記録媒体。
  9. 【請求項9】前記探索ラインの伸長は、第1の点側から
    の探索ラインと、第2の点側からの探索ラインが交差す
    るか、または前記探索キューが空になるまで続けること
    を特徴とする請求項8記載の記録媒体。
  10. 【請求項10】第1の点側からの探索ラインと、第2の
    点側からの探索ラインが交差した場合に、交差して点か
    ら第1の点および第2の点につながる探索ラインをそれ
    ぞれ逆に辿ってバックトレースし、経路を確定するステ
    ップを含むことを特徴とする請求項9記載の記録媒体。
JP10073866A 1998-03-23 1998-03-23 半導体集積回路の自動配線方法 Expired - Fee Related JP3111970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10073866A JP3111970B2 (ja) 1998-03-23 1998-03-23 半導体集積回路の自動配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10073866A JP3111970B2 (ja) 1998-03-23 1998-03-23 半導体集積回路の自動配線方法

Publications (2)

Publication Number Publication Date
JPH11274309A JPH11274309A (ja) 1999-10-08
JP3111970B2 true JP3111970B2 (ja) 2000-11-27

Family

ID=13530541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10073866A Expired - Fee Related JP3111970B2 (ja) 1998-03-23 1998-03-23 半導体集積回路の自動配線方法

Country Status (1)

Country Link
JP (1) JP3111970B2 (ja)

Also Published As

Publication number Publication date
JPH11274309A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
US5717600A (en) Method for designing an interconnection route in an LSI
EP0145925B1 (en) Iterative method for establishing connections between nodes and the resulting product
US7340711B2 (en) Method and apparatus for local preferred direction routing
US6957407B2 (en) Method and apparatus for detail routing using obstacle carving around terminals
JP4303280B2 (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム
US7143385B2 (en) Wiring design method and system for electronic wiring boards
JPH08235237A (ja) 自動配線方法および自動配線装置
US7174529B1 (en) Acute angle avoidance during routing
US6182271B1 (en) Cell placement method and apparatus for integrated circuit and storage medium having cell placement program for integrated circuit stored thereon
JP3006824B2 (ja) 配線設計方法および配線設計装置
JP3111970B2 (ja) 半導体集積回路の自動配線方法
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP2000067102A (ja) 半導体集積回路の階層配線方法
Cha et al. A simple and effective greedy multilayer router for MCMs
JP2000057175A (ja) 半導体集積回路装置の自動配線方式
JP4275722B2 (ja) 配線設計方法
JP2938910B2 (ja) 三次元配線方法
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路
JP3130810B2 (ja) 自動配置配線方法
JP2921454B2 (ja) 集積回路の配線方法
JPH05259285A (ja) 配線経路処理方法、及び配線経路処理システム
JP2973970B2 (ja) 指定長パターンの自動配線方法及び方式
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JPH0754532B2 (ja) 多層同時配線方法
JPH0563086A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees