JP3285134B2 - 集積回路におけるセル配置方法および装置 - Google Patents
集積回路におけるセル配置方法および装置Info
- Publication number
- JP3285134B2 JP3285134B2 JP06694497A JP6694497A JP3285134B2 JP 3285134 B2 JP3285134 B2 JP 3285134B2 JP 06694497 A JP06694497 A JP 06694497A JP 6694497 A JP6694497 A JP 6694497A JP 3285134 B2 JP3285134 B2 JP 3285134B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- layer
- site
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
する例えばゲートアレイタイプの集積回路(LSI,V
LSI,ASIC等)の設計に際して、セル配置前に配
線されたバルク電源配線やクロック信号配線等の既配線
が存在する状態で、セルをチップ上に配置するための方
法および装置に関する。
n Specific Integrated Circuit:特定用途向き集積回
路)の最も代表的なものとしては、配線専用領域をもた
ない全面素子型のゲートアレイがある。このゲートアレ
イは、複数のトランジスタで構成された基本セル(basi
c cell)を格子状に配列した、トランジスタの製作工程
の済んだマスタウエハを予め準備しておき、金属の配線
接続を変えるだけ所望の機能を実現するものである。
層(3層)の配線層があり、その最上層には、セル配置
前に、バルク電源配線やクロック信号配線等の既配線が
予め配線されている場合がある。図13に、バルク電源
配線(Vdd,Vss)1を予め配線した例(平面図)を示
す。また、この図13におけるXIV部の拡大図を図14
に示す。なお、図14に示す一つの格子のサイズが基本
セルのサイズに対応しており、以下、この格子をサイト
単位と呼ぶ。セルは、必ず、サイト単位の枠に沿った状
態で配置される。
配線)1が存在する状態で、セル2を、チップ平面上で
見てバルク電源配線1と重なる位置に配置した場合、セ
ル2内の配線パターン3とバルク電源配線1とが同一配
線層に存在するとショートしてしまう。そこで、このよ
うなショートの発生を確実に回避するために、従来、バ
ルク電源配線1が通ると決められた領域にはセル配置禁
止を予め発生させておき、セル2の自動配置を行なう場
合に、セル2が一切配置されないようにしている。
従来のセル配置手法では、バルク電源配線1の配線層と
セル2内の配線パターン3の配線層とが異なっていて実
際にはショートが発生しない場合であっても、セル2
を、チップ平面上で見てバルク電源配線1と重なる位置
に配置することは全くできない。
性がある領域(バルク電源配線1等の既配線領域)にお
いてセル2の配置を完全に禁止しているので、実際の下
地バルクの大きさに比べ、セル2の配置やセル2相互間
の配線に使用できる面積が非常に小さくなってしまって
いる。LSI,VLSI,ASIC等の集積回路の設計
においては、限られた面積の中で、回路の仕様や電気的
特性を満たすようにセルを配置し、それらを配線するこ
とが求められている。特に、近年、高密度化,多機能化
が求められ、いかに多くのセルを効率よく1つのチップ
上に配置するかが重要になっている。
る可能性がある領域においてセル2の配置を禁止せず、
その領域を有効に利用して、より多くのセル2を配置で
きるようにするとが望まれている。本発明は、このよう
な課題に鑑み創案されたもので、セルの配置領域を確保
しより多くのセルを一つのチップ上に効率よく搭載でき
るようにして、高密度で多機能を有する集積回路の設計
を実現した、集積回路におけるセル配置方法および装置
を提供することを目的とする。
ック図で、この図1に示す本発明のセル配置装置10
(請求項6)は、複数の配線層を有する集積回路を設計
すべく、セル配置前に配線された既配線が存在する状態
でセルを配置するためのもので、既配線情報格納部1
1,配線パターン情報格納部12,検索部13および配
置可否判断部14を有して構成されている。
の配線状態を記憶するものであり、配線パターン情報格
納部12は、セル内の配線パターンを記憶するものであ
り、検索部13は、既配線情報格納部11の既配線の配
線状態および配線パターン情報格納部12のセル内の配
線パターンに基づいて、セルの配置先を検索するもので
ある。
3によりセルの配置先を検索する際に、既配線情報格納
部11の既配線の配線状態および配線パターン情報格納
部12のセル内の配線パターンに基づいてセルの配置先
でのセル内の配線パターンと既配線との重畳状態を判断
し、セル内の配線パターンと既配線とが同一配線層で重
畳しない場合に、その配置先へのセルの配置を許可する
ものである。なお、この配置可否判断部14としての機
能を、検索部13が有するように構成してもよい。
報格納部11の既配線の配線状態および配線パターン情
報格納部12のセル内の配線パターンに基づいて、基本
セルサイズに対応するサイト単位毎に、既配線の配線層
およびセル内で使用する配線層をそれぞれ算出するサイ
ト別配線情報計算部をそなえ、配置可否判断14が、そ
のサイト別配線情報計算部により算出されたサイト単位
の配線層に基づいて、セル内の配線パターンと既配線と
の同一配線層での重畳状態をサイト単位毎に判断するよ
うに構成してもよい(請求項7)。
よりも上方側もしくは下方側にのみ配線されている場
合、サイト別配線情報計算部が、サイト単位毎に、セル
内で使用する配線層の最上層もしくは最下層を代表配線
層として算出し、配置可否判断部14が、サイト別配線
情報計算部により算出されたセルについての代表配線層
と既配線の配線層とに基づいて、セル内の配線パターン
と既配線との同一配線層での重畳状態を判断するように
構成してもよい(請求項8)。
1層〜第n層(nは自然数)のうち、最上層または最下
層の第n層に配線されている場合、サイト別配線情報計
算部が、サイト単位毎に、セル内で使用する配線層の最
上層または最下層が何番目の層であるかを数値xとして
算出し代表配線層の情報としてセル内パターン情報記憶
部に記憶させるとともに、既配線が存在するサイト単位
についてはnを、既配線が存在しないサイト単位につい
てはn+1を数値yとして算出して既配線情報記憶部に
記憶させ、配置可否判断部14が、サイト単位毎に、セ
ル内パターン情報記憶部の数値xと既配線情報記憶部の
数値yとを比較し、セルの配置先において、セルの全て
のサイト単位の数値xが、対応するサイト単位の数値y
よりも小さい場合、代表配線層と既配線の配線層とが重
畳しないものと判断するように構成してもよい(請求項
9)。
にセルを配置した場合における配線の混雑度を既配線も
加味しながらコストとして算出するコスト計算部と、こ
のコスト計算部により算出されたコストが低下する場合
にのみその配置先へのセルの移動を許可する、もしく
は、シミュレーティッド・アニーリング法で該コストを
移動条件に用いた時にその移動条件を満たす場合に該セ
ルの移動を許可するセル移動可否判断部とをそなえて構
成してもよい(請求項10)。
装置10では、検索部13によりセルの配置先を検索す
る際に、配置可否判断部14により、既配線情報格納部
11の既配線の配線状態および配線パターン情報格納部
12のセル内の配線パターンに基づいてセルの配置先で
のセル内の配線パターンと既配線との重畳状態が判断さ
れ、セル内の配線パターンと既配線とが同一配線層で重
畳しない場合に、その配置先へのセルの配置が許可され
る。
が同一配線層で重畳しない限り、既配線と重なる位置へ
セルを配置することが可能になる。つまり、バルク電源
配線やクロック信号配線等の既配線が使用していない配
線層を認識し、その配線層のみを使用しているセルを、
既配線と重なる位置に配置でき、チップ上において、よ
り多くのセル配置領域を確保することができる(請求項
1,6)。
基本セルサイズに対応するサイト単位毎に、セル内の配
線パターンと既配線との同一配線層での重畳状態を判断
することにより、その重畳状態に基づくセル配置の許可
/不許可の判断処理を簡略化することができる(請求項
2,7)。また、既配線が複数の配線層のうち所定層よ
りも上方側もしくは下方側にのみ配線されている場合、
サイト別配線情報計算部により、サイト単位毎に、セル
内で使用する配線層の最上層もしくは最下層を代表配線
層として算出し、配置可否判断部14において、その代
表配線層と既配線の配線層とに基づいて、セル内の配線
パターンと既配線との同一配線層での重畳状態を判断す
ることにより、その重畳状態に基づくセル配置の許可/
不許可の判断処理を容易に行なうことができる(請求項
3,8)。
1層〜第n層のうち最上層または最下層の第n層に配線
されている場合、サイト単位毎に、セル内で使用する配
線層の最上層または最下層の位置を示す数値xと既配線
について算出した数値y(nまたはn+1)とを比較す
るだけで、代表配線層と既配線の配線層との重畳状態を
判断することができ、その重畳状態に基づくセル配置の
許可/不許可の判断処理をより容易に行なえるようにな
る(請求項4,9)。
を既配線も加味しながらコストとして算出し、セル移動
可否判断部により、そのコストが低下する場合にのみセ
ルの移動を許可することで、もしくは、シミュレーティ
ッド・アニーリング法のセル移動条件にそのコストを用
いた時にその移動条件を満たす場合にのみセルの移動を
許可することで、実配線に、より近い配線を認識しなが
ら、セルの配置状態の最適化(セル移動による配置改
善)を行なうことができる(請求項5,10)。
施の形態を説明する。図2は本発明の一実施形態として
のセル配置装置の構成を示すブロック図であり、この図
2に示すように、本実施形態のセル配置装置20は、複
数の配線層(本実施形態では3層)を有するLSI(集
積回路)を設計すべく、セル配置前に配線されたバルク
電源配線1(図7,図13参照;既配線)が存在する状
態でセル2(2A,2B;図3〜図5,図14参照)を
配置するためのもので、情報格納部21,サイト別配線
情報計算部24,記憶部25およびセル配置処理部30
を有して構成されている。なお、サイト別配線情報計算
部24,記憶部25およびセル配置処理部30は、実際
には、パーソナルコンピュータ等の端末装置によって機
能的に実現される部分である。
報を格納したデータベースとして構成されるもので、電
源配線情報格納部(既配線情報格納部)22およびライ
ブラリセル内配線パターン情報格納部(配線パターン情
報格納部)23を有している。電源配線情報格納部22
は、バルク電源配線1の配線状態(配線層や配線領域な
どについての情報)を記憶するものであり、ライブラリ
セル内配線パターン情報格納部23は、LSI設計に用
いられる複数種類のセル(ライブラリセル)について各
セル内での配線パターンに関する情報(配線層や配線位
置等)を記憶するものである。
情報格納部22のバルク電源配線1の配線状態およびラ
イブラリセル内配線パターン情報格納部23のセル2内
の配線パターンに基づいて、基本セルサイズに対応する
サイト単位毎に、バルク電源配線1の配線層および各セ
ル2(2A,2B)内で使用する配線層をそれぞれ算出
するものである。
の配線層(第1層〜第3層)のうち最上層である第3層
に配線されるものとし、サイト別配線情報計算部24
は、サイト単位毎に、各セル2(2A,2B)内で使用
する配線層の最上層が何番目の層であるかを算出し代表
配線層の情報(数値x;図3〜図6にて後述)としてセ
ル内パターン情報記憶部26に記憶させるとともに、バ
ルク電源配線1が存在するサイト単位についてはバルク
電源配線1の配線層である3を、バルク電源配線1が存
在しないサイト単位については総配線層数に1を加えた
値つまり3+1=4を算出し電源配線情報(数値y;図
7,図8にて後述)として電源配線情報記憶部27に記
憶させている。
26,電源配線情報記憶部(既配線情報記憶部)27,
セル配置情報記憶部28およびコスト情報記憶部29を
有している。セル内パターン情報記憶部26は、前述の
ごとくサイト別配線情報計算部24により算出された代
表配線層の情報(数値x)をサイト単位毎に記憶するも
のであり、電源配線情報記憶部27は、前述のごとくサ
イト別配線情報計算部24により算出された電源配線情
報(数値y)をサイト単位毎に記憶するものである。
るセル配置処理部30により決定された各セル2(2
A,2B)の配置先に関する情報(配置位置)を記憶す
るものであり、コスト情報記憶部29は、後述するコス
ト計算部33で算出されたコストを記憶するものであ
る。セル配置処理部30は、記憶部25に記憶されてい
る各種情報に基づいて、セル2(2A,2B)の配置処
理を行なうもので、セル配置先検索部(検索部)31,
コスト計算部33およびセル移動処理部35を有して構
成されている。
情報記憶部26および電源配線情報記憶部27の情報に
基づいて、各セル2(2A,2B)の配置先(移動先)
の候補を検索するものである。このセル配置先検索部3
1は、図12を参照しながら後述するように、セル2
(2A,2B)の初期配置時(図12のステップ2参
照)には、各セル2(2A,2B)の配置先を検索して
ランダムに決める一方、各セル2(2A,2B)の配置
状態を最適化すべく配置改善を行なう際には各セル2
(2A,2B)の移動先(配置先)を正規分布等に基づ
いて検索して選択(図12のステップS5参照)するも
のである。
1には、配置可否判断部32が含まれている。この配置
可否判断部32は、セル配置先検索部31により各セル
2(2A,2B)の配置先を検索して選択する際に、セ
ル内パターン情報記憶部26および電源配線情報記憶部
27の情報に基づいて、検索したセル配置先候補におい
てバルク電源配線1と各セル2(2A,2B)の配線パ
ターン3とが重ならないかどうかを判断し、重ならない
場合に、その配置先へのセル2(2A,2B)の配置を
許可するものである。
2では、図9および図10を参照しながら後述するごと
く、サイト単位毎に、セル内パターン情報記憶部26の
数値xと既配線情報記憶部27の数値yとを比較し、セ
ル2(2A,2B)の配置先において、セル2(2A,
2B)の全てのサイト単位の数値xが、対応するサイト
単位の数値yよりも小さい場合、セル2(2A,2B)
内の配線パターン3とバルク電源配線1とが重畳しない
ものと判断している。なお、本実施形態では、配置可否
判断部32を、セル配置先検索部31に含めているが、
外付けでセル配置先検索部31に付設してもよい。
1で選択された配置先にセル2(2A,2B)を移動し
た場合のコスト計算を行なうもので、配線混雑コスト計
算部34を含んでいる。この配線混雑コスト計算部34
は、セル配置先検索部31で選択された配置先にセル2
(2A,2B)を移動した場合における、そのセル2
(2A,2B)と他のセルとの相互間を結ぶ配線の混雑
度を、バルク電源配線1も加味しながらコストとして算
出するもので、本実施形態では、図11を参照しながら
後述するごとく、バルク電源配線1によって潰される配
線グリッドの本数を配線混雑度のコストに追加して計算
している。
B)を、セル配置先検索部31で選択された配置先に移
動させる処理を行なうもので、セル移動可否判断部36
を有している。このセル移動可否判断部36は、コスト
計算部33により算出されたコストに基づいて、セル2
(2A,2B)を、セル配置先検索部31で選択された
配置先に移動するか否かを判断するもので、判断対象の
セル2(2A,2B)について前回算出されたコストを
コスト情報記憶部29から読み出し、その前回のコスト
とコスト計算部33により算出された今回のコストとを
比較し、今回のコストが前回のコストよりも低下する場
合にのみ、その配置先(移動先)へのセル2(2A,2
B)の移動を許可するものである。なお、コスト計算部
33により算出されたコストは、シミュレーティッド・
アニーリング法(simulated annealing;焼きなまし
法)等のセル2の移動条件のためのコストとしても使用
することができる。
された場合には、セル移動処理部35によるセル移動処
理が実行されるとともに、今回算出されたコストがコス
ト情報記憶部29に書き込まれる一方、セル移動可否判
断部36により移動が許可されなかった場合には、セル
移動処理部35はセル移動処理を行なわないようになっ
ている。
のセル配置装置10による基本的なセル配置動作につい
て、図12に示すフローチャート(ステップS1〜S1
2)と図3〜図11とを参照しながら説明する。まず、
データベースである情報格納部21の電源配線情報格納
部22およびライブラリセル内配線パターン情報格納部
23から、バルク電源配線1についての配線情報とライ
ブラリセル2内の配線パターン情報とを読み込む。
いて、サイト単位毎に、各セル2(2A,2B)内で使
用する配線層の最上層が何番目の層であるかを算出する
とともに、バルク電源配線1が存在する層の最下層が何
番目の層であるかを算出する。本実施形態では、前述し
たように、バルク電源配線1は最上層(第3層)に存在
するものとしているので、サイト別配線情報計算部24
によって算出される、バルク電源配線1が存在する層の
最下層は、常に、第3層になる。
ている層が第何層であるかを算出してから、各セル2
(2A,2B)について算出された層数(数値x)を、
基本セル(サイト単位)毎にセル内パターン情報記憶部
26に代表配線層の情報として記憶するとともに、バル
ク電源配線1について算出された層数(数値y)を、下
地サイトのサイト単位毎に電源配線情報として電源配線
情報記憶部27に記憶する。
て、バルク電源配線1が存在するサイト単位について
は、そのバルク電源配線1が配線される最下層の層数
(本実施形態では3)を記録し、バルク電源配線1が存
在しないサイト単位については、そのチップの配線層の
総数に1を加算した値(本実施形態では4)を記録す
る。また、セル内パターン情報記憶部26において、配
線パターン3が存在するサイト単位(基本セル)につい
ては、その配線パターン3が配線される最上層の層数
(1〜3)を記録し、配線パターン3が存在しないサイ
ト単位(基本セル)については、0を記録する(以上、
図12のステップS1)。
配線1のより具体的な例について、図3〜図8を参照し
ながら説明する。図3(a)および図3(b)は、それ
ぞれセル2A,2B内における配線パターン3の例を模
式的に示す斜視図で、セル2Aは、図3(a)に示すよ
うに、第1層および第2層に配線パターン3を有し、セ
ル2Bは、図3(b)に示すように、第1層〜第3層の
いずれにも配線パターン3を有している。なお、図3
(a)および図3(b)の下方に示す、一つの格子のサ
イズが基本セルのサイズであり、一つの格子がサイト単
位である。
すセル2A,2Bのそれぞれについて、配線パターン3
の配線層情報をサイト単位毎に簡略化/明確化した結果
を図4(a),図4(b)および図5(a),図5
(b)に示す。つまり、図4(a)および図4(b)で
は、セル2A,2Bにおける各配線層のサイト単位毎
に、配線パターン3の有無を三次元的に明確化してお
り、また、図5(a)および図5(b)では、セル2
A,2Bの各配線層のサイト単位に、配線パターン3の
最上層が第1層〜第3層のいずれであるかを二次元的に
明確化している。なお、図4(a)および図4(b)に
示す1つの区画や、図5(a)および図5(b)に示す
一つの格子が、基本セルに対応するサイト単位である。
5(a),図5(b)にそれぞれ示すようなセル2A,
2Bについては、サイト別配線情報計算部24により、
図6(a)および図6(b)に示すような数値(配線パ
ターン3の最上層を示す値)が代表配線層の情報として
サイト単位(基本セル)毎に算出され、その数値がセル
内パターン情報記憶部26に記憶される。つまり、図6
(a)に示すようにセル2Aについては0〜2の値が、
図6(b)に示すようにセル2Bについては0〜3の値
がサイト単位毎に記憶される。配線パターン3が存在し
ないサイト単位には、前述した通り、0が設定される。
示す平面図であり、この図7に示すように、本実施形態
では、バルク電源配線1が第3層に配線されている。な
お、図7に示す一つの格子がサイト単位であり、この図
7に示すように、バルク電源配線1は、セル2(2A,
2B)と異なり、サイト単位の枠に沿うことなく任意の
位置に配線される。
1については、サイト別配線情報計算部24により、図
8に示すような数値(バルク電源配線1の使用している
配線層の最下層を示す値)が電源配線情報としてサイト
単位毎に算出され、その数値が電源配線情報記憶部27
に記憶される。バルク電源配線1が存在しないサイト単
位には、前述した通り、総配線層数に1を加えた値4が
設定される。なお、図8においても、一つの格子が基本
セルに対応するサイト単位である。
情報を算出してセル内パターン情報記憶部26および電
源配線情報記憶部27に記憶させた後(図12のステッ
プS1)、セル配置処理部30により、セル2A,2B
の初期配置を行なう(図12のステップ2)。このと
き、各セル2(2A,2B)の配置先は、セル配置先検
索部31により検索されランダムに決定される。従来、
セル配置時には、バルク電源配線1が通過している全領
域にセル配置禁止が発生されていたが、本実施形態で
は、セル配置禁止は一切発生されていない。
部31による配置先の検索時に、その配置先にセル2
A,2Bを配置できるかどうかを、セル内パターン情報
記憶部26および電源配線情報記憶部27の情報に基づ
いて配置可否判断部32により判断する。つまり、セル
2A,2Bを置こうとする下地サイトのサイト単位に記
憶されたバルク電源配線1の最下層(第3層)が、ライ
ブラリセル2A,2Bの該当するサイトで使用される最
上層よりも上である場合に、その配置先へのセル配置を
許容する一方、下である場合には不許可としている。
て、図3〜図6にて前述したセル2A,2Bを図7およ
び図8に示したバルク電源配線1の周辺に配置する場合
を例に、図9および図10を参照しながら説明する。図
9に示すように、セル2A,2Bを、バルク電源配線1
(数値3の領域)が通過する領域に重なるように配置す
る場合、セル2Aの各サイト単位についての配線層の数
値(層数)0〜2は、いずれも、下地サイトにおける該
当するサイト単位の数値3よりも小さい。つまり、図1
0に示すように、セル2A内の配線パターン3はバルク
電源配線1と重なりあってショートすることがないの
で、セル2Aを図9および図10に示す配置先へ配置す
ることは可能であり、その配置は配置可否判断部32に
よって許可される。
2つのサイト単位の数値(層数)3が、下地サイトにお
ける数値3と一致している。つまり、図10に示すよう
に、セル2B内の配線パターン3とバルク電源配線1と
が同一配線層(第3層)で重畳し、ショートを起こすこ
とになるので、セル2Bを図9および図10に示す配置
先へ配置することはできず、その配置は配置可否判断部
32によって不許可となる。この場合、セル配置先検索
部31により、セル2Bの配置先を再度検索し直すこと
になる。
初期配置を行なった後(図12のステップS2)、その
初期配置状態でコスト計算部33によりコスト計算を行
ない、その計算結果をコスト情報記憶部29に初期値と
して記憶させ(コストの初期化;図12のステップS
3)、初期配置された各セル2(2A,2B)に対する
配置改善処理(図12のステップS4〜S11)を行な
う。
配置されたセル2(2A,2B)の中からセル2(2
A,2B)を一つ選択し(図12のステップS4)、そ
の移動先(配置先)を正規分布等に基づいて適当に選択
する(図12のステップS5)。このときも図9および
図10にて前述した手法と同様にして、配置可否判断部
32により、移動先候補へセル2(2A,2B)を移動
して配置できるか否かを判断し、移動可能な候補が選択
されるまで、移動先の検索を行なう。
と、コスト計算部33で、選択された移動先にセル2
(2A,2B)を配置した場合におけるコストを算出す
る(ステップS6)。このとき、本実施形態では、コス
ト計算部33における配線混雑コスト計算部34によ
り、配線の混雑度を、バルク電源配線1も加味しながら
コストとして算出する。
て説明すると、本実施形態では、バルク電源配線1によ
って潰される配線グリッドの本数を数えたものを、電源
配線情報として、予め電源配線情報記憶部27に記憶さ
せておく。そして、配線混雑コスト計算部34により、
バルク電源配線1によって潰される配線グリッドの本数
と、セル2を配置した時のそのセル2内の配線パターン
3によって潰される配線グリッド数と、仮配線として見
積もられた配線数との合計に基づいて、等間隔に区切っ
たメッシュ(図11の格子参照;このメッシュはサイト
単位よりも大きく設定されている)の境界上での通過配
線数を算出し、その通過配線数とメッシュ境界上での可
能配線数との差分にコストを与える。
される配線グリッド数をコスト計算に加えることによっ
て与えられる、セル2(2a〜2c)の配置位置に関す
る影響が表されている。チップを例えば50グリッドず
つの領域(メッシュ)に区切り、一区間全体をバルク電
源配線1に覆われた部分のコストを大、およそ半分にあ
たる20グリッド分をバルク電源配線1に覆われた部分
のコストを中、バルク電源配線1の通らない部分のコス
トを小として、セル2a,2b,2cを、それぞれ配置
することを考える。
スト中の領域、セル2cをコスト小の領域に置くとする
と、セル2cを配置できる可能性が最も高く、ついでセ
ル2b、セル2aを配置できる可能性が最も低くなる。
このことから、バルク電源配線1が配線される領域に余
り多くのセル2が偏ることはなく、配線性を十分に考慮
したセル配置結果が得られることが分かる。
ストを大きくすることにより、セル2(2a〜2c)
は、コストの小さい、バルク電源配線1の無い箇所に配
置される可能性を増し、セル2の配置の偏りを抑えるこ
とができる。さて、移動先でのコストが算出されると、
セル移動処理部35のセル移動可否判断部36により、
コスト計算部33により算出されたコストがセル2の移
動の前後で低下すると判断された場合(図12のステッ
プS7でYES判定;もしくはシミュレーティッド・ア
ニーリング法等でセル2の移動条件を満たした場合)、
その移動先へのセル2の移動を許容され、セル移動処理
部35によってその移動先へセル2を移動させ(図12
のステップS8)、新たなコストの更新、即ちコスト情
報記憶部29への書込が行なわれる(図12のステップ
S9)。
トがセル2の移動の前後で低下しないと判断された場合
(図12のステップS7でNO判定;もしくはシミュレ
ーティッド・アニーリング法等でセル2の移動条件を満
たさなかった場合)、その移動先へのセル2の移動は行
なわない(図12のステップS10)。そして、セル配
置処理部30では、セル配置が十分に改善されたか否か
を判断し(図12のステップS11)、未だ十分でない
場合(NO判定の場合)にはステップS4に戻って同様
の処理を繰り返し行なう一方、十分に改善された場合
(YES判定の場合)には、セル2の配置結果データの
書き出しを行なって(図12のステップS12)、処理
を終了する。
線とみなして配線混雑度のコストに反映させることによ
り、実配線に、より近い配線を認識しながら、セル2の
配置状態の最適化(セル移動による配置改善)を行なう
ことができる。つまり、バルク電源配線1が通過する領
域では、その周辺の配線混雑コストが、他の箇所よりも
大きくなり、セル2がバルク電源配線1の周辺に集まり
すぎることはなく、適度な配線領域を確保することがで
きる。
セル配置装置10によれば、バルク電源配線1の位置と
各セル2内の配線パターン3の配線層とを認識し、セル
2内の配線パターン3がバルク電源配線1とショートし
ないように考慮しながらセル2の配置処理を行なうこと
ができるので、バルク電源配線1のために従来は使用で
きなかった領域を効率よく利用し、しかも配線性の高い
配置結果を、処理時間の増大を招くことなく得ることが
可能となる。即ち、セル配置領域を確保でき、より多く
のセル2を一つのチップ上に効率よく搭載できるので、
LSI等の集積回路の高密度化および多機能化の実現に
大きく寄与することになる。
ルク電源配線1である場合について説明したが、本発明
は、これに限定されるものではなく、バルク電源配線1
のみならず、例えばクロックツリー(クロック信号配
線)等の優先配線を考慮したセル配置に適用することも
可能であり、この場合も、上述した実施形態と同様の作
用効果を得ることができる。
配線パターン3とバルク電源配線1とがショートしない
ように考慮しながらセル2の配置を行なう場合について
説明したが、上述した実施形態と同様にして、複数のセ
ル2内の配線パターン3がショートしないように考慮し
ながら、これらの複数のセル2を部分的に重畳させて配
置することにより、さらに効率の良いセル配置を実現す
ることも可能である。
総数が3である場合について説明したが、本発明は、こ
れに限定れるものではなく、その数は2であっても4以
上であってもよい。そして、本発明は上述した実施形態
に限定されるものではなく、本発明とその趣旨を逸脱し
ない範囲で種々変形して実施することができる。
におけるセル配置方法および装置によれば、以下のよう
な効果ないし利点を得ることができる。 (1)バルク電源配線やクロック信号配線等の既配線が
使用していない配線層を認識し、その配線層のみを使用
しているセルを、既配線と重なる位置に配置できるの
で、従来は使用できなかった既配線と重なる領域を利用
することが可能になり、セル配置領域を確保でき、より
多くのセルを一つのチップ上に効率よく搭載できるの
で、集積回路の高密度化かつ多機能化に寄与するところ
が大きい(請求項1,6)。
位毎に、セル内の配線パターンと既配線との同一配線層
での重畳状態を判断することにより、セル配置の許可/
不許可の判断処理を簡略化でき、処理時間の増大を招く
ことなく、セルの高密度配置を行なうことができる(請
求項2,7)。 (3)既配線が複数の配線層のうち所定層よりも上方側
もしくは下方側にのみ配線されている場合、サイト単位
毎に、セル内で使用する配線層の最上層もしくは最下層
を代表配線層として算出し、その代表配線層と既配線の
配線層とに基づいて、セル内の配線パターンと既配線と
の同一配線層での重畳状態を判断することにより、その
重畳状態に基づくセル配置の許可/不許可の判断処理を
容易に且つ短時間で行なうことができる(請求項3,
8)。
されている場合、サイト単位毎に、セル内で使用する配
線層の最上層の位置を示す数値xと既配線について算出
した数値yとを比較するだけで、代表配線層と既配線の
配線層との重畳状態を判断することができるので、その
重畳状態に基づくセル配置の許可/不許可の判断処理を
極めて容易に且つ短時間で行なうことができる(請求項
4,9)。
らコストとして算出することで、実配線に、より近い配
線を認識しながら、セルの配置状態の最適化を行なえ、
配線性の高い配置結果を得ることができる(請求項5,
10)。
成を示すブロック図である。
ンの例を模式的に示す斜視図である。
3(b)に示すセルの配線パターンを簡略化した結果を
模式的に示す斜視図である。
3(b)に示すセルの配線パターンを簡略化した結果を
模式的に示す平面図である。
3(b)に示すセルの配線パターンについて代表配線層
を算出した結果を示す図である。
毎に算出されたバルク電源配線情報(既配線情報)を説
明するための図である。
を説明するための図である。
重畳状態を示す模式的な斜視図である。
するための図である。
ためのフローチャートである。
である。
セル) 3 配線パターン 10 セル配置装置 11 既配線情報格納部 12 配線パターン情報格納部 13 検索部 14 配置可否判断部 20 セル配置装置 21 情報格納部 22 電源配線情報格納部(既配線情報格納部) 23 ライブラリセル内配線パターン情報格納部(配線
パターン情報格納部) 24 サイト別配線情報計算部 25 記憶部 26 セル内パターン情報記憶部 27 電源配線情報記憶部(既配線情報記憶部) 28 セル配置情報記憶部 29 コスト情報記憶部 30 セル配置処理部 31 セル配置先検索部(検索部) 32 配置可否判断部 33 コスト計算部 34 配線混雑コスト計算部 35 セル移動処理部 36 セル移動可否判断部
Claims (10)
- 【請求項1】 複数の配線層を有する集積回路を設計す
べく、セル配置前に配線された既配線が存在する状態で
セルを配置する際に、 該セル内の配線パターンと該既配線とが同一配線層で重
畳しない限り、該セルの、該既配線と重なる位置への配
置を許容することを特徴とする、集積回路におけるセル
配置方法。 - 【請求項2】 該セル内の配線パターンと該既配線との
同一配線層での重畳状態を、基本セルサイズに対応する
サイト単位毎に判断することを特徴とする、請求項1記
載の集積回路におけるセル配置方法。 - 【請求項3】 該既配線が該複数の配線層のうち所定層
よりも上方側もしくは下方側にのみ配線されている場
合、 該サイト単位毎に、該セル内で使用する配線層の最上層
もしくは最下層を代表配線層とし、 該代表配線層と該既配線の配線層とに基づいて、該セル
内の配線パターンと該既配線との同一配線層での重畳状
態を判断することを特徴とする、請求項2記載の集積回
路におけるセル配置方法。 - 【請求項4】 該既配線が、該複数の配線層である第1
層〜第n層(nは自然数)のうち、最上層または最下層
の第n層に配線されている場合、 該サイト単位毎に、該セル内で使用する配線層の最上層
または最下層が何番目の層であるかを数値xとして算出
するとともに、 該既配線が存在するサイト単位についてはnを、該既配
線が存在しないサイト単位についてはn+1を数値yと
して算出し、 該サイト単位毎に該数値xと該数値yとを比較し、該セ
ルの配置先において、該セルの全てのサイト単位の該数
値xが、対応するサイト単位の該数値yよりも小さい場
合、該代表配線層と該既配線の配線層とが重畳しないも
のと判断することを特徴とする、請求項3記載の集積回
路におけるセル配置方法。 - 【請求項5】 該セルの配置状態を最適化すべく、配線
の混雑度をコストとして見積もる際に、該セルの相互間
を結ぶ配線とともに該既配線も加味して該コストを算出
することを特徴とする、請求項1記載の集積回路におけ
るセル配置方法。 - 【請求項6】 複数の配線層を有する集積回路を設計す
べく、セル配置前に配線された既配線が存在する状態で
セルを配置するための装置であって、 該既配線の配線状態を記憶する既配線情報格納部と、 該セル内の配線パターンを記憶する配線パターン情報格
納部と、 該既配線情報格納部の該既配線の配線状態および該配線
パターン情報格納部の該セル内の配線パターンに基づい
て、該セルの配置先を検索する検索部と、 該検索部により該セルの配置先を検索する際に、該既配
線情報格納部の該既配線の配線状態および該配線パター
ン情報格納部の該セル内の配線パターンに基づいて該セ
ルの配置先での該セル内の配線パターンと該既配線との
重畳状態を判断し、該セル内の配線パターンと該既配線
とが同一配線層で重畳しない場合に該配置先への該セル
の配置を許可する配置可否判断部とをそなえたことを特
徴とする、集積回路におけるセル配置装置。 - 【請求項7】 該既配線情報格納部の該既配線の配線状
態および該配線パターン情報格納部の該セル内の配線パ
ターンに基づいて、基本セルサイズに対応するサイト単
位毎に、該既配線の配線層および該セル内で使用する配
線層をそれぞれ算出するサイト別配線情報計算部をそな
え、 該配置可否判断が、該サイト別配線情報計算部により算
出された該サイト単位の配線層に基づいて、該セル内の
配線パターンと該既配線との同一配線層での重畳状態を
該サイト単位毎に判断することを特徴とする、請求項6
記載の集積回路におけるセル配置装置。 - 【請求項8】 該既配線が該複数の配線層のうち所定層
よりも上方側もしくは下方側にのみ配線されている場
合、 該サイト別配線情報計算部が、該サイト単位毎に、該セ
ル内で使用する配線層の最上層もしくは最下層を代表配
線層として算出し、 該配置可否判断部が、該サイト別配線情報計算部により
算出された該セルについての該代表配線層と該既配線の
配線層とに基づいて、該セル内の配線パターンと該既配
線との同一配線層での重畳状態を判断することを特徴と
する、請求項7記載の集積回路におけるセル配置装置。 - 【請求項9】 該既配線が、該複数の配線層である第1
層〜第n層(nは自然数)のうち、最上層または最下層
の第n層に配線されている場合、 該サイト別配線情報計算部が、該サイト単位毎に、該セ
ル内で使用する配線層の最上層または最下層が何番目の
層であるかを数値xとして算出し該代表配線層の情報と
してセル内パターン情報記憶部に記憶させるとともに、
該既配線が存在するサイト単位についてはnを、該既配
線が存在しないサイト単位についてはn+1を数値yと
して算出して既配線情報記憶部に記憶させ、 該配置可否判断部が、該サイト単位毎に、該セル内パタ
ーン情報記憶部の該数値xと該既配線情報記憶部の該数
値yとを比較し、該セルの配置先において、該セルの全
てのサイト単位の該数値xが、対応するサイト単位の該
数値yよりも小さい場合、該代表配線層と該既配線の配
線層とが重畳しないものと判断することを特徴とする、
請求項8記載の集積回路におけるセル配置装置。 - 【請求項10】 該検索部により検索された配置先に該
セルを配置した場合における配線の混雑度を、該既配線
も加味しながらコストとして算出するコスト計算部と、 該コスト計算部により算出された該コストが低下する場
合にのみ該配置先への該セルの移動を許可する、もしく
は、シミュレーティッド・アニーリング法で該コストを
移動条件に用いた時にその移動条件を満たす場合に該セ
ルの移動を許可するセル移動可否判断部とをそなえたこ
とを特徴とする、請求項6記載の集積回路におけるセル
配置装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06694497A JP3285134B2 (ja) | 1997-03-19 | 1997-03-19 | 集積回路におけるセル配置方法および装置 |
US08/953,749 US6182271B1 (en) | 1997-03-19 | 1997-10-17 | Cell placement method and apparatus for integrated circuit and storage medium having cell placement program for integrated circuit stored thereon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06694497A JP3285134B2 (ja) | 1997-03-19 | 1997-03-19 | 集積回路におけるセル配置方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10261719A JPH10261719A (ja) | 1998-09-29 |
JP3285134B2 true JP3285134B2 (ja) | 2002-05-27 |
Family
ID=13330639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06694497A Expired - Fee Related JP3285134B2 (ja) | 1997-03-19 | 1997-03-19 | 集積回路におけるセル配置方法および装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6182271B1 (ja) |
JP (1) | JP3285134B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6415425B1 (en) * | 1999-03-04 | 2002-07-02 | Xilinx, Inc. | Method for analytical placement of cells using density surface representations |
JP4363716B2 (ja) * | 1999-06-25 | 2009-11-11 | 株式会社東芝 | Lsiの配線構造の設計方法 |
US6745379B2 (en) * | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
US6823499B1 (en) * | 2001-09-18 | 2004-11-23 | Lsi Logic Corporation | Method for designing application specific integrated circuit structure |
US7013445B1 (en) * | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
US7506295B1 (en) | 2002-12-31 | 2009-03-17 | Cadence Design Systems, Inc. | Non manhattan floor plan architecture for integrated circuits |
US20040205685A1 (en) * | 2003-04-14 | 2004-10-14 | Kawasaki Microelectronics, Inc. | Routing method using a CAD tool |
US7002191B2 (en) * | 2003-12-26 | 2006-02-21 | Lsi Logic Corporation | Single layer configurable logic |
US20060053403A1 (en) * | 2004-09-09 | 2006-03-09 | Cowan Christopher R | System and method for routing clock signals from a clock trunk |
JP2006173191A (ja) | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線混雑度推定方法 |
US7225421B2 (en) * | 2005-01-28 | 2007-05-29 | International Business Machines Corporation | Clock tree distribution generation by determining allowed placement regions for clocked elements |
US20070033562A1 (en) * | 2005-08-05 | 2007-02-08 | International Business Machines Corporation | Integrated circuit power distribution layout with sliding grids |
US7454721B2 (en) * | 2006-02-27 | 2008-11-18 | International Business Machines Corporation | Method, apparatus and computer program product for optimizing an integrated circuit layout |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2938955B2 (ja) * | 1990-10-02 | 1999-08-25 | 株式会社日立製作所 | 半導体集積装置の配線方法 |
US5303161A (en) * | 1990-12-10 | 1994-04-12 | Hughes Aircraft Company | Technology independent integrated circuit mask artwork generator |
JPH0513577A (ja) * | 1991-06-28 | 1993-01-22 | Nec Corp | 半導体集積回路配線方式 |
JPH0582642A (ja) | 1991-09-20 | 1993-04-02 | Nec Corp | 半導体集積回路 |
JP3299842B2 (ja) * | 1994-05-19 | 2002-07-08 | 富士通株式会社 | 半導体集積回路の配置配線方法および装置 |
JP3335250B2 (ja) * | 1994-05-27 | 2002-10-15 | 株式会社東芝 | 半導体集積回路の配線方法 |
JP3227056B2 (ja) * | 1994-06-14 | 2001-11-12 | 富士通株式会社 | 図形処理方法及び図形処理装置 |
JP3571369B2 (ja) * | 1994-06-16 | 2004-09-29 | 富士通株式会社 | 配線設計装置 |
JPH09246391A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 配線設計方法および配線設計装置 |
JP2858566B2 (ja) * | 1996-08-15 | 1999-02-17 | 日本電気株式会社 | 自動配線方法 |
US5831870A (en) * | 1996-10-07 | 1998-11-03 | International Business Machines Corporation | Method and system for characterizing interconnect data within an integrated circuit for facilitating parasitic capacitance estimation |
US6006024A (en) * | 1996-11-01 | 1999-12-21 | Motorola, Inc. | Method of routing an integrated circuit |
US6002857A (en) * | 1996-11-14 | 1999-12-14 | Avant! Corporation | Symbolic constraint-based system for preroute reconstruction following floorplan incrementing |
-
1997
- 1997-03-19 JP JP06694497A patent/JP3285134B2/ja not_active Expired - Fee Related
- 1997-10-17 US US08/953,749 patent/US6182271B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10261719A (ja) | 1998-09-29 |
US6182271B1 (en) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3285134B2 (ja) | 集積回路におけるセル配置方法および装置 | |
US8327300B2 (en) | Place and route tool that incorporates a metal-fill mechanism | |
US20070234265A1 (en) | Method, System, and Article of Manufacture for Implementing Metal-Fill With Power or Ground Connection | |
US20040040007A1 (en) | Method for eliminating routing congestion in an IC layout | |
US6951007B2 (en) | Wire layout design apparatus and method for integrated circuits | |
JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
US20030023938A1 (en) | LSI layout method and apparatus for cell arrangement in which timing is prioritized | |
US6532581B1 (en) | Method for designing layout of semiconductor device, storage medium having stored thereon program for executing the layout designing method, and semiconductor device | |
US20060064653A1 (en) | Automatic layout yield improvement tool for replacing vias with redundant vias through novel geotopological layout in post-layout optimization | |
US7032190B2 (en) | Integrated circuits, and design and manufacture thereof | |
US20040098688A1 (en) | Method, system, and article of manufacture for implementing long wire metal-fill | |
US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
US6892370B2 (en) | Computerized standard cell library for designing integrated circuits (ICs) with high metal layer intra cell signal wiring, and ICs including same | |
US6567966B2 (en) | Interweaved integrated circuit interconnects | |
US20100233877A1 (en) | Method of disposing dummy pattern | |
US6880143B1 (en) | Method for eliminating via blocking in an IC design | |
US20060236283A1 (en) | Method of designing layout of semiconductor integrated circuit and apparatus for doing the same | |
KR20040076586A (ko) | 반도체 집적 회로 및 그 설계 방법 | |
US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
US20060129962A1 (en) | Cell builder for different layer stacks | |
JP2002217300A (ja) | セル配置方法 | |
US6925619B2 (en) | IC conductor capacitance estimation method | |
US7363597B2 (en) | System for placing elements of semiconductor integrated circuit, method of placing elements thereon, and program for placing elements | |
JP2980316B1 (ja) | 階層レイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140308 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |