JPH10261719A - 集積回路におけるセル配置方法および装置 - Google Patents
集積回路におけるセル配置方法および装置Info
- Publication number
- JPH10261719A JPH10261719A JP9066944A JP6694497A JPH10261719A JP H10261719 A JPH10261719 A JP H10261719A JP 9066944 A JP9066944 A JP 9066944A JP 6694497 A JP6694497 A JP 6694497A JP H10261719 A JPH10261719 A JP H10261719A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- layer
- unit
- site
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 セルの配置領域を確保しより多くのセルを一
つのチップ上に効率よく搭載できるようにして、高密度
で多機能を有する集積回路の設計を実現する。 【解決手段】 複数の配線層を有する集積回路を設計す
べく、セル配置前に配線された既配線が存在する状態で
セルを配置する際に、セル内の配線パターンと既配線と
が同一配線層で重畳しない限り、そのセルを、既配線と
重なる位置へ配置することを許容するように構成する。
つのチップ上に効率よく搭載できるようにして、高密度
で多機能を有する集積回路の設計を実現する。 【解決手段】 複数の配線層を有する集積回路を設計す
べく、セル配置前に配線された既配線が存在する状態で
セルを配置する際に、セル内の配線パターンと既配線と
が同一配線層で重畳しない限り、そのセルを、既配線と
重なる位置へ配置することを許容するように構成する。
Description
【０００１】 （目次） 発明の属する技術分野 従来の技術（図１３，図１４） 発明が解決しようとする課題 課題を解決するための手段（図１） 発明の実施の形態（図２〜図１４） 発明の効果
【０００２】
【発明の属する技術分野】本発明は、複数の配線層を有
する例えばゲートアレイタイプの集積回路（ＬＳＩ，Ｖ
ＬＳＩ，ＡＳＩＣ等）の設計に際して、セル配置前に配
線されたバルク電源配線やクロック信号配線等の既配線
が存在する状態で、セルをチップ上に配置するための方
法および装置に関する。
する例えばゲートアレイタイプの集積回路（ＬＳＩ，Ｖ
ＬＳＩ，ＡＳＩＣ等）の設計に際して、セル配置前に配
線されたバルク電源配線やクロック信号配線等の既配線
が存在する状態で、セルをチップ上に配置するための方
法および装置に関する。
【０００３】
【従来の技術】集積回路、例えばＡＳＩＣ（Applicatio
n Specific Integrated Circuit:特定用途向き集積回
路）の最も代表的なものとしては、配線専用領域をもた
ない全面素子型のゲートアレイがある。このゲートアレ
イは、複数のトランジスタで構成された基本セル（basi
c cell）を格子状に配列した、トランジスタの製作工程
の済んだマスタウエハを予め準備しておき、金属の配線
接続を変えるだけ所望の機能を実現するものである。
n Specific Integrated Circuit:特定用途向き集積回
路）の最も代表的なものとしては、配線専用領域をもた
ない全面素子型のゲートアレイがある。このゲートアレ
イは、複数のトランジスタで構成された基本セル（basi
c cell）を格子状に配列した、トランジスタの製作工程
の済んだマスタウエハを予め準備しておき、金属の配線
接続を変えるだけ所望の機能を実現するものである。
【０００４】このようなゲートアレイでは、通常、複数
層（３層）の配線層があり、その最上層には、セル配置
前に、バルク電源配線やクロック信号配線等の既配線が
予め配線されている場合がある。図１３に、バルク電源
配線（Ｖdd，Ｖss）１を予め配線した例（平面図）を示
す。また、この図１３におけるＸIV部の拡大図を図１４
に示す。なお、図１４に示す一つの格子のサイズが基本
セルのサイズに対応しており、以下、この格子をサイト
単位と呼ぶ。セルは、必ず、サイト単位の枠に沿った状
態で配置される。
層（３層）の配線層があり、その最上層には、セル配置
前に、バルク電源配線やクロック信号配線等の既配線が
予め配線されている場合がある。図１３に、バルク電源
配線（Ｖdd，Ｖss）１を予め配線した例（平面図）を示
す。また、この図１３におけるＸIV部の拡大図を図１４
に示す。なお、図１４に示す一つの格子のサイズが基本
セルのサイズに対応しており、以下、この格子をサイト
単位と呼ぶ。セルは、必ず、サイト単位の枠に沿った状
態で配置される。
【０００５】図１４に示すように、バルク電源配線（既
配線）１が存在する状態で、セル２を、チップ平面上で
見てバルク電源配線１と重なる位置に配置した場合、セ
ル２内の配線パターン３とバルク電源配線１とが同一配
線層に存在するとショートしてしまう。そこで、このよ
うなショートの発生を確実に回避するために、従来、バ
ルク電源配線１が通ると決められた領域にはセル配置禁
止を予め発生させておき、セル２の自動配置を行なう場
合に、セル２が一切配置されないようにしている。
配線）１が存在する状態で、セル２を、チップ平面上で
見てバルク電源配線１と重なる位置に配置した場合、セ
ル２内の配線パターン３とバルク電源配線１とが同一配
線層に存在するとショートしてしまう。そこで、このよ
うなショートの発生を確実に回避するために、従来、バ
ルク電源配線１が通ると決められた領域にはセル配置禁
止を予め発生させておき、セル２の自動配置を行なう場
合に、セル２が一切配置されないようにしている。
【０００６】
【発明が解決しようとする課題】従って、上述のような
従来のセル配置手法では、バルク電源配線１の配線層と
セル２内の配線パターン３の配線層とが異なっていて実
際にはショートが発生しない場合であっても、セル２
を、チップ平面上で見てバルク電源配線１と重なる位置
に配置することは全くできない。
従来のセル配置手法では、バルク電源配線１の配線層と
セル２内の配線パターン３の配線層とが異なっていて実
際にはショートが発生しない場合であっても、セル２
を、チップ平面上で見てバルク電源配線１と重なる位置
に配置することは全くできない。
【０００７】つまり、実際にはセル２を配置できる可能
性がある領域（バルク電源配線１等の既配線領域）にお
いてセル２の配置を完全に禁止しているので、実際の下
地バルクの大きさに比べ、セル２の配置やセル２相互間
の配線に使用できる面積が非常に小さくなってしまって
いる。ＬＳＩ，ＶＬＳＩ，ＡＳＩＣ等の集積回路の設計
においては、限られた面積の中で、回路の仕様や電気的
特性を満たすようにセルを配置し、それらを配線するこ
とが求められている。特に、近年、高密度化，多機能化
が求められ、いかに多くのセルを効率よく１つのチップ
上に配置するかが重要になっている。
性がある領域（バルク電源配線１等の既配線領域）にお
いてセル２の配置を完全に禁止しているので、実際の下
地バルクの大きさに比べ、セル２の配置やセル２相互間
の配線に使用できる面積が非常に小さくなってしまって
いる。ＬＳＩ，ＶＬＳＩ，ＡＳＩＣ等の集積回路の設計
においては、限られた面積の中で、回路の仕様や電気的
特性を満たすようにセルを配置し、それらを配線するこ
とが求められている。特に、近年、高密度化，多機能化
が求められ、いかに多くのセルを効率よく１つのチップ
上に配置するかが重要になっている。
【０００８】このため、上述のごとくセル２を配置でき
る可能性がある領域においてセル２の配置を禁止せず、
その領域を有効に利用して、より多くのセル２を配置で
きるようにするとが望まれている。本発明は、このよう
な課題に鑑み創案されたもので、セルの配置領域を確保
しより多くのセルを一つのチップ上に効率よく搭載でき
るようにして、高密度で多機能を有する集積回路の設計
を実現した、集積回路におけるセル配置方法および装置
を提供することを目的とする。
る可能性がある領域においてセル２の配置を禁止せず、
その領域を有効に利用して、より多くのセル２を配置で
きるようにするとが望まれている。本発明は、このよう
な課題に鑑み創案されたもので、セルの配置領域を確保
しより多くのセルを一つのチップ上に効率よく搭載でき
るようにして、高密度で多機能を有する集積回路の設計
を実現した、集積回路におけるセル配置方法および装置
を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１に示す本発明のセル配置装置１０
（請求項６）は、複数の配線層を有する集積回路を設計
すべく、セル配置前に配線された既配線が存在する状態
でセルを配置するためのもので、既配線情報格納部１
１，配線パターン情報格納部１２，検索部１３および配
置可否判断部１４を有して構成されている。
ック図で、この図１に示す本発明のセル配置装置１０
（請求項６）は、複数の配線層を有する集積回路を設計
すべく、セル配置前に配線された既配線が存在する状態
でセルを配置するためのもので、既配線情報格納部１
１，配線パターン情報格納部１２，検索部１３および配
置可否判断部１４を有して構成されている。
【００１０】ここで、既配線情報格納部１１は、既配線
の配線状態を記憶するものであり、配線パターン情報格
納部１２は、セル内の配線パターンを記憶するものであ
り、検索部１３は、既配線情報格納部１１の既配線の配
線状態および配線パターン情報格納部１２のセル内の配
線パターンに基づいて、セルの配置先を検索するもので
ある。
の配線状態を記憶するものであり、配線パターン情報格
納部１２は、セル内の配線パターンを記憶するものであ
り、検索部１３は、既配線情報格納部１１の既配線の配
線状態および配線パターン情報格納部１２のセル内の配
線パターンに基づいて、セルの配置先を検索するもので
ある。
【００１１】そして、配置可否判断部１４は、検索部１
３によりセルの配置先を検索する際に、既配線情報格納
部１１の既配線の配線状態および配線パターン情報格納
部１２のセル内の配線パターンに基づいてセルの配置先
でのセル内の配線パターンと既配線との重畳状態を判断
し、セル内の配線パターンと既配線とが同一配線層で重
畳しない場合に、その配置先へのセルの配置を許可する
ものである。なお、この配置可否判断部１４としての機
能を、検索部１３が有するように構成してもよい。
３によりセルの配置先を検索する際に、既配線情報格納
部１１の既配線の配線状態および配線パターン情報格納
部１２のセル内の配線パターンに基づいてセルの配置先
でのセル内の配線パターンと既配線との重畳状態を判断
し、セル内の配線パターンと既配線とが同一配線層で重
畳しない場合に、その配置先へのセルの配置を許可する
ものである。なお、この配置可否判断部１４としての機
能を、検索部１３が有するように構成してもよい。
【００１２】このようなセル配置装置１０に、既配線情
報格納部１１の既配線の配線状態および配線パターン情
報格納部１２のセル内の配線パターンに基づいて、基本
セルサイズに対応するサイト単位毎に、既配線の配線層
およびセル内で使用する配線層をそれぞれ算出するサイ
ト別配線情報計算部をそなえ、配置可否判断１４が、そ
のサイト別配線情報計算部により算出されたサイト単位
の配線層に基づいて、セル内の配線パターンと既配線と
の同一配線層での重畳状態をサイト単位毎に判断するよ
うに構成してもよい（請求項７）。
報格納部１１の既配線の配線状態および配線パターン情
報格納部１２のセル内の配線パターンに基づいて、基本
セルサイズに対応するサイト単位毎に、既配線の配線層
およびセル内で使用する配線層をそれぞれ算出するサイ
ト別配線情報計算部をそなえ、配置可否判断１４が、そ
のサイト別配線情報計算部により算出されたサイト単位
の配線層に基づいて、セル内の配線パターンと既配線と
の同一配線層での重畳状態をサイト単位毎に判断するよ
うに構成してもよい（請求項７）。
【００１３】また、既配線が複数の配線層のうち所定層
よりも上方側もしくは下方側にのみ配線されている場
合、サイト別配線情報計算部が、サイト単位毎に、セル
内で使用する配線層の最上層もしくは最下層を代表配線
層として算出し、配置可否判断部１４が、サイト別配線
情報計算部により算出されたセルについての代表配線層
と既配線の配線層とに基づいて、セル内の配線パターン
と既配線との同一配線層での重畳状態を判断するように
構成してもよい（請求項８）。
よりも上方側もしくは下方側にのみ配線されている場
合、サイト別配線情報計算部が、サイト単位毎に、セル
内で使用する配線層の最上層もしくは最下層を代表配線
層として算出し、配置可否判断部１４が、サイト別配線
情報計算部により算出されたセルについての代表配線層
と既配線の配線層とに基づいて、セル内の配線パターン
と既配線との同一配線層での重畳状態を判断するように
構成してもよい（請求項８）。
【００１４】さらに、既配線が、複数の配線層である第
１層〜第ｎ層（ｎは自然数）のうち、最上層または最下
層の第ｎ層に配線されている場合、サイト別配線情報計
算部が、サイト単位毎に、セル内で使用する配線層の最
上層または最下層が何番目の層であるかを数値ｘとして
算出し代表配線層の情報としてセル内パターン情報記憶
部に記憶させるとともに、既配線が存在するサイト単位
についてはｎを、既配線が存在しないサイト単位につい
てはｎ＋１を数値ｙとして算出して既配線情報記憶部に
記憶させ、配置可否判断部１４が、サイト単位毎に、セ
ル内パターン情報記憶部の数値ｘと既配線情報記憶部の
数値ｙとを比較し、セルの配置先において、セルの全て
のサイト単位の数値ｘが、対応するサイト単位の数値ｙ
よりも小さい場合、代表配線層と既配線の配線層とが重
畳しないものと判断するように構成してもよい（請求項
９）。
１層〜第ｎ層（ｎは自然数）のうち、最上層または最下
層の第ｎ層に配線されている場合、サイト別配線情報計
算部が、サイト単位毎に、セル内で使用する配線層の最
上層または最下層が何番目の層であるかを数値ｘとして
算出し代表配線層の情報としてセル内パターン情報記憶
部に記憶させるとともに、既配線が存在するサイト単位
についてはｎを、既配線が存在しないサイト単位につい
てはｎ＋１を数値ｙとして算出して既配線情報記憶部に
記憶させ、配置可否判断部１４が、サイト単位毎に、セ
ル内パターン情報記憶部の数値ｘと既配線情報記憶部の
数値ｙとを比較し、セルの配置先において、セルの全て
のサイト単位の数値ｘが、対応するサイト単位の数値ｙ
よりも小さい場合、代表配線層と既配線の配線層とが重
畳しないものと判断するように構成してもよい（請求項
９）。
【００１５】また、検索部１３により検索された配置先
にセルを配置した場合における配線の混雑度を既配線も
加味しながらコストとして算出するコスト計算部と、こ
のコスト計算部により算出されたコストが低下する場合
にのみその配置先へのセルの移動を許可する、もしく
は、シミュレーティッド・アニーリング法で該コストを
移動条件に用いた時にその移動条件を満たす場合に該セ
ルの移動を許可するセル移動可否判断部とをそなえて構
成してもよい（請求項１０）。
にセルを配置した場合における配線の混雑度を既配線も
加味しながらコストとして算出するコスト計算部と、こ
のコスト計算部により算出されたコストが低下する場合
にのみその配置先へのセルの移動を許可する、もしく
は、シミュレーティッド・アニーリング法で該コストを
移動条件に用いた時にその移動条件を満たす場合に該セ
ルの移動を許可するセル移動可否判断部とをそなえて構
成してもよい（請求項１０）。
【００１６】上述のごとく構成された本発明のセル配置
装置１０では、検索部１３によりセルの配置先を検索す
る際に、配置可否判断部１４により、既配線情報格納部
１１の既配線の配線状態および配線パターン情報格納部
１２のセル内の配線パターンに基づいてセルの配置先で
のセル内の配線パターンと既配線との重畳状態が判断さ
れ、セル内の配線パターンと既配線とが同一配線層で重
畳しない場合に、その配置先へのセルの配置が許可され
る。
装置１０では、検索部１３によりセルの配置先を検索す
る際に、配置可否判断部１４により、既配線情報格納部
１１の既配線の配線状態および配線パターン情報格納部
１２のセル内の配線パターンに基づいてセルの配置先で
のセル内の配線パターンと既配線との重畳状態が判断さ
れ、セル内の配線パターンと既配線とが同一配線層で重
畳しない場合に、その配置先へのセルの配置が許可され
る。
【００１７】従って、セル内の配線パターンと既配線と
が同一配線層で重畳しない限り、既配線と重なる位置へ
セルを配置することが可能になる。つまり、バルク電源
配線やクロック信号配線等の既配線が使用していない配
線層を認識し、その配線層のみを使用しているセルを、
既配線と重なる位置に配置でき、チップ上において、よ
り多くのセル配置領域を確保することができる（請求項
１，６）。
が同一配線層で重畳しない限り、既配線と重なる位置へ
セルを配置することが可能になる。つまり、バルク電源
配線やクロック信号配線等の既配線が使用していない配
線層を認識し、その配線層のみを使用しているセルを、
既配線と重なる位置に配置でき、チップ上において、よ
り多くのセル配置領域を確保することができる（請求項
１，６）。
【００１８】このとき、配置可否判断部１４において、
基本セルサイズに対応するサイト単位毎に、セル内の配
線パターンと既配線との同一配線層での重畳状態を判断
することにより、その重畳状態に基づくセル配置の許可
／不許可の判断処理を簡略化することができる（請求項
２，７）。また、既配線が複数の配線層のうち所定層よ
りも上方側もしくは下方側にのみ配線されている場合、
サイト別配線情報計算部により、サイト単位毎に、セル
内で使用する配線層の最上層もしくは最下層を代表配線
層として算出し、配置可否判断部１４において、その代
表配線層と既配線の配線層とに基づいて、セル内の配線
パターンと既配線との同一配線層での重畳状態を判断す
ることにより、その重畳状態に基づくセル配置の許可／
不許可の判断処理を容易に行なうことができる（請求項
３，８）。
基本セルサイズに対応するサイト単位毎に、セル内の配
線パターンと既配線との同一配線層での重畳状態を判断
することにより、その重畳状態に基づくセル配置の許可
／不許可の判断処理を簡略化することができる（請求項
２，７）。また、既配線が複数の配線層のうち所定層よ
りも上方側もしくは下方側にのみ配線されている場合、
サイト別配線情報計算部により、サイト単位毎に、セル
内で使用する配線層の最上層もしくは最下層を代表配線
層として算出し、配置可否判断部１４において、その代
表配線層と既配線の配線層とに基づいて、セル内の配線
パターンと既配線との同一配線層での重畳状態を判断す
ることにより、その重畳状態に基づくセル配置の許可／
不許可の判断処理を容易に行なうことができる（請求項
３，８）。
【００１９】さらに、既配線が、複数の配線層である第
１層〜第ｎ層のうち最上層または最下層の第ｎ層に配線
されている場合、サイト単位毎に、セル内で使用する配
線層の最上層または最下層の位置を示す数値ｘと既配線
について算出した数値ｙ（ｎまたはｎ＋１）とを比較す
るだけで、代表配線層と既配線の配線層との重畳状態を
判断することができ、その重畳状態に基づくセル配置の
許可／不許可の判断処理をより容易に行なえるようにな
る（請求項４，９）。
１層〜第ｎ層のうち最上層または最下層の第ｎ層に配線
されている場合、サイト単位毎に、セル内で使用する配
線層の最上層または最下層の位置を示す数値ｘと既配線
について算出した数値ｙ（ｎまたはｎ＋１）とを比較す
るだけで、代表配線層と既配線の配線層との重畳状態を
判断することができ、その重畳状態に基づくセル配置の
許可／不許可の判断処理をより容易に行なえるようにな
る（請求項４，９）。
【００２０】また、コスト計算部により、配線の混雑度
を既配線も加味しながらコストとして算出し、セル移動
可否判断部により、そのコストが低下する場合にのみセ
ルの移動を許可することで、もしくは、シミュレーティ
ッド・アニーリング法のセル移動条件にそのコストを用
いた時にその移動条件を満たす場合にのみセルの移動を
許可することで、実配線に、より近い配線を認識しなが
ら、セルの配置状態の最適化（セル移動による配置改
善）を行なうことができる（請求項５，１０）。
を既配線も加味しながらコストとして算出し、セル移動
可否判断部により、そのコストが低下する場合にのみセ
ルの移動を許可することで、もしくは、シミュレーティ
ッド・アニーリング法のセル移動条件にそのコストを用
いた時にその移動条件を満たす場合にのみセルの移動を
許可することで、実配線に、より近い配線を認識しなが
ら、セルの配置状態の最適化（セル移動による配置改
善）を行なうことができる（請求項５，１０）。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図２は本発明の一実施形態として
のセル配置装置の構成を示すブロック図であり、この図
２に示すように、本実施形態のセル配置装置２０は、複
数の配線層（本実施形態では３層）を有するＬＳＩ（集
積回路）を設計すべく、セル配置前に配線されたバルク
電源配線１（図７，図１３参照；既配線）が存在する状
態でセル２（２Ａ，２Ｂ；図３〜図５，図１４参照）を
配置するためのもので、情報格納部２１，サイト別配線
情報計算部２４，記憶部２５およびセル配置処理部３０
を有して構成されている。なお、サイト別配線情報計算
部２４，記憶部２５およびセル配置処理部３０は、実際
には、パーソナルコンピュータ等の端末装置によって機
能的に実現される部分である。
施の形態を説明する。図２は本発明の一実施形態として
のセル配置装置の構成を示すブロック図であり、この図
２に示すように、本実施形態のセル配置装置２０は、複
数の配線層（本実施形態では３層）を有するＬＳＩ（集
積回路）を設計すべく、セル配置前に配線されたバルク
電源配線１（図７，図１３参照；既配線）が存在する状
態でセル２（２Ａ，２Ｂ；図３〜図５，図１４参照）を
配置するためのもので、情報格納部２１，サイト別配線
情報計算部２４，記憶部２５およびセル配置処理部３０
を有して構成されている。なお、サイト別配線情報計算
部２４，記憶部２５およびセル配置処理部３０は、実際
には、パーソナルコンピュータ等の端末装置によって機
能的に実現される部分である。
【００２２】ここで、情報格納部２１は、予め必要な情
報を格納したデータベースとして構成されるもので、電
源配線情報格納部（既配線情報格納部）２２およびライ
ブラリセル内配線パターン情報格納部（配線パターン情
報格納部）２３を有している。電源配線情報格納部２２
は、バルク電源配線１の配線状態（配線層や配線領域な
どについての情報）を記憶するものであり、ライブラリ
セル内配線パターン情報格納部２３は、ＬＳＩ設計に用
いられる複数種類のセル（ライブラリセル）について各
セル内での配線パターンに関する情報（配線層や配線位
置等）を記憶するものである。
報を格納したデータベースとして構成されるもので、電
源配線情報格納部（既配線情報格納部）２２およびライ
ブラリセル内配線パターン情報格納部（配線パターン情
報格納部）２３を有している。電源配線情報格納部２２
は、バルク電源配線１の配線状態（配線層や配線領域な
どについての情報）を記憶するものであり、ライブラリ
セル内配線パターン情報格納部２３は、ＬＳＩ設計に用
いられる複数種類のセル（ライブラリセル）について各
セル内での配線パターンに関する情報（配線層や配線位
置等）を記憶するものである。
【００２３】サイト別配線情報計算部２４は、電源配線
情報格納部２２のバルク電源配線１の配線状態およびラ
イブラリセル内配線パターン情報格納部２３のセル２内
の配線パターンに基づいて、基本セルサイズに対応する
サイト単位毎に、バルク電源配線１の配線層および各セ
ル２（２Ａ，２Ｂ）内で使用する配線層をそれぞれ算出
するものである。
情報格納部２２のバルク電源配線１の配線状態およびラ
イブラリセル内配線パターン情報格納部２３のセル２内
の配線パターンに基づいて、基本セルサイズに対応する
サイト単位毎に、バルク電源配線１の配線層および各セ
ル２（２Ａ，２Ｂ）内で使用する配線層をそれぞれ算出
するものである。
【００２４】本実施形態では、バルク電源配線１が３つ
の配線層（第１層〜第３層）のうち最上層である第３層
に配線されるものとし、サイト別配線情報計算部２４
は、サイト単位毎に、各セル２（２Ａ，２Ｂ）内で使用
する配線層の最上層が何番目の層であるかを算出し代表
配線層の情報（数値ｘ；図３〜図６にて後述）としてセ
ル内パターン情報記憶部２６に記憶させるとともに、バ
ルク電源配線１が存在するサイト単位についてはバルク
電源配線１の配線層である３を、バルク電源配線１が存
在しないサイト単位については総配線層数に１を加えた
値つまり３＋１＝４を算出し電源配線情報（数値ｙ；図
７，図８にて後述）として電源配線情報記憶部２７に記
憶させている。
の配線層（第１層〜第３層）のうち最上層である第３層
に配線されるものとし、サイト別配線情報計算部２４
は、サイト単位毎に、各セル２（２Ａ，２Ｂ）内で使用
する配線層の最上層が何番目の層であるかを算出し代表
配線層の情報（数値ｘ；図３〜図６にて後述）としてセ
ル内パターン情報記憶部２６に記憶させるとともに、バ
ルク電源配線１が存在するサイト単位についてはバルク
電源配線１の配線層である３を、バルク電源配線１が存
在しないサイト単位については総配線層数に１を加えた
値つまり３＋１＝４を算出し電源配線情報（数値ｙ；図
７，図８にて後述）として電源配線情報記憶部２７に記
憶させている。
【００２５】記憶部２５は、セル内パターン情報記憶部
２６，電源配線情報記憶部（既配線情報記憶部）２７，
セル配置情報記憶部２８およびコスト情報記憶部２９を
有している。セル内パターン情報記憶部２６は、前述の
ごとくサイト別配線情報計算部２４により算出された代
表配線層の情報（数値ｘ）をサイト単位毎に記憶するも
のであり、電源配線情報記憶部２７は、前述のごとくサ
イト別配線情報計算部２４により算出された電源配線情
報（数値ｙ）をサイト単位毎に記憶するものである。
２６，電源配線情報記憶部（既配線情報記憶部）２７，
セル配置情報記憶部２８およびコスト情報記憶部２９を
有している。セル内パターン情報記憶部２６は、前述の
ごとくサイト別配線情報計算部２４により算出された代
表配線層の情報（数値ｘ）をサイト単位毎に記憶するも
のであり、電源配線情報記憶部２７は、前述のごとくサ
イト別配線情報計算部２４により算出された電源配線情
報（数値ｙ）をサイト単位毎に記憶するものである。
【００２６】また、セル配置情報記憶部２８は、後述す
るセル配置処理部３０により決定された各セル２（２
Ａ，２Ｂ）の配置先に関する情報（配置位置）を記憶す
るものであり、コスト情報記憶部２９は、後述するコス
ト計算部３３で算出されたコストを記憶するものであ
る。セル配置処理部３０は、記憶部２５に記憶されてい
る各種情報に基づいて、セル２（２Ａ，２Ｂ）の配置処
理を行なうもので、セル配置先検索部（検索部）３１，
コスト計算部３３およびセル移動処理部３５を有して構
成されている。
るセル配置処理部３０により決定された各セル２（２
Ａ，２Ｂ）の配置先に関する情報（配置位置）を記憶す
るものであり、コスト情報記憶部２９は、後述するコス
ト計算部３３で算出されたコストを記憶するものであ
る。セル配置処理部３０は、記憶部２５に記憶されてい
る各種情報に基づいて、セル２（２Ａ，２Ｂ）の配置処
理を行なうもので、セル配置先検索部（検索部）３１，
コスト計算部３３およびセル移動処理部３５を有して構
成されている。
【００２７】セル配置先検索部３１は、セル内パターン
情報記憶部２６および電源配線情報記憶部２７の情報に
基づいて、各セル２（２Ａ，２Ｂ）の配置先（移動先）
の候補を検索するものである。このセル配置先検索部３
１は、図１２を参照しながら後述するように、セル２
（２Ａ，２Ｂ）の初期配置時（図１２のステップ２参
照）には、各セル２（２Ａ，２Ｂ）の配置先を検索して
ランダムに決める一方、各セル２（２Ａ，２Ｂ）の配置
状態を最適化すべく配置改善を行なう際には各セル２
（２Ａ，２Ｂ）の移動先（配置先）を正規分布等に基づ
いて検索して選択（図１２のステップＳ５参照）するも
のである。
情報記憶部２６および電源配線情報記憶部２７の情報に
基づいて、各セル２（２Ａ，２Ｂ）の配置先（移動先）
の候補を検索するものである。このセル配置先検索部３
１は、図１２を参照しながら後述するように、セル２
（２Ａ，２Ｂ）の初期配置時（図１２のステップ２参
照）には、各セル２（２Ａ，２Ｂ）の配置先を検索して
ランダムに決める一方、各セル２（２Ａ，２Ｂ）の配置
状態を最適化すべく配置改善を行なう際には各セル２
（２Ａ，２Ｂ）の移動先（配置先）を正規分布等に基づ
いて検索して選択（図１２のステップＳ５参照）するも
のである。
【００２８】そして、本実施形態のセル配置先検索部３
１には、配置可否判断部３２が含まれている。この配置
可否判断部３２は、セル配置先検索部３１により各セル
２（２Ａ，２Ｂ）の配置先を検索して選択する際に、セ
ル内パターン情報記憶部２６および電源配線情報記憶部
２７の情報に基づいて、検索したセル配置先候補におい
てバルク電源配線１と各セル２（２Ａ，２Ｂ）の配線パ
ターン３とが重ならないかどうかを判断し、重ならない
場合に、その配置先へのセル２（２Ａ，２Ｂ）の配置を
許可するものである。
１には、配置可否判断部３２が含まれている。この配置
可否判断部３２は、セル配置先検索部３１により各セル
２（２Ａ，２Ｂ）の配置先を検索して選択する際に、セ
ル内パターン情報記憶部２６および電源配線情報記憶部
２７の情報に基づいて、検索したセル配置先候補におい
てバルク電源配線１と各セル２（２Ａ，２Ｂ）の配線パ
ターン３とが重ならないかどうかを判断し、重ならない
場合に、その配置先へのセル２（２Ａ，２Ｂ）の配置を
許可するものである。
【００２９】このとき、本実施形態の配置可否判断部３
２では、図９および図１０を参照しながら後述するごと
く、サイト単位毎に、セル内パターン情報記憶部２６の
数値ｘと既配線情報記憶部２７の数値ｙとを比較し、セ
ル２（２Ａ，２Ｂ）の配置先において、セル２（２Ａ，
２Ｂ）の全てのサイト単位の数値ｘが、対応するサイト
単位の数値ｙよりも小さい場合、セル２（２Ａ，２Ｂ）
内の配線パターン３とバルク電源配線１とが重畳しない
ものと判断している。なお、本実施形態では、配置可否
判断部３２を、セル配置先検索部３１に含めているが、
外付けでセル配置先検索部３１に付設してもよい。
２では、図９および図１０を参照しながら後述するごと
く、サイト単位毎に、セル内パターン情報記憶部２６の
数値ｘと既配線情報記憶部２７の数値ｙとを比較し、セ
ル２（２Ａ，２Ｂ）の配置先において、セル２（２Ａ，
２Ｂ）の全てのサイト単位の数値ｘが、対応するサイト
単位の数値ｙよりも小さい場合、セル２（２Ａ，２Ｂ）
内の配線パターン３とバルク電源配線１とが重畳しない
ものと判断している。なお、本実施形態では、配置可否
判断部３２を、セル配置先検索部３１に含めているが、
外付けでセル配置先検索部３１に付設してもよい。
【００３０】コスト計算部３３は、セル配置先検索部３
１で選択された配置先にセル２（２Ａ，２Ｂ）を移動し
た場合のコスト計算を行なうもので、配線混雑コスト計
算部３４を含んでいる。この配線混雑コスト計算部３４
は、セル配置先検索部３１で選択された配置先にセル２
（２Ａ，２Ｂ）を移動した場合における、そのセル２
（２Ａ，２Ｂ）と他のセルとの相互間を結ぶ配線の混雑
度を、バルク電源配線１も加味しながらコストとして算
出するもので、本実施形態では、図１１を参照しながら
後述するごとく、バルク電源配線１によって潰される配
線グリッドの本数を配線混雑度のコストに追加して計算
している。
１で選択された配置先にセル２（２Ａ，２Ｂ）を移動し
た場合のコスト計算を行なうもので、配線混雑コスト計
算部３４を含んでいる。この配線混雑コスト計算部３４
は、セル配置先検索部３１で選択された配置先にセル２
（２Ａ，２Ｂ）を移動した場合における、そのセル２
（２Ａ，２Ｂ）と他のセルとの相互間を結ぶ配線の混雑
度を、バルク電源配線１も加味しながらコストとして算
出するもので、本実施形態では、図１１を参照しながら
後述するごとく、バルク電源配線１によって潰される配
線グリッドの本数を配線混雑度のコストに追加して計算
している。
【００３１】セル移動処理部３５は、セル２（２Ａ，２
Ｂ）を、セル配置先検索部３１で選択された配置先に移
動させる処理を行なうもので、セル移動可否判断部３６
を有している。このセル移動可否判断部３６は、コスト
計算部３３により算出されたコストに基づいて、セル２
（２Ａ，２Ｂ）を、セル配置先検索部３１で選択された
配置先に移動するか否かを判断するもので、判断対象の
セル２（２Ａ，２Ｂ）について前回算出されたコストを
コスト情報記憶部２９から読み出し、その前回のコスト
とコスト計算部３３により算出された今回のコストとを
比較し、今回のコストが前回のコストよりも低下する場
合にのみ、その配置先（移動先）へのセル２（２Ａ，２
Ｂ）の移動を許可するものである。なお、コスト計算部
３３により算出されたコストは、シミュレーティッド・
アニーリング法（simulated annealing；焼きなまし
法）等のセル２の移動条件のためのコストとしても使用
することができる。
Ｂ）を、セル配置先検索部３１で選択された配置先に移
動させる処理を行なうもので、セル移動可否判断部３６
を有している。このセル移動可否判断部３６は、コスト
計算部３３により算出されたコストに基づいて、セル２
（２Ａ，２Ｂ）を、セル配置先検索部３１で選択された
配置先に移動するか否かを判断するもので、判断対象の
セル２（２Ａ，２Ｂ）について前回算出されたコストを
コスト情報記憶部２９から読み出し、その前回のコスト
とコスト計算部３３により算出された今回のコストとを
比較し、今回のコストが前回のコストよりも低下する場
合にのみ、その配置先（移動先）へのセル２（２Ａ，２
Ｂ）の移動を許可するものである。なお、コスト計算部
３３により算出されたコストは、シミュレーティッド・
アニーリング法（simulated annealing；焼きなまし
法）等のセル２の移動条件のためのコストとしても使用
することができる。
【００３２】セル移動可否判断部３６により移動が許可
された場合には、セル移動処理部３５によるセル移動処
理が実行されるとともに、今回算出されたコストがコス
ト情報記憶部２９に書き込まれる一方、セル移動可否判
断部３６により移動が許可されなかった場合には、セル
移動処理部３５はセル移動処理を行なわないようになっ
ている。
された場合には、セル移動処理部３５によるセル移動処
理が実行されるとともに、今回算出されたコストがコス
ト情報記憶部２９に書き込まれる一方、セル移動可否判
断部３６により移動が許可されなかった場合には、セル
移動処理部３５はセル移動処理を行なわないようになっ
ている。
【００３３】次に、上述のごとく構成された本実施形態
のセル配置装置１０による基本的なセル配置動作につい
て、図１２に示すフローチャート（ステップＳ１〜Ｓ１
２）と図３〜図１１とを参照しながら説明する。まず、
データベースである情報格納部２１の電源配線情報格納
部２２およびライブラリセル内配線パターン情報格納部
２３から、バルク電源配線１についての配線情報とライ
ブラリセル２内の配線パターン情報とを読み込む。
のセル配置装置１０による基本的なセル配置動作につい
て、図１２に示すフローチャート（ステップＳ１〜Ｓ１
２）と図３〜図１１とを参照しながら説明する。まず、
データベースである情報格納部２１の電源配線情報格納
部２２およびライブラリセル内配線パターン情報格納部
２３から、バルク電源配線１についての配線情報とライ
ブラリセル２内の配線パターン情報とを読み込む。
【００３４】そして、サイト別配線情報計算部２４にお
いて、サイト単位毎に、各セル２（２Ａ，２Ｂ）内で使
用する配線層の最上層が何番目の層であるかを算出する
とともに、バルク電源配線１が存在する層の最下層が何
番目の層であるかを算出する。本実施形態では、前述し
たように、バルク電源配線１は最上層（第３層）に存在
するものとしているので、サイト別配線情報計算部２４
によって算出される、バルク電源配線１が存在する層の
最下層は、常に、第３層になる。
いて、サイト単位毎に、各セル２（２Ａ，２Ｂ）内で使
用する配線層の最上層が何番目の層であるかを算出する
とともに、バルク電源配線１が存在する層の最下層が何
番目の層であるかを算出する。本実施形態では、前述し
たように、バルク電源配線１は最上層（第３層）に存在
するものとしているので、サイト別配線情報計算部２４
によって算出される、バルク電源配線１が存在する層の
最下層は、常に、第３層になる。
【００３５】このように各サイト単位において使用され
ている層が第何層であるかを算出してから、各セル２
（２Ａ，２Ｂ）について算出された層数（数値ｘ）を、
基本セル（サイト単位）毎にセル内パターン情報記憶部
２６に代表配線層の情報として記憶するとともに、バル
ク電源配線１について算出された層数（数値ｙ）を、下
地サイトのサイト単位毎に電源配線情報として電源配線
情報記憶部２７に記憶する。
ている層が第何層であるかを算出してから、各セル２
（２Ａ，２Ｂ）について算出された層数（数値ｘ）を、
基本セル（サイト単位）毎にセル内パターン情報記憶部
２６に代表配線層の情報として記憶するとともに、バル
ク電源配線１について算出された層数（数値ｙ）を、下
地サイトのサイト単位毎に電源配線情報として電源配線
情報記憶部２７に記憶する。
【００３６】このとき、電源配線情報記憶部２７におい
て、バルク電源配線１が存在するサイト単位について
は、そのバルク電源配線１が配線される最下層の層数
（本実施形態では３）を記録し、バルク電源配線１が存
在しないサイト単位については、そのチップの配線層の
総数に１を加算した値（本実施形態では４）を記録す
る。また、セル内パターン情報記憶部２６において、配
線パターン３が存在するサイト単位（基本セル）につい
ては、その配線パターン３が配線される最上層の層数
（１〜３）を記録し、配線パターン３が存在しないサイ
ト単位（基本セル）については、０を記録する（以上、
図１２のステップＳ１）。
て、バルク電源配線１が存在するサイト単位について
は、そのバルク電源配線１が配線される最下層の層数
（本実施形態では３）を記録し、バルク電源配線１が存
在しないサイト単位については、そのチップの配線層の
総数に１を加算した値（本実施形態では４）を記録す
る。また、セル内パターン情報記憶部２６において、配
線パターン３が存在するサイト単位（基本セル）につい
ては、その配線パターン３が配線される最上層の層数
（１〜３）を記録し、配線パターン３が存在しないサイ
ト単位（基本セル）については、０を記録する（以上、
図１２のステップＳ１）。
【００３７】ここで、セル２Ａ，２Ｂおよびバルク電源
配線１のより具体的な例について、図３〜図８を参照し
ながら説明する。図３（ａ）および図３（ｂ）は、それ
ぞれセル２Ａ，２Ｂ内における配線パターン３の例を模
式的に示す斜視図で、セル２Ａは、図３（ａ）に示すよ
うに、第１層および第２層に配線パターン３を有し、セ
ル２Ｂは、図３（ｂ）に示すように、第１層〜第３層の
いずれにも配線パターン３を有している。なお、図３
（ａ）および図３（ｂ）の下方に示す、一つの格子のサ
イズが基本セルのサイズであり、一つの格子がサイト単
位である。
配線１のより具体的な例について、図３〜図８を参照し
ながら説明する。図３（ａ）および図３（ｂ）は、それ
ぞれセル２Ａ，２Ｂ内における配線パターン３の例を模
式的に示す斜視図で、セル２Ａは、図３（ａ）に示すよ
うに、第１層および第２層に配線パターン３を有し、セ
ル２Ｂは、図３（ｂ）に示すように、第１層〜第３層の
いずれにも配線パターン３を有している。なお、図３
（ａ）および図３（ｂ）の下方に示す、一つの格子のサ
イズが基本セルのサイズであり、一つの格子がサイト単
位である。
【００３８】これらの図３（ａ）および図３（ｂ）に示
すセル２Ａ，２Ｂのそれぞれについて、配線パターン３
の配線層情報をサイト単位毎に簡略化／明確化した結果
を図４（ａ），図４（ｂ）および図５（ａ），図５
（ｂ）に示す。つまり、図４（ａ）および図４（ｂ）で
は、セル２Ａ，２Ｂにおける各配線層のサイト単位毎
に、配線パターン３の有無を三次元的に明確化してお
り、また、図５（ａ）および図５（ｂ）では、セル２
Ａ，２Ｂの各配線層のサイト単位に、配線パターン３の
最上層が第１層〜第３層のいずれであるかを二次元的に
明確化している。なお、図４（ａ）および図４（ｂ）に
示す１つの区画や、図５（ａ）および図５（ｂ）に示す
一つの格子が、基本セルに対応するサイト単位である。
すセル２Ａ，２Ｂのそれぞれについて、配線パターン３
の配線層情報をサイト単位毎に簡略化／明確化した結果
を図４（ａ），図４（ｂ）および図５（ａ），図５
（ｂ）に示す。つまり、図４（ａ）および図４（ｂ）で
は、セル２Ａ，２Ｂにおける各配線層のサイト単位毎
に、配線パターン３の有無を三次元的に明確化してお
り、また、図５（ａ）および図５（ｂ）では、セル２
Ａ，２Ｂの各配線層のサイト単位に、配線パターン３の
最上層が第１層〜第３層のいずれであるかを二次元的に
明確化している。なお、図４（ａ）および図４（ｂ）に
示す１つの区画や、図５（ａ）および図５（ｂ）に示す
一つの格子が、基本セルに対応するサイト単位である。
【００３９】従って、図４（ａ），図４（ｂ）および図
５（ａ），図５（ｂ）にそれぞれ示すようなセル２Ａ，
２Ｂについては、サイト別配線情報計算部２４により、
図６（ａ）および図６（ｂ）に示すような数値（配線パ
ターン３の最上層を示す値）が代表配線層の情報として
サイト単位（基本セル）毎に算出され、その数値がセル
内パターン情報記憶部２６に記憶される。つまり、図６
（ａ）に示すようにセル２Ａについては０〜２の値が、
図６（ｂ）に示すようにセル２Ｂについては０〜３の値
がサイト単位毎に記憶される。配線パターン３が存在し
ないサイト単位には、前述した通り、０が設定される。
５（ａ），図５（ｂ）にそれぞれ示すようなセル２Ａ，
２Ｂについては、サイト別配線情報計算部２４により、
図６（ａ）および図６（ｂ）に示すような数値（配線パ
ターン３の最上層を示す値）が代表配線層の情報として
サイト単位（基本セル）毎に算出され、その数値がセル
内パターン情報記憶部２６に記憶される。つまり、図６
（ａ）に示すようにセル２Ａについては０〜２の値が、
図６（ｂ）に示すようにセル２Ｂについては０〜３の値
がサイト単位毎に記憶される。配線パターン３が存在し
ないサイト単位には、前述した通り、０が設定される。
【００４０】また、図７はバルク電源配線１の配線層を
示す平面図であり、この図７に示すように、本実施形態
では、バルク電源配線１が第３層に配線されている。な
お、図７に示す一つの格子がサイト単位であり、この図
７に示すように、バルク電源配線１は、セル２（２Ａ，
２Ｂ）と異なり、サイト単位の枠に沿うことなく任意の
位置に配線される。
示す平面図であり、この図７に示すように、本実施形態
では、バルク電源配線１が第３層に配線されている。な
お、図７に示す一つの格子がサイト単位であり、この図
７に示すように、バルク電源配線１は、セル２（２Ａ，
２Ｂ）と異なり、サイト単位の枠に沿うことなく任意の
位置に配線される。
【００４１】そして、図７に示すようなバルク電源配線
１については、サイト別配線情報計算部２４により、図
８に示すような数値（バルク電源配線１の使用している
配線層の最下層を示す値）が電源配線情報としてサイト
単位毎に算出され、その数値が電源配線情報記憶部２７
に記憶される。バルク電源配線１が存在しないサイト単
位には、前述した通り、総配線層数に１を加えた値４が
設定される。なお、図８においても、一つの格子が基本
セルに対応するサイト単位である。
１については、サイト別配線情報計算部２４により、図
８に示すような数値（バルク電源配線１の使用している
配線層の最下層を示す値）が電源配線情報としてサイト
単位毎に算出され、その数値が電源配線情報記憶部２７
に記憶される。バルク電源配線１が存在しないサイト単
位には、前述した通り、総配線層数に１を加えた値４が
設定される。なお、図８においても、一つの格子が基本
セルに対応するサイト単位である。
【００４２】上述のようにして、セル配置に必要な各種
情報を算出してセル内パターン情報記憶部２６および電
源配線情報記憶部２７に記憶させた後（図１２のステッ
プＳ１）、セル配置処理部３０により、セル２Ａ，２Ｂ
の初期配置を行なう（図１２のステップ２）。このと
き、各セル２（２Ａ，２Ｂ）の配置先は、セル配置先検
索部３１により検索されランダムに決定される。従来、
セル配置時には、バルク電源配線１が通過している全領
域にセル配置禁止が発生されていたが、本実施形態で
は、セル配置禁止は一切発生されていない。
情報を算出してセル内パターン情報記憶部２６および電
源配線情報記憶部２７に記憶させた後（図１２のステッ
プＳ１）、セル配置処理部３０により、セル２Ａ，２Ｂ
の初期配置を行なう（図１２のステップ２）。このと
き、各セル２（２Ａ，２Ｂ）の配置先は、セル配置先検
索部３１により検索されランダムに決定される。従来、
セル配置時には、バルク電源配線１が通過している全領
域にセル配置禁止が発生されていたが、本実施形態で
は、セル配置禁止は一切発生されていない。
【００４３】ただし、本実施形態では、セル配置先検索
部３１による配置先の検索時に、その配置先にセル２
Ａ，２Ｂを配置できるかどうかを、セル内パターン情報
記憶部２６および電源配線情報記憶部２７の情報に基づ
いて配置可否判断部３２により判断する。つまり、セル
２Ａ，２Ｂを置こうとする下地サイトのサイト単位に記
憶されたバルク電源配線１の最下層（第３層）が、ライ
ブラリセル２Ａ，２Ｂの該当するサイトで使用される最
上層よりも上である場合に、その配置先へのセル配置を
許容する一方、下である場合には不許可としている。
部３１による配置先の検索時に、その配置先にセル２
Ａ，２Ｂを配置できるかどうかを、セル内パターン情報
記憶部２６および電源配線情報記憶部２７の情報に基づ
いて配置可否判断部３２により判断する。つまり、セル
２Ａ，２Ｂを置こうとする下地サイトのサイト単位に記
憶されたバルク電源配線１の最下層（第３層）が、ライ
ブラリセル２Ａ，２Ｂの該当するサイトで使用される最
上層よりも上である場合に、その配置先へのセル配置を
許容する一方、下である場合には不許可としている。
【００４４】配置可否判断部３２による判断基準につい
て、図３〜図６にて前述したセル２Ａ，２Ｂを図７およ
び図８に示したバルク電源配線１の周辺に配置する場合
を例に、図９および図１０を参照しながら説明する。図
９に示すように、セル２Ａ，２Ｂを、バルク電源配線１
（数値３の領域）が通過する領域に重なるように配置す
る場合、セル２Ａの各サイト単位についての配線層の数
値（層数）０〜２は、いずれも、下地サイトにおける該
当するサイト単位の数値３よりも小さい。つまり、図１
０に示すように、セル２Ａ内の配線パターン３はバルク
電源配線１と重なりあってショートすることがないの
で、セル２Ａを図９および図１０に示す配置先へ配置す
ることは可能であり、その配置は配置可否判断部３２に
よって許可される。
て、図３〜図６にて前述したセル２Ａ，２Ｂを図７およ
び図８に示したバルク電源配線１の周辺に配置する場合
を例に、図９および図１０を参照しながら説明する。図
９に示すように、セル２Ａ，２Ｂを、バルク電源配線１
（数値３の領域）が通過する領域に重なるように配置す
る場合、セル２Ａの各サイト単位についての配線層の数
値（層数）０〜２は、いずれも、下地サイトにおける該
当するサイト単位の数値３よりも小さい。つまり、図１
０に示すように、セル２Ａ内の配線パターン３はバルク
電源配線１と重なりあってショートすることがないの
で、セル２Ａを図９および図１０に示す配置先へ配置す
ることは可能であり、その配置は配置可否判断部３２に
よって許可される。
【００４５】これに対し、セル２Ｂについては、右上の
２つのサイト単位の数値（層数）３が、下地サイトにお
ける数値３と一致している。つまり、図１０に示すよう
に、セル２Ｂ内の配線パターン３とバルク電源配線１と
が同一配線層（第３層）で重畳し、ショートを起こすこ
とになるので、セル２Ｂを図９および図１０に示す配置
先へ配置することはできず、その配置は配置可否判断部
３２によって不許可となる。この場合、セル配置先検索
部３１により、セル２Ｂの配置先を再度検索し直すこと
になる。
２つのサイト単位の数値（層数）３が、下地サイトにお
ける数値３と一致している。つまり、図１０に示すよう
に、セル２Ｂ内の配線パターン３とバルク電源配線１と
が同一配線層（第３層）で重畳し、ショートを起こすこ
とになるので、セル２Ｂを図９および図１０に示す配置
先へ配置することはできず、その配置は配置可否判断部
３２によって不許可となる。この場合、セル配置先検索
部３１により、セル２Ｂの配置先を再度検索し直すこと
になる。
【００４６】上述のようにしてセル２（２Ａ，２Ｂ）の
初期配置を行なった後（図１２のステップＳ２）、その
初期配置状態でコスト計算部３３によりコスト計算を行
ない、その計算結果をコスト情報記憶部２９に初期値と
して記憶させ（コストの初期化；図１２のステップＳ
３）、初期配置された各セル２（２Ａ，２Ｂ）に対する
配置改善処理（図１２のステップＳ４〜Ｓ１１）を行な
う。
初期配置を行なった後（図１２のステップＳ２）、その
初期配置状態でコスト計算部３３によりコスト計算を行
ない、その計算結果をコスト情報記憶部２９に初期値と
して記憶させ（コストの初期化；図１２のステップＳ
３）、初期配置された各セル２（２Ａ，２Ｂ）に対する
配置改善処理（図１２のステップＳ４〜Ｓ１１）を行な
う。
【００４７】即ち、セル配置先検索部３１により、初期
配置されたセル２（２Ａ，２Ｂ）の中からセル２（２
Ａ，２Ｂ）を一つ選択し（図１２のステップＳ４）、そ
の移動先（配置先）を正規分布等に基づいて適当に選択
する（図１２のステップＳ５）。このときも図９および
図１０にて前述した手法と同様にして、配置可否判断部
３２により、移動先候補へセル２（２Ａ，２Ｂ）を移動
して配置できるか否かを判断し、移動可能な候補が選択
されるまで、移動先の検索を行なう。
配置されたセル２（２Ａ，２Ｂ）の中からセル２（２
Ａ，２Ｂ）を一つ選択し（図１２のステップＳ４）、そ
の移動先（配置先）を正規分布等に基づいて適当に選択
する（図１２のステップＳ５）。このときも図９および
図１０にて前述した手法と同様にして、配置可否判断部
３２により、移動先候補へセル２（２Ａ，２Ｂ）を移動
して配置できるか否かを判断し、移動可能な候補が選択
されるまで、移動先の検索を行なう。
【００４８】そして、配置可能な移動先が選択される
と、コスト計算部３３で、選択された移動先にセル２
（２Ａ，２Ｂ）を配置した場合におけるコストを算出す
る（ステップＳ６）。このとき、本実施形態では、コス
ト計算部３３における配線混雑コスト計算部３４によ
り、配線の混雑度を、バルク電源配線１も加味しながら
コストとして算出する。
と、コスト計算部３３で、選択された移動先にセル２
（２Ａ，２Ｂ）を配置した場合におけるコストを算出す
る（ステップＳ６）。このとき、本実施形態では、コス
ト計算部３３における配線混雑コスト計算部３４によ
り、配線の混雑度を、バルク電源配線１も加味しながら
コストとして算出する。
【００４９】より具体的に配線混雑度の算出手法につい
て説明すると、本実施形態では、バルク電源配線１によ
って潰される配線グリッドの本数を数えたものを、電源
配線情報として、予め電源配線情報記憶部２７に記憶さ
せておく。そして、配線混雑コスト計算部３４により、
バルク電源配線１によって潰される配線グリッドの本数
と、セル２を配置した時のそのセル２内の配線パターン
３によって潰される配線グリッド数と、仮配線として見
積もられた配線数との合計に基づいて、等間隔に区切っ
たメッシュ（図１１の格子参照；このメッシュはサイト
単位よりも大きく設定されている）の境界上での通過配
線数を算出し、その通過配線数とメッシュ境界上での可
能配線数との差分にコストを与える。
て説明すると、本実施形態では、バルク電源配線１によ
って潰される配線グリッドの本数を数えたものを、電源
配線情報として、予め電源配線情報記憶部２７に記憶さ
せておく。そして、配線混雑コスト計算部３４により、
バルク電源配線１によって潰される配線グリッドの本数
と、セル２を配置した時のそのセル２内の配線パターン
３によって潰される配線グリッド数と、仮配線として見
積もられた配線数との合計に基づいて、等間隔に区切っ
たメッシュ（図１１の格子参照；このメッシュはサイト
単位よりも大きく設定されている）の境界上での通過配
線数を算出し、その通過配線数とメッシュ境界上での可
能配線数との差分にコストを与える。
【００５０】図１１には、バルク電源配線１によって潰
される配線グリッド数をコスト計算に加えることによっ
て与えられる、セル２（２ａ〜２ｃ）の配置位置に関す
る影響が表されている。チップを例えば５０グリッドず
つの領域（メッシュ）に区切り、一区間全体をバルク電
源配線１に覆われた部分のコストを大、およそ半分にあ
たる２０グリッド分をバルク電源配線１に覆われた部分
のコストを中、バルク電源配線１の通らない部分のコス
トを小として、セル２ａ，２ｂ，２ｃを、それぞれ配置
することを考える。
される配線グリッド数をコスト計算に加えることによっ
て与えられる、セル２（２ａ〜２ｃ）の配置位置に関す
る影響が表されている。チップを例えば５０グリッドず
つの領域（メッシュ）に区切り、一区間全体をバルク電
源配線１に覆われた部分のコストを大、およそ半分にあ
たる２０グリッド分をバルク電源配線１に覆われた部分
のコストを中、バルク電源配線１の通らない部分のコス
トを小として、セル２ａ，２ｂ，２ｃを、それぞれ配置
することを考える。
【００５１】セル２ａをコスト大の領域、セル２ｂをコ
スト中の領域、セル２ｃをコスト小の領域に置くとする
と、セル２ｃを配置できる可能性が最も高く、ついでセ
ル２ｂ、セル２ａを配置できる可能性が最も低くなる。
このことから、バルク電源配線１が配線される領域に余
り多くのセル２が偏ることはなく、配線性を十分に考慮
したセル配置結果が得られることが分かる。
スト中の領域、セル２ｃをコスト小の領域に置くとする
と、セル２ｃを配置できる可能性が最も高く、ついでセ
ル２ｂ、セル２ａを配置できる可能性が最も低くなる。
このことから、バルク電源配線１が配線される領域に余
り多くのセル２が偏ることはなく、配線性を十分に考慮
したセル配置結果が得られることが分かる。
【００５２】つまり、バルク電源配線１が通る箇所のコ
ストを大きくすることにより、セル２（２ａ〜２ｃ）
は、コストの小さい、バルク電源配線１の無い箇所に配
置される可能性を増し、セル２の配置の偏りを抑えるこ
とができる。さて、移動先でのコストが算出されると、
セル移動処理部３５のセル移動可否判断部３６により、
コスト計算部３３により算出されたコストがセル２の移
動の前後で低下すると判断された場合（図１２のステッ
プＳ７でＹＥＳ判定；もしくはシミュレーティッド・ア
ニーリング法等でセル２の移動条件を満たした場合）、
その移動先へのセル２の移動を許容され、セル移動処理
部３５によってその移動先へセル２を移動させ（図１２
のステップＳ８）、新たなコストの更新、即ちコスト情
報記憶部２９への書込が行なわれる（図１２のステップ
Ｓ９）。
ストを大きくすることにより、セル２（２ａ〜２ｃ）
は、コストの小さい、バルク電源配線１の無い箇所に配
置される可能性を増し、セル２の配置の偏りを抑えるこ
とができる。さて、移動先でのコストが算出されると、
セル移動処理部３５のセル移動可否判断部３６により、
コスト計算部３３により算出されたコストがセル２の移
動の前後で低下すると判断された場合（図１２のステッ
プＳ７でＹＥＳ判定；もしくはシミュレーティッド・ア
ニーリング法等でセル２の移動条件を満たした場合）、
その移動先へのセル２の移動を許容され、セル移動処理
部３５によってその移動先へセル２を移動させ（図１２
のステップＳ８）、新たなコストの更新、即ちコスト情
報記憶部２９への書込が行なわれる（図１２のステップ
Ｓ９）。
【００５３】一方、セル移動可否判断部３６によりコス
トがセル２の移動の前後で低下しないと判断された場合
（図１２のステップＳ７でＮＯ判定；もしくはシミュレ
ーティッド・アニーリング法等でセル２の移動条件を満
たさなかった場合）、その移動先へのセル２の移動は行
なわない（図１２のステップＳ１０）。そして、セル配
置処理部３０では、セル配置が十分に改善されたか否か
を判断し（図１２のステップＳ１１）、未だ十分でない
場合（ＮＯ判定の場合）にはステップＳ４に戻って同様
の処理を繰り返し行なう一方、十分に改善された場合
（ＹＥＳ判定の場合）には、セル２の配置結果データの
書き出しを行なって（図１２のステップＳ１２）、処理
を終了する。
トがセル２の移動の前後で低下しないと判断された場合
（図１２のステップＳ７でＮＯ判定；もしくはシミュレ
ーティッド・アニーリング法等でセル２の移動条件を満
たさなかった場合）、その移動先へのセル２の移動は行
なわない（図１２のステップＳ１０）。そして、セル配
置処理部３０では、セル配置が十分に改善されたか否か
を判断し（図１２のステップＳ１１）、未だ十分でない
場合（ＮＯ判定の場合）にはステップＳ４に戻って同様
の処理を繰り返し行なう一方、十分に改善された場合
（ＹＥＳ判定の場合）には、セル２の配置結果データの
書き出しを行なって（図１２のステップＳ１２）、処理
を終了する。
【００５４】上述のようにバルク電源配線１を通常の配
線とみなして配線混雑度のコストに反映させることによ
り、実配線に、より近い配線を認識しながら、セル２の
配置状態の最適化（セル移動による配置改善）を行なう
ことができる。つまり、バルク電源配線１が通過する領
域では、その周辺の配線混雑コストが、他の箇所よりも
大きくなり、セル２がバルク電源配線１の周辺に集まり
すぎることはなく、適度な配線領域を確保することがで
きる。
線とみなして配線混雑度のコストに反映させることによ
り、実配線に、より近い配線を認識しながら、セル２の
配置状態の最適化（セル移動による配置改善）を行なう
ことができる。つまり、バルク電源配線１が通過する領
域では、その周辺の配線混雑コストが、他の箇所よりも
大きくなり、セル２がバルク電源配線１の周辺に集まり
すぎることはなく、適度な配線領域を確保することがで
きる。
【００５５】このように、本発明の一実施形態としての
セル配置装置１０によれば、バルク電源配線１の位置と
各セル２内の配線パターン３の配線層とを認識し、セル
２内の配線パターン３がバルク電源配線１とショートし
ないように考慮しながらセル２の配置処理を行なうこと
ができるので、バルク電源配線１のために従来は使用で
きなかった領域を効率よく利用し、しかも配線性の高い
配置結果を、処理時間の増大を招くことなく得ることが
可能となる。即ち、セル配置領域を確保でき、より多く
のセル２を一つのチップ上に効率よく搭載できるので、
ＬＳＩ等の集積回路の高密度化および多機能化の実現に
大きく寄与することになる。
セル配置装置１０によれば、バルク電源配線１の位置と
各セル２内の配線パターン３の配線層とを認識し、セル
２内の配線パターン３がバルク電源配線１とショートし
ないように考慮しながらセル２の配置処理を行なうこと
ができるので、バルク電源配線１のために従来は使用で
きなかった領域を効率よく利用し、しかも配線性の高い
配置結果を、処理時間の増大を招くことなく得ることが
可能となる。即ち、セル配置領域を確保でき、より多く
のセル２を一つのチップ上に効率よく搭載できるので、
ＬＳＩ等の集積回路の高密度化および多機能化の実現に
大きく寄与することになる。
【００５６】なお、上述した実施形態では、既配線がバ
ルク電源配線１である場合について説明したが、本発明
は、これに限定されるものではなく、バルク電源配線１
のみならず、例えばクロックツリー（クロック信号配
線）等の優先配線を考慮したセル配置に適用することも
可能であり、この場合も、上述した実施形態と同様の作
用効果を得ることができる。
ルク電源配線１である場合について説明したが、本発明
は、これに限定されるものではなく、バルク電源配線１
のみならず、例えばクロックツリー（クロック信号配
線）等の優先配線を考慮したセル配置に適用することも
可能であり、この場合も、上述した実施形態と同様の作
用効果を得ることができる。
【００５７】また、上述した実施形態では、セル２内の
配線パターン３とバルク電源配線１とがショートしない
ように考慮しながらセル２の配置を行なう場合について
説明したが、上述した実施形態と同様にして、複数のセ
ル２内の配線パターン３がショートしないように考慮し
ながら、これらの複数のセル２を部分的に重畳させて配
置することにより、さらに効率の良いセル配置を実現す
ることも可能である。
配線パターン３とバルク電源配線１とがショートしない
ように考慮しながらセル２の配置を行なう場合について
説明したが、上述した実施形態と同様にして、複数のセ
ル２内の配線パターン３がショートしないように考慮し
ながら、これらの複数のセル２を部分的に重畳させて配
置することにより、さらに効率の良いセル配置を実現す
ることも可能である。
【００５８】さらに、上述した実施形態では、配線層の
総数が３である場合について説明したが、本発明は、こ
れに限定れるものではなく、その数は２であっても４以
上であってもよい。そして、本発明は上述した実施形態
に限定されるものではなく、本発明とその趣旨を逸脱し
ない範囲で種々変形して実施することができる。
総数が３である場合について説明したが、本発明は、こ
れに限定れるものではなく、その数は２であっても４以
上であってもよい。そして、本発明は上述した実施形態
に限定されるものではなく、本発明とその趣旨を逸脱し
ない範囲で種々変形して実施することができる。
【００５９】
【発明の効果】以上詳述したように、本発明の集積回路
におけるセル配置方法および装置によれば、以下のよう
な効果ないし利点を得ることができる。 （１）バルク電源配線やクロック信号配線等の既配線が
使用していない配線層を認識し、その配線層のみを使用
しているセルを、既配線と重なる位置に配置できるの
で、従来は使用できなかった既配線と重なる領域を利用
することが可能になり、セル配置領域を確保でき、より
多くのセルを一つのチップ上に効率よく搭載できるの
で、集積回路の高密度化かつ多機能化に寄与するところ
が大きい（請求項１，６）。
におけるセル配置方法および装置によれば、以下のよう
な効果ないし利点を得ることができる。 （１）バルク電源配線やクロック信号配線等の既配線が
使用していない配線層を認識し、その配線層のみを使用
しているセルを、既配線と重なる位置に配置できるの
で、従来は使用できなかった既配線と重なる領域を利用
することが可能になり、セル配置領域を確保でき、より
多くのセルを一つのチップ上に効率よく搭載できるの
で、集積回路の高密度化かつ多機能化に寄与するところ
が大きい（請求項１，６）。
【００６０】（２）基本セルサイズに対応するサイト単
位毎に、セル内の配線パターンと既配線との同一配線層
での重畳状態を判断することにより、セル配置の許可／
不許可の判断処理を簡略化でき、処理時間の増大を招く
ことなく、セルの高密度配置を行なうことができる（請
求項２，７）。 （３）既配線が複数の配線層のうち所定層よりも上方側
もしくは下方側にのみ配線されている場合、サイト単位
毎に、セル内で使用する配線層の最上層もしくは最下層
を代表配線層として算出し、その代表配線層と既配線の
配線層とに基づいて、セル内の配線パターンと既配線と
の同一配線層での重畳状態を判断することにより、その
重畳状態に基づくセル配置の許可／不許可の判断処理を
容易に且つ短時間で行なうことができる（請求項３，
８）。
位毎に、セル内の配線パターンと既配線との同一配線層
での重畳状態を判断することにより、セル配置の許可／
不許可の判断処理を簡略化でき、処理時間の増大を招く
ことなく、セルの高密度配置を行なうことができる（請
求項２，７）。 （３）既配線が複数の配線層のうち所定層よりも上方側
もしくは下方側にのみ配線されている場合、サイト単位
毎に、セル内で使用する配線層の最上層もしくは最下層
を代表配線層として算出し、その代表配線層と既配線の
配線層とに基づいて、セル内の配線パターンと既配線と
の同一配線層での重畳状態を判断することにより、その
重畳状態に基づくセル配置の許可／不許可の判断処理を
容易に且つ短時間で行なうことができる（請求項３，
８）。
【００６１】（４）既配線が最上層または最下層に配線
されている場合、サイト単位毎に、セル内で使用する配
線層の最上層の位置を示す数値ｘと既配線について算出
した数値ｙとを比較するだけで、代表配線層と既配線の
配線層との重畳状態を判断することができるので、その
重畳状態に基づくセル配置の許可／不許可の判断処理を
極めて容易に且つ短時間で行なうことができる（請求項
４，９）。
されている場合、サイト単位毎に、セル内で使用する配
線層の最上層の位置を示す数値ｘと既配線について算出
した数値ｙとを比較するだけで、代表配線層と既配線の
配線層との重畳状態を判断することができるので、その
重畳状態に基づくセル配置の許可／不許可の判断処理を
極めて容易に且つ短時間で行なうことができる（請求項
４，９）。
【００６２】（５）配線の混雑度を既配線も加味しなが
らコストとして算出することで、実配線に、より近い配
線を認識しながら、セルの配置状態の最適化を行なえ、
配線性の高い配置結果を得ることができる（請求項５，
１０）。
らコストとして算出することで、実配線に、より近い配
線を認識しながら、セルの配置状態の最適化を行なえ、
配線性の高い配置結果を得ることができる（請求項５，
１０）。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施形態としてのセル配置装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】（ａ），（ｂ）はそれぞれセル内の配線パター
ンの例を模式的に示す斜視図である。
ンの例を模式的に示す斜視図である。
【図４】（ａ），（ｂ）はそれぞれ図３（ａ）および図
３（ｂ）に示すセルの配線パターンを簡略化した結果を
模式的に示す斜視図である。
３（ｂ）に示すセルの配線パターンを簡略化した結果を
模式的に示す斜視図である。
【図５】（ａ），（ｂ）はそれぞれ図３（ａ）および図
３（ｂ）に示すセルの配線パターンを簡略化した結果を
模式的に示す平面図である。
３（ｂ）に示すセルの配線パターンを簡略化した結果を
模式的に示す平面図である。
【図６】（ａ），（ｂ）はそれぞれ図３（ａ）および図
３（ｂ）に示すセルの配線パターンについて代表配線層
を算出した結果を示す図である。
３（ｂ）に示すセルの配線パターンについて代表配線層
を算出した結果を示す図である。
【図７】バルク電源配線の配線層を示す平面図である。
【図８】図７に示すバルク電源配線についてサイト単位
毎に算出されたバルク電源配線情報（既配線情報）を説
明するための図である。
毎に算出されたバルク電源配線情報（既配線情報）を説
明するための図である。
【図９】本実施形態におけるセルの配置許可の判断手法
を説明するための図である。
を説明するための図である。
【図１０】セル内の配線パターンとバルク電源配線との
重畳状態を示す模式的な斜視図である。
重畳状態を示す模式的な斜視図である。
【図１１】本実施形態での配線混雑度の算出手法を説明
するための図である。
するための図である。
【図１２】本実施形態のセル配置装置の動作を説明する
ためのフローチャートである。
ためのフローチャートである。
【図１３】バルク電源配線（既配線）の例を示す平面図
である。
である。
【図１４】図１３のＸIV部の拡大図である。
１ バルク電源配線（既配線） ２，２Ａ，２Ｂ，２ａ，２ｂ，２ｃ セル（ライブラリ
セル） ３ 配線パターン １０ セル配置装置 １１ 既配線情報格納部 １２ 配線パターン情報格納部 １３ 検索部 １４ 配置可否判断部 ２０ セル配置装置 ２１ 情報格納部 ２２ 電源配線情報格納部（既配線情報格納部） ２３ ライブラリセル内配線パターン情報格納部（配線
パターン情報格納部） ２４ サイト別配線情報計算部 ２５ 記憶部 ２６ セル内パターン情報記憶部 ２７ 電源配線情報記憶部（既配線情報記憶部） ２８ セル配置情報記憶部 ２９ コスト情報記憶部 ３０ セル配置処理部 ３１ セル配置先検索部（検索部） ３２ 配置可否判断部 ３３ コスト計算部 ３４ 配線混雑コスト計算部 ３５ セル移動処理部 ３６ セル移動可否判断部
セル） ３ 配線パターン １０ セル配置装置 １１ 既配線情報格納部 １２ 配線パターン情報格納部 １３ 検索部 １４ 配置可否判断部 ２０ セル配置装置 ２１ 情報格納部 ２２ 電源配線情報格納部（既配線情報格納部） ２３ ライブラリセル内配線パターン情報格納部（配線
パターン情報格納部） ２４ サイト別配線情報計算部 ２５ 記憶部 ２６ セル内パターン情報記憶部 ２７ 電源配線情報記憶部（既配線情報記憶部） ２８ セル配置情報記憶部 ２９ コスト情報記憶部 ３０ セル配置処理部 ３１ セル配置先検索部（検索部） ３２ 配置可否判断部 ３３ コスト計算部 ３４ 配線混雑コスト計算部 ３５ セル移動処理部 ３６ セル移動可否判断部
Claims (10)
- 【請求項１】 複数の配線層を有する集積回路を設計す
べく、セル配置前に配線された既配線が存在する状態で
セルを配置する際に、 該セル内の配線パターンと該既配線とが同一配線層で重
畳しない限り、該セルの、該既配線と重なる位置への配
置を許容することを特徴とする、集積回路におけるセル
配置方法。 - 【請求項２】 該セル内の配線パターンと該既配線との
同一配線層での重畳状態を、基本セルサイズに対応する
サイト単位毎に判断することを特徴とする、請求項１記
載の集積回路におけるセル配置方法。 - 【請求項３】 該既配線が該複数の配線層のうち所定層
よりも上方側もしくは下方側にのみ配線されている場
合、 該サイト単位毎に、該セル内で使用する配線層の最上層
もしくは最下層を代表配線層とし、 該代表配線層と該既配線の配線層とに基づいて、該セル
内の配線パターンと該既配線との同一配線層での重畳状
態を判断することを特徴とする、請求項２記載の集積回
路におけるセル配置方法。 - 【請求項４】 該既配線が、該複数の配線層である第１
層〜第ｎ層（ｎは自然数）のうち、最上層または最下層
の第ｎ層に配線されている場合、 該サイト単位毎に、該セル内で使用する配線層の最上層
または最下層が何番目の層であるかを数値ｘとして算出
するとともに、 該既配線が存在するサイト単位についてはｎを、該既配
線が存在しないサイト単位についてはｎ＋１を数値ｙと
して算出し、 該サイト単位毎に該数値ｘと該数値ｙとを比較し、該セ
ルの配置先において、該セルの全てのサイト単位の該数
値ｘが、対応するサイト単位の該数値ｙよりも小さい場
合、該代表配線層と該既配線の配線層とが重畳しないも
のと判断することを特徴とする、請求項３記載の集積回
路におけるセル配置方法。 - 【請求項５】 該セルの配置状態を最適化すべく、配線
の混雑度をコストとして見積もる際に、該セルの相互間
を結ぶ配線とともに該既配線も加味して該コストを算出
することを特徴とする、請求項１記載の集積回路におけ
るセル配置方法。 - 【請求項６】 複数の配線層を有する集積回路を設計す
べく、セル配置前に配線された既配線が存在する状態で
セルを配置するための装置であって、 該既配線の配線状態を記憶する既配線情報格納部と、 該セル内の配線パターンを記憶する配線パターン情報格
納部と、 該既配線情報格納部の該既配線の配線状態および該配線
パターン情報格納部の該セル内の配線パターンに基づい
て、該セルの配置先を検索する検索部と、 該検索部により該セルの配置先を検索する際に、該既配
線情報格納部の該既配線の配線状態および該配線パター
ン情報格納部の該セル内の配線パターンに基づいて該セ
ルの配置先での該セル内の配線パターンと該既配線との
重畳状態を判断し、該セル内の配線パターンと該既配線
とが同一配線層で重畳しない場合に該配置先への該セル
の配置を許可する配置可否判断部とをそなえたことを特
徴とする、集積回路におけるセル配置装置。 - 【請求項７】 該既配線情報格納部の該既配線の配線状
態および該配線パターン情報格納部の該セル内の配線パ
ターンに基づいて、基本セルサイズに対応するサイト単
位毎に、該既配線の配線層および該セル内で使用する配
線層をそれぞれ算出するサイト別配線情報計算部をそな
え、 該配置可否判断が、該サイト別配線情報計算部により算
出された該サイト単位の配線層に基づいて、該セル内の
配線パターンと該既配線との同一配線層での重畳状態を
該サイト単位毎に判断することを特徴とする、請求項６
記載の集積回路におけるセル配置装置。 - 【請求項８】 該既配線が該複数の配線層のうち所定層
よりも上方側もしくは下方側にのみ配線されている場
合、 該サイト別配線情報計算部が、該サイト単位毎に、該セ
ル内で使用する配線層の最上層もしくは最下層を代表配
線層として算出し、 該配置可否判断部が、該サイト別配線情報計算部により
算出された該セルについての該代表配線層と該既配線の
配線層とに基づいて、該セル内の配線パターンと該既配
線との同一配線層での重畳状態を判断することを特徴と
する、請求項７記載の集積回路におけるセル配置装置。 - 【請求項９】 該既配線が、該複数の配線層である第１
層〜第ｎ層（ｎは自然数）のうち、最上層または最下層
の第ｎ層に配線されている場合、 該サイト別配線情報計算部が、該サイト単位毎に、該セ
ル内で使用する配線層の最上層または最下層が何番目の
層であるかを数値ｘとして算出し該代表配線層の情報と
してセル内パターン情報記憶部に記憶させるとともに、
該既配線が存在するサイト単位についてはｎを、該既配
線が存在しないサイト単位についてはｎ＋１を数値ｙと
して算出して既配線情報記憶部に記憶させ、 該配置可否判断部が、該サイト単位毎に、該セル内パタ
ーン情報記憶部の該数値ｘと該既配線情報記憶部の該数
値ｙとを比較し、該セルの配置先において、該セルの全
てのサイト単位の該数値ｘが、対応するサイト単位の該
数値ｙよりも小さい場合、該代表配線層と該既配線の配
線層とが重畳しないものと判断することを特徴とする、
請求項８記載の集積回路におけるセル配置装置。 - 【請求項１０】 該検索部により検索された配置先に該
セルを配置した場合における配線の混雑度を、該既配線
も加味しながらコストとして算出するコスト計算部と、 該コスト計算部により算出された該コストが低下する場
合にのみ該配置先への該セルの移動を許可する、もしく
は、シミュレーティッド・アニーリング法で該コストを
移動条件に用いた時にその移動条件を満たす場合に該セ
ルの移動を許可するセル移動可否判断部とをそなえたこ
とを特徴とする、請求項６記載の集積回路におけるセル
配置装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06694497A JP3285134B2 (ja) | 1997-03-19 | 1997-03-19 | 集積回路におけるセル配置方法および装置 |
| US08/953,749 US6182271B1 (en) | 1997-03-19 | 1997-10-17 | Cell placement method and apparatus for integrated circuit and storage medium having cell placement program for integrated circuit stored thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06694497A JP3285134B2 (ja) | 1997-03-19 | 1997-03-19 | 集積回路におけるセル配置方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261719A true JPH10261719A (ja) | 1998-09-29 |
| JP3285134B2 JP3285134B2 (ja) | 2002-05-27 |
Family
ID=13330639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06694497A Expired - Fee Related JP3285134B2 (ja) | 1997-03-19 | 1997-03-19 | 集積回路におけるセル配置方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6182271B1 (ja) |
| JP (1) | JP3285134B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346871B2 (en) | 2004-12-13 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Method of estimating wiring complexity degree in semiconductor integrated circuit |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415425B1 (en) * | 1999-03-04 | 2002-07-02 | Xilinx, Inc. | Method for analytical placement of cells using density surface representations |
| JP4363716B2 (ja) * | 1999-06-25 | 2009-11-11 | 株式会社東芝 | Ｌｓｉの配線構造の設計方法 |
| US7155697B2 (en) * | 2001-08-23 | 2006-12-26 | Cadence Design Systems, Inc. | Routing method and apparatus |
| US6823499B1 (en) * | 2001-09-18 | 2004-11-23 | Lsi Logic Corporation | Method for designing application specific integrated circuit structure |
| US7013445B1 (en) * | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
| US7506295B1 (en) | 2002-12-31 | 2009-03-17 | Cadence Design Systems, Inc. | Non manhattan floor plan architecture for integrated circuits |
| US20040205685A1 (en) * | 2003-04-14 | 2004-10-14 | Kawasaki Microelectronics, Inc. | Routing method using a CAD tool |
| US7002191B2 (en) * | 2003-12-26 | 2006-02-21 | Lsi Logic Corporation | Single layer configurable logic |
| US20060053403A1 (en) * | 2004-09-09 | 2006-03-09 | Cowan Christopher R | System and method for routing clock signals from a clock trunk |
| US7225421B2 (en) * | 2005-01-28 | 2007-05-29 | International Business Machines Corporation | Clock tree distribution generation by determining allowed placement regions for clocked elements |
| US20070033562A1 (en) * | 2005-08-05 | 2007-02-08 | International Business Machines Corporation | Integrated circuit power distribution layout with sliding grids |
| US7454721B2 (en) * | 2006-02-27 | 2008-11-18 | International Business Machines Corporation | Method, apparatus and computer program product for optimizing an integrated circuit layout |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2938955B2 (ja) * | 1990-10-02 | 1999-08-25 | 株式会社日立製作所 | 半導体集積装置の配線方法 |
| US5303161A (en) * | 1990-12-10 | 1994-04-12 | Hughes Aircraft Company | Technology independent integrated circuit mask artwork generator |
| JPH0513577A (ja) * | 1991-06-28 | 1993-01-22 | Nec Corp | 半導体集積回路配線方式 |
| JPH0582642A (ja) | 1991-09-20 | 1993-04-02 | Nec Corp | 半導体集積回路 |
| JP3299842B2 (ja) * | 1994-05-19 | 2002-07-08 | 富士通株式会社 | 半導体集積回路の配置配線方法および装置 |
| JP3335250B2 (ja) * | 1994-05-27 | 2002-10-15 | 株式会社東芝 | 半導体集積回路の配線方法 |
| JP3227056B2 (ja) * | 1994-06-14 | 2001-11-12 | 富士通株式会社 | 図形処理方法及び図形処理装置 |
| JP3571369B2 (ja) * | 1994-06-16 | 2004-09-29 | 富士通株式会社 | 配線設計装置 |
| JPH09246391A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 配線設計方法および配線設計装置 |
| JP2858566B2 (ja) * | 1996-08-15 | 1999-02-17 | 日本電気株式会社 | 自動配線方法 |
| US5831870A (en) * | 1996-10-07 | 1998-11-03 | International Business Machines Corporation | Method and system for characterizing interconnect data within an integrated circuit for facilitating parasitic capacitance estimation |
| US6006024A (en) * | 1996-11-01 | 1999-12-21 | Motorola, Inc. | Method of routing an integrated circuit |
| US6002857A (en) * | 1996-11-14 | 1999-12-14 | Avant! Corporation | Symbolic constraint-based system for preroute reconstruction following floorplan incrementing |
-
1997
- 1997-03-19 JP JP06694497A patent/JP3285134B2/ja not_active Expired - Fee Related
- 1997-10-17 US US08/953,749 patent/US6182271B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346871B2 (en) | 2004-12-13 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Method of estimating wiring complexity degree in semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6182271B1 (en) | 2001-01-30 |
| JP3285134B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8516428B2 (en) | Methods, systems, and media to improve manufacturability of semiconductor devices | |
| US8788999B1 (en) | Automatic routing system with variable width interconnect | |
| US6240542B1 (en) | Poly routing for chip interconnects with minimal impact on chip performance | |
| US7530040B1 (en) | Automatically routing nets according to current density rules | |
| US7865858B2 (en) | Method, system, and article of manufacture for implementing metal-fill with power or ground connection | |
| JP3285134B2 (ja) | 集積回路におけるセル配置方法および装置 | |
| US6857107B2 (en) | LSI layout method and apparatus for cell arrangement in which timing is prioritized | |
| US6951007B2 (en) | Wire layout design apparatus and method for integrated circuits | |
| US6532581B1 (en) | Method for designing layout of semiconductor device, storage medium having stored thereon program for executing the layout designing method, and semiconductor device | |
| US20060064653A1 (en) | Automatic layout yield improvement tool for replacing vias with redundant vias through novel geotopological layout in post-layout optimization | |
| US7032190B2 (en) | Integrated circuits, and design and manufacture thereof | |
| US7373628B1 (en) | Method of automatically routing nets using a Steiner tree | |
| US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
| US7454734B2 (en) | Method of designing layout of semiconductor integrated circuit and apparatus for doing the same | |
| KR20170094744A (ko) | 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법 | |
| KR20040076586A (ko) | 반도체 집적 회로 및 그 설계 방법 | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| JP2002217300A (ja) | セル配置方法 | |
| US6925619B2 (en) | IC conductor capacitance estimation method | |
| JP2980316B1 (ja) | 階層レイアウト方法 | |
| JP3130810B2 (ja) | 自動配置配線方法 | |
| JP2004363294A (ja) | 半導体集積回路装置の電源レイアウト方法 | |
| Lu et al. | Improving Pin Accessibility of Standard Cells under Power/Ground Stripes | |
| JPH07122648A (ja) | 配線経路処理方法 | |
| JP3169069B2 (ja) | 半導体集積回路の階層レイアウトシステム、レイアウト方法及びこれが書き込まれた記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140308 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |