JPH09114876A - 配線パターンの設計方法、配線パターン設計装置、および多層配線基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】電気特性の優れた配線パターンを高配線率で自
動設計する。 【解決手段】信号層のペア（層ペア）を定義し（１
１）、上面と下面のスルーホールの短絡を防ぐための相
対的上下関係を接続区間毎に求める（１２）。この上下
関係は、干渉する２端子の内、上面の端子の接続区間を
上、下面の端子の接続区間を下として決定される。上の
接続区間は下のそれよりも上の層ペアで配線される。こ
の上下関係を守って配線するために、まず、最も上の層
ペアを選択し（１３）、上位の未配線接続区間が存在し
ない接続区間を抽出した後（１４）、それらの接続区間
を当該層ペアで配線する（１５）。以下、順次下の層ペ
アを処理対象にしながら（１６）、同様の配線試行（１
３〜１５）を行う。最後に、残った未配線接続区間に対
して、全信号層を用いた再配線を行う（１７）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリント基板やマ
ルチチップモジュールなどの配線基板の製造において、
配線パターンを決定する方法および装置に係り、特に、
両面に多数の端子が搭載された多層基板に好適な配線パ
ターン決定方法および装置に関する。

【０００２】

【従来の技術】両面に多数の端子を配した多層基板に対
して配線パターンの自動決定を行う方法としては、例え
ば、つぎの２つの方法が知られている。

【０００３】第１の方法は、「３次元配線法」と呼ばれ
る手法である。この手法によれば、たとえば、花房ら著
「多層セラミックプリント回路基板の３次元配線」の３
８６〜３８９頁(A. Hanafusa et al., "Three-Dimensio
nal Routing for MultilayerCeramic Printed Circuit
Boards、" in Proceedings of IEEE InternationalConf
erence on Computer-Aided Design、 pp.386-389、 199
0)に記載されているように、ある１つの接続区間を配線
するとき、基板内のすべての信号層を使用する。すなわ
ち、配線層に平行なＸ軸およびＹ軸と、配線層に垂直な
Ｚ軸とからなる３次元空間を想定し、この空間のＸ軸、
Ｙ軸、およびＺ軸のすべての方向について、配線経路を
網羅的に探索する。

【０００４】第２の方法は、Ｚ方向の配線自由度を制限
し、Ｘ方向層とＹ方向層からなる「層ペア」を単位とし
て配線を行う手法である。この手法では、接続区間に配
線を行なう層ペアを割当てた後、各層ペアにおいて、割
り当てられた接続区間を配線する。なお、基板表面の端
子と、割り当てられた層ペアとの導通は、端子から層ペ
アのいずれかの配線層まで延伸されたスルーホールによ
り確保される。基板の表面（上面）の端子と裏面（下
面）の端子とが、ＸＹ平面において同一座標にある場合
は、これらの端子から延伸されるスルーホールの長さ
を、基板厚さの１／２以下に短縮し、互いにショートし
ないようにする。なお、本明細書においては、層ペアの
配線層間の導通を図るため、基板の積層方向に沿って延
伸された配線をビアホールと呼び、基板表面の端子と配
線層との間の導通を図るため、基板の積層方向に沿って
延伸された配線をスルーホールと呼ぶ。

【０００５】

【発明が解決しようとする課題】前記第１の従来技術
は、基板内を隅なく探索するため高い配線率が得られる
ものの、広大な探索空間を用いるため、処理時間が大き
いという問題がある。このため、大規模の基板に対して
は適用がむずかしいという問題をもつ。また、基板内を
配線パターンが上下に行き来するため、電源層およびグ
ランド層に多数のクリアランス（穴）が空き、給電イン
ピーダンスが増大するという問題がある。この給電イン
ピーダンスの増大は、基準電位の変動を引き起こし、電
子装置の安定動作を阻害するので、電気特性上好ましく
ない。

【０００６】前記第２の従来技術は、経路探索の範囲を
２つの層に制限しているため、配線処理に要する時間が
短いという長所を持つ一方、両面に多数の端子を配した
高密度基板においては高い配線率を達成しえないという
問題を有する。これは、接続区間相互の位置関係に関し
て何等の戦略なしに、スルーホールの長さを決めている
（すなわち、接続する層ペアを決めている）ためであ
る。

【０００７】そこで本発明は、電気特性の優れた配線パ
ターンを高配線率で自動設計する配線方法および配線装
置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、複数の信号層と、該信号層表面に形成
された配線と、異なる信号層上の配線間を接続するビア
ホールと、基板表裏に設けられた複数の端子と、該端子
と上記配線とを接続するスルーホールとを備える多層配
線基板の、あらかじめ定められた上記端子間を結ぶ接続
区間を接続する配線パターンの設計方法において、隣接
する２以上の上記信号層からなる層グループを定義する
ステップと、上記接続区間の上下関係を定めるステップ
と、上記接続区間の上記上下関係に基づいて、上記接続
区間に上記層グループを割り当てるステップと、上記接
続区間を接続する配線パターンを決定するステップとを
有する配線パターンの設計方法と、この方法を用いて配
線パターンを設計する配線パターン設計装置とが提供さ
れる。

【０００９】ここで、上記配線パターンを決定するステ
ップは、上記接続区間の２端子のうちの第１の端子か
ら、上記割り当てられた層グループに属する信号層のう
ちのいずれかの表面に達するまで、積層方向に沿って延
伸された第１のスルーホールの、上記信号層表面に露出
した端部と、上記接続区間の２端子のうちの第２の端子
から、上記割り当てられた層グループに属する信号層の
うちのいずれかの表面に達するまで、積層方向に沿って
延伸された第２のスルーホールの、上記信号層表面に露
出した端部とを結ぶ、上記割り当てられた層グループに
属する信号層表面の上記配線と、該層グループに属する
信号層の少なくともいずれかを貫通する上記ビアホール
とのパターンを決定するステップである。

【００１０】なお、接続区間の上下関係を定めるステッ
プは、基板の表面に積層方向に沿って投影した影があら
かじめ定められた範囲内にある２つの上記端子の、基板
の積層方向に従って定められる上下関係を、それらの端
子をそれぞれ端点とする接続区間の上下関係とする処理
を含むことが望ましい。

【００１１】また、配線パターン未決定の上記接続区間
について、前述の３次元配線法により配線パターンを決
定するステップを、さらに備えていてもよい。この場
合、新たに配線を形成する信号層の層グループを再定義
し、この再定義した層グループを、未決定の接続区間に
割り当てて、この割り当てた層グループ内で配線を決定
するようにしてもよい。

【００１２】なお、多層配線基板の製造方法には、例え
ば、絶縁膜に、該絶縁膜を貫通するビアホールを形成
し、さらに、上記絶縁膜の表裏一方の面に導体により配
線を形成し、この配線およびビアホールを形成した絶縁
膜を複数枚積層して、加熱圧着する方法がある。本発明
では、このような多層配線基板の製造において、本発明
の配線パターン設計方法により設計したパターンで、配
線を形成する多層配線基板の製造方法が提供される。

【００１３】

【発明の実施の形態】本発明の多層配線方法および装置
は、経路探索の範囲を層グループに制限するので、短時
間で配線パターンを決定できる。また、本発明の多層配
線方法および装置は、電源層またはグランド層を介すこ
となく隣接する信号層グループを用いて配線を行うの
で、これらの信号層間を結ぶビアホールは電源層または
グランド層を通過することがない。したがって、電源層
とグランド層におけるクリアランスの面積が最小限に抑
えられ、よって給電インピーダンスの増大が抑えられ
る。

【００１４】本発明の多層配線基板の製造方法によれ
ば、基板表面の各端子から、積層方向に沿って、基板を
貫通するスルーホールを延伸すると、ショートあるいは
導体間隔違反を発生させるようなスルーホールが、スル
ーホール全数の８％以上を占めるような基板であって
も、上記ショートあるいは導体間隔違反を発生させるス
ルーホールの伸延される端子の９割以上が、互いに隣接
する２層の配線層の配線と、それらの配線層間のビアホ
ールと、該端子から積層方向に沿って該配線層に延伸さ
れたスルーホールとにより、所定の端子に電気的に接続
される。

【００１５】

【実施例】以下、本発明の実施例に係る配線パターン設
計装置を、図面を用いて詳細に説明する。

【００１６】Ａ．全体構成 （１）ハードウエア構成 本実施例の設計装置１００は、図１０に示すように、中
央演算処理装置（ＣＰＵ）１０１と、主記憶装置１０２
と、外部記憶装置１０３と、入出力装置１０４とを備え
る。入出力装置１０４は、ディスプレイＤ、キーボード
Ｋ、マウスＭ、およびプリンタＰを備える。ユーザは、
この入出力装置１０４を介して、設計装置１００に処理
の開始を指示し、自動配線処理の進行状況を監視するこ
とができる。

【００１７】（２）機能構成 つぎに、図２を用いて、本実施例の配線パターン設計装
置１００の機能構成を説明する。

【００１８】外部記憶装置１０３には、基板の情報をあ
らかじめ保持する基板情報ファイルＦ１と、配線のため
のネット情報および配線規則をあらかじめ保持するネッ
ト情報・配線規則ファイルＦ２と、配線禁止領域の情報
をあらかじめ保持する禁止情報ファイルＦ３と、配線パ
ターンの情報を保持するための配線パターン情報ファイ
ルＦ４とが備えられている。これらのファイルの内容
は、適宜、主記憶装置１０２に読み出され、参照、更新
される。

【００１９】配線パターン設計装置１００の設計部１０
５は、ファイルＦ１〜Ｆ４から配線処理に必要な情報を
読み込み、配線パターンを決定した後、その結果をファ
イルＦ４に格納する。設計部１０５は、多層配線制御部
２０、層ペア定義部２１、層ペア定義情報テーブル２
２、上下関係設定部２３、対象接続区間抽出部２４、層
ペア配線部２５、上下関係テーブル２６、対象接続区間
テーブル２７、および再配線部２８を備える。これらの
各部２０〜２１，２３〜２５，２８は、主記憶装置１０
２にあらかじめ保持されたインストラクションを、ＣＰ
Ｕ１０１が実行することにより実現される。なおこれら
の各部２０〜２１，２３〜２５，２８は、専用回路な
ど、ハードウエアにより実現してもよい。テーブル２
２，２６，２７は、主記憶装置１０２に確保された記憶
領域である。

【００２０】多層配線制御部２０は、層ペア定義部２
１、対象接続区間抽出部２４、上下関係設定部２３、層
ペア配線部２５、再配線部２８を起動すると共に、配線
処理全体の制御を行う。層ペア定義部２１は、基板情報
ファイルＦ１を参照し、層ペア定義情報テーブル２２を
作成する。上下関係設定部２３は、ネット情報・配線規
則ファイルＦ２を参照し、上下関係テーブル２６を作成
する。対象接続区間抽出部２４は、上下関係テーブル２
６を参照して、ネット情報・配線規則ファイルＦ２から
当該層ペアにおける対象接続区間を抽出した後、それら
の接続区間を対象接続区間テーブル２７に登録する。層
ペア配線部２５は、対象接続区間テーブル２７に登録さ
れた接続区間に対して、当該層ペアを用いた配線処理を
実行する。再配線部２８は、層ペア配線部２５による配
線試行において未配線となった接続区間に対して、すべ
ての信号層を用いた３次元配線法による配線処理を行
う。なお、ここで「配線処理」とは、配線パターンを決
定する処理のことである。また、「未配線」とは未だ配
線パターンを決定していないことを意味する。「配線試
行」とは、配線パターンの設計を試行することをいう。

【００２１】Ｂ．ファイル構成 （１）基板情報ファイルＦ１ 基板情報ファイルＦ１のデータ構成例を図１１に示す。
基板情報ファイルＦ１は、設計する基板の設計事項に基
づき、基板サイズに関する情報をあらかじめ保持する基
板サイズ記憶領域１１１と、層構成に関する情報をあら
かじめ保持する層構成記憶領域１１２とを備えるファイ
ルである。なお、層構成記憶領域１１２に保持される層
ペア番号は、図１１に示したように、あらかじめふられ
ていてもよく、また、すべての層について空欄（ＮＵＬ
Ｌ）であってもよい。すべての層について層ペア番号が
空欄の場合には、本システムの層ペア定義部２１が層ペ
ア番号を決定する。

【００２２】なお、本実施例では、図１２に示すよう
に、基板表面の横方向をＸ軸、縦方向をＹ軸とし、基板
平面の４頂点のうちのいずれか一つをこのＸＹ平面の原
点（０，０）とする。配線可能な矩形領域（配線領域）
や、配線禁止領域など、基板内の領域は、該領域の頂点
のうちのいずれか一点である原点と、その対角点とを用
いて表現される。

【００２３】（２）ネット情報・配線規則ファイルＦ２ ネット情報・配線規則ファイルＦ２は、図１３に示すよ
うに、接続区間ごとに、両端の端子座標（Ｘ座標，Ｙ座
標，層番号）や、配線長制限情報、配線のライン属性、
スルーホールおよびビアホールの属性を、あらかじめ保
持するファイルである。なお、ラインとは、信号層表面
に形成される平面配線を意味する。また、本実施例で
は、スルーホールおよびビアホールは、いずれも積層方
向（信号層表面の法線方向）に延伸される導体配線であ
る。

【００２４】（３）禁止情報ファイルＦ３ 禁止情報ファイルＦ３は、図１４に示すように、あらか
じめ定められた配線禁止領域が、原点座標（Ｘ座標，Ｙ
座標，層番号）と、対角点座標（Ｘ座標，Ｙ座標，層番
号）とにより記憶されている。

【００２５】（４）配線パターン情報ファイルＦ４ 配線パターン情報ファイルＦ４は、配線パターンの設計
結果を格納する領域である。なお、すでに設計された接
続区間がある場合には、該接続区間の情報が、この配線
パターン情報ファイルＦ４にあらかじめ保持されてい
る。

【００２６】配線パターン情報ファイルＦ４は、図１５
に示すように、接続区間ごとに、ライン、スルーホー
ル、およびビアホールの情報を保持するための管理情報
記憶領域１５１と、ラインごとに、始点、終点、および
幅を保持するためのライン情報記憶領域１５２と、スル
ーホールごとに、始点、終点、穴半径、およびランド半
径を保持するためのスルーホール情報記憶領域１５３
と、ビアホールごとに、始点、終点、穴半径、およびラ
ンド半径を保持するためのビアホール情報記憶領域１５
４とを備える。なお、ランドとは、図１６に示すよう
に、ラインとの接触不良を防止するためにスルーホール
およびビアホールの周囲に設けられる補強用導体のこと
である。

【００２７】Ｃ．配線設計処理 つぎに、本実施例の配線パターン設計装置１００による
配線設計処理の手順を、図１を用いて説明する。

【００２８】まず、多層配線制御部２０は、層ペア定義
部２１を起動する。層ペア定義部２１は、配線処理の対
象となる多層基板において、隣接した信号層のペアを複
数定義し、定義結果を、層ペア定義情報テーブル２２に
格納する（ステップ１１）。この信号層のペアを、層ペ
アと呼ぶ。なお、本実施例では、平面配線を隣接する２
層の信号層により行なうが、３層以上の層を用いて平面
配線を行なうようにしてもよい。この場合、ステップ１
１では、この３層以上の層のグループを定義するように
する。

【００２９】各々の層ペアは、ひとつのＸ方向層とひと
つのＹ方向層とから成る。Ｘ方向層は、主としてＸ方向
にパターンを配する信号層であり、Ｙ方向層は、主とし
てＹ方向にパターンを配する信号層である。これら２層
上の配線パターンは、ビアホールにより接続される。

【００３０】つぎに、多層配線制御部２０は、上下関係
設定部２３を起動する。上下関係設定部２３は、接続区
間の間に存在する上下関係を求め、結果を上下関係テー
ブル２６に格納する（ステップ１２）。なお、設計対象
の基板における上下はあらかじめ定められており、表裏
の一方の面を「上面」、他方を「下面」とする。ここ
で、接続区間とは、配線パターンで接続すべき２つの端
子の接続関係を示す。また、接続区間の上下関係は、ど
ちらの接続区間を相対的に上面に近い層ペアで配線すべ
きかを示すものであり、該接続区間に割り当てられる
（すなわち、平面配線に用いられる）層ペアの上下関係
を示す。ステップ１２において、上下関係設定部２３
は、上面の端子と下面の端子とが干渉する場合（ここで
干渉とは、２端子からそれぞれ積層方向にスルーホール
を延伸したときに、それらのスルーホールの間でショー
トあるいは導体間隔違反が生じることをいう）、これら
の互いに干渉する端子をそれぞれ含む接続区間につい
て、上面の端子を含む接続区間を「上」、下面の端子を
含む接続区間を「下」とする。これは、上面の端子を含
む接続区間を下面の端子を含む接続区間よりも、上面に
近い層ペアで配線するようにするためである。

【００３１】なお、本実施例では、ある２つの導体１
ａ，１ｂの間隙の幅がｄであるとき、 ｄ＜ｍａｘ（導体１ａの最小導体間隔，導体１ｂの最小
導体間隔） ならば、「導体間隔違反」であるとする。この最小導体
間隔は、ネット情報・配線規則ファイルＦ２に定義され
ている。

【００３２】接続区間とその間の上下関係とは、有向グ
ラフで表現することが可能である。そこで、本実施例の
説明では、接続区間の上下関係を示すために、接続区間
をノードとして表現し、上下関係を有向枝で表現した有
向グラフ（以下、「上下関係グラフ」と呼ぶ）を用い
る。

【００３３】つぎに、多層配線制御部２０は、未だ配線
試行が行われていない層ペアのうち、上面に最も近い層
ペアを選択し（ステップ１３）、対象接続区間抽出部２
４を起動する。

【００３４】起動された対象接続区間抽出部２４は、上
下関係テーブル２６に保持された、接続区間の上下関係
の情報を用いて、未配線の接続区間のうち最も上位のも
の（それ自身よりも上位の未配線の接続区間が存在しな
い未配線接続区間）をすべて抽出し、抽出結果を対象接
続区間テーブル２７に格納する（ステップ１４）。な
お、既に配線決定済みの接続区間のノードと、該ノード
を起点とする有向枝とは、上下関係グラフから削除され
るため、ここで抽出される接続区間は、上下関係グラフ
において、その接続区間を示すノードを終点とする有向
枝がひとつもないノードとして示される。

【００３５】つぎに、多層配線制御部２０は、層ペア配
線部２５を起動する。層ペア配線部２５は、ステップ１
３において選択された層ペアにおいて、直前のステップ
１４で抽出されたすべての接続区間の配線試行を行う。
層ペア配線部２５は、配線設計が成功した接続区間につ
いては、決定された配線の情報を配線パターン情報ファ
イルＦ４に格納した後、上下関係テーブルから、該接続
区間の情報、および、該接続区間を起点とする有向枝
（上下関係）の情報を削除する（ステップ１５）。

【００３６】以上により１層ペアにおける配線試行が完
了するので、多層配線制御部２０は、他に未試行の層ペ
アがあれば、処理をステップ１３に戻し、未試行の層ペ
アがなければ、再配線部２８を起動する（ステップ１
６）。起動された再配線部２８は、残っている未配線の
接続区間に対して、すべての信号層を用いた３次元配線
法による配線試行を行う（ステップ１７）。

【００３７】なお、ステップ１２は、ステップ１１に先
行してもよい。また、ステップ１４は、ステップ１３に
先行してもよい。また、ステップ１７は、不要であれば
省略してもよい。

【００３８】Ｄ．各テーブルのデータ構成 （１）層ペア定義情報テーブル２２ 層ペア定義情報テーブル２２は、図１７に示すように、
信号層の層番号ごとに、該信号層の属す層ペアの番号の
格納領域を備える。

【００３９】（２）上下関係テーブル２６ 上下関係テーブル２６は、図１８に示すリストテーブル
１８１と、図１９（ａ）に示す親ノード（上位の接続区
間）のリスト１８２と、図１９（ｂ）に示す子ノード
（下位の接続区間）のリスト１８３とを備える。リスト
テーブル１８１は、接続区間（ノード）ごとに、親ノー
ドのリストを示すポインタ１８１１と、子ノードのリス
トを示すポインタ１８１２とを備える。また、親ノード
のリスト１８２は、親ノードごとに、他の親ノードへの
ポインタを備え、子ノード（下位の接続区間）のリスト
１８３は、子ノードごとに、他の子ノードへのポインタ
を備える。

【００４０】ある接続区間に子ノード（下位の接続区
間）があるか否かは、「子ノードへのポインタ」が空欄
（ＮＵＬＬ）であるか否かにより判定される。また、あ
る接続区間に親ノード（上位の接続区間）があるか否か
は、「親ノードへのポインタ」が空欄（ＮＵＬＬ）であ
るか否かにより判定される。

【００４１】なお、図１８に示したテーブル２６のデー
タ内容は、図９（ｂ）の上下関係グラフＲにより示され
る上下関係を示している。なお、上下関係グラフにおい
て、丸４ａは接続区間（ノード）を表し、矢印４ｂは上
下関係（有向枝）を表す。

【００４２】すなわち、接続区間ａおよびｍは、上位お
よび下位のいずれの接続区間も存在しない接続区間であ
る。すなわち、接続区間ａおよびｍの端子は、いずれも
他の端子と干渉しない位置にある。接続区間ｃについて
は、上位の接続区間は存在せず、下位には接続区間ｄが
あり、この接続区間ｄの下位には、接続区間ｅおよびｋ
がある。接続区間ｅには下位の接続区間は存在しない
が、接続区間ｋの下位には、接続区間ｆがある。また、
接続区間ｆにの上位には、接続区間ｋの他に、接続区間
ｇおよびｈがあり、これらの上位には接続区間は存在し
ない。

【００４３】したがって、この関係を表すデータを保持
する上下関係テーブル２６は、図１９に示したように、
親ノードのリスト１８２として、ノードｄの親ノードの
リスト１８２１と、ノードｅの親ノードのリスト１８２
２と、ノードｋの親ノードのリスト１８２３と、ノード
ｆの親ノードのリスト１８２４，１８２５，１８２６と
を備え、子ノードのリスト１８３として、ノードｃの子
ノードのリスト１８３１と、ノードｄの子ノードのリス
ト１８３２，１８３３と、ノードｇの子ノードのリスト
１８３４と、ノードｈの子ノードのリスト１８３５と、
ノードｋの子ノードのリスト１８３６とを備える。

【００４４】これらのリストのポインタにより示される
関係を図示すると、図２７および図２８のようになる。
図２７は、親ノードリストへのポインタ１８１１と親ノ
ードリスト１８２とによるリストを模式的に図示したも
のであり、図２８は、子ノードリストへのポインタ１８
１２と子ノードリスト１８３によるリストを模式的に図
示したものである。

【００４５】（３）対象接続区間テーブル２７ 対象接続区間テーブル２７は、図２０に示すように、処
理対象の接続区間数と、接続区間番号との格納領域を備
える。

【００４６】Ｅ．各部の処理 （１）層ペア定義処理（ステップ１１） 図３に、ステップ１１における層ペア定義部２１の処理
の詳細手順を示す。この層ペア定義処理において、ま
ず、層ペア定義部２１は、基板情報ファイルＦ１に層ペ
ア情報の定義が登録されているか否か検査し（ステップ
３１）、すでに登録されていれば、基板情報ファイルＦ
１に登録されていた層ペア情報を、層ペア定義情報テー
ブル３２に登録して（ステップ３４）、処理を終了し制
御を多層配線制御部２０に戻す。基板情報ファイルＦ１
にまだ登録されていなければ、層ペア定義部２１は、基
板内の信号層を抽出し（ステップ３２）、部品層、電源
層、グランド層などを介さずに、直接隣り合う信号層の
ペアを作成して（ステップ３３）、作成した信号層のペ
アを、層ペア定義情報テーブル３２に登録して（ステッ
プ３４）、処理を終了し制御を多層配線制御部２０に戻
す。

【００４７】（２）上下関係設定処理（ステップ１２） 図４に、ステップ１２における上下関係設定部２３の処
理の詳細手順を示す。この上下関係設定処理（ステップ
１２）において、上下関係設定部２３は、まず、基板上
面に設けられる端子Ｐ１を任意にひとつ選ぶ（ステップ
４１）。ここで「端子」は、自動配線の対象である信号
端子のみを考える。以下のステップでも同様とする。

【００４８】つぎに、上下関係設定部２３は、端子Ｐ１
と干渉する下面の端子が存在するか否かを調べる（ステ
ップ４２）。もし存在しなければ、上下関係設定部２３
は、処理をステップ４４に進め、存在すれば、その下面
の端子Ｐ２を含む接続区間と、端子Ｐ１を含む接続区間
と端子Ｐ２を含む接続区間の間の上下関係を求め、上下
関係テーブル２６に登録する（ステップ４３）。

【００４９】たとえば、端子Ｐ１を含む接続区間がａ、
ｂ、ｃの３つ、端子Ｐ２を含む接続区間がｄ、ｅの２つ
である場合、これらの間には、（ａ→ｄ）、（ａ→
ｅ）、（ｂ→ｄ）、（ｂ→ｅ）、（ｃ→ｄ）、および、
（ｃ→ｅ）の６つの上下関係が存在する。ここで、上下
関係（ａ→ｄ）は、接続区間ａを接続区間ｄよりも相対
的に上面に近い層ペアで配線すべきことを表す。他の上
下関係についても同様である。

【００５０】以上の処理により、ステップ４１で選択さ
れた端子を含む接続区間の子ノードの登録がなされたこ
とになる。つぎに、上下関係設定部２３は、上面に未処
理の端子が存在するか否か検査し、存在すれば処理をス
テップ４１に戻し、存在しなければ処理を終了して制御
を多層配線処理部２０に返す（ステップ４４）。

【００５１】（３）処理対象の接続区間の抽出処理（ス
テップ１４） 図５に、ステップ１４における対象接続区間抽出部２４
の詳細手順を示す。この処理対象の接続区間の抽出処理
（ステップ１４）において、まず、対象接続区間抽出部
２４は、未処理の未配線接続区間のうちから、任意に接
続区間ｎを一つ選択し（ステップ５１）、この接続区間
ｎよりも上位に未配線の接続区間が存在するか否か（す
なわち、上下関係テーブルに、接続区間ｎの親ノードが
登録されているか否か）を調べる（ステップ５２）。対
象接続区間抽出部２４は、もし存在しなければ、その接
続区間を対象接続区間テーブル２７に登録し（ステップ
５３）、存在すれば、処理をステップ５４に進める。ス
テップ５４において、対象接続区間抽出部２４は、他に
未処理の（すなわち、ステップ５１において選択してい
ない）接続区間があるか否か検査し、あれば、処理をス
テップ５１に戻し、なければ、処理を終了して制御を多
層配線制御部２０に戻す（ステップ５４）。

【００５２】（４）配線試行処理（ステップ１５） 図６に、ステップ１５における層ペア配線部２５の詳細
手順を示す。この配線試行処理（ステップ１５）におい
て、層ペア配線部２５は、ステップ１３において選択さ
れた層ペア（以下、「当該層ペア」と呼ぶ）での対象接
続区間を「自由度」の小さい順に並べ替える（ステップ
６０１）。ここで接続区間の「自由度」とは、その接続
区間を割り当てることができる層ペアの数であり、下式
で計算される。

【００５３】 自由度＝層ペア数−当該層ペア番号＋１−段数 ここで、「当該層ペア番号」は、上面から数えて当該層
ペアが何番目に当たるかを示す数である。したがって、
「層ペア数−当該層ペア番号＋１」は、当該層ペアを含
めて、幾つの層ペアが残されているかを示す。また、
「段数」は次のように求める。当該接続区間を起点とし
て有向枝（上下関係テーブル２６における子ノードへの
ポインタ）をたどり、行き止まり（子ノードへのポイン
タが空欄（ＮＵＬＬ））となるまでに通過する有向枝の
数をカウントする。枝分かれする場合は、すべてのパス
について有向枝をカウントし、最大の通過数を求める。
この最大の通過数を「段数」とする。つまり、段数は、
当該接続区間よりも下位の接続区間の配線のために最小
限残しておくべき層ペア数を表している。

【００５４】つぎに、層ペア配線部２５は、ステップ６
０１で定めた配列順序の先頭（すなわち、「自由度」の
最も小さい）の接続区間（以下、接続区間ｋとして説明
する）を処理対象とし（ステップ６０２）、当該層ペア
への、接続区間ｋの端子からのスルーホール延伸を妨げ
る障害物が存在するか調べる（ステップ６０３）。つま
り、層ペア配線部２５は、ステップ６０３において、ネ
ット情報・配線規則ファイルＦ２、禁止情報ファイルＦ
３、および配線パターンファイルＦ４に保持された情報
を基に、スルーホールを当該層ペアまで延伸させた場
合、ショートあるいは導体間隔違反が生じる配線パター
ンや非信号ピン、配線禁止領域が存在するかどうかを調
べる。層ペア配線部２５は、もし存在すれば、処理をス
テップ６０９へ進め、存在しなければ、処理をステップ
６０４に進める。

【００５５】ステップ６０４において、層ペア配線部２
５は、接続区間ｋを除くすべての接続区間について、端
子の近傍座標を接続区間ｋの配線処理（ステップ６０
５）の間のみ配線禁止とする。この処理の目的は、他の
接続区間のために、スルーホール延伸用の空領域を確保
しておくことである。配線禁止の設定範囲は、スルーホ
ールの径および最小導体間隔（ネット情報・配線規則フ
ァイルＦ２に登録されている）により決める。

【００５６】つぎに、層ペア配線部２５は、当該層ペア
において、接続区間ｋの両端の端子座標（Ｘ，Ｙ）を探
索始点と探索終点とし、この探索始点から探索終点まで
の配線経路を探索する（ステップ６０５）。探索の結
果、配線経路が発見されれば、層ペア配線部２５は、当
該接続区間の両端子と発見された配線経路とを接続する
スルーホールの位置を決定して、発見された配線経路と
スルーホールとの情報を、配線パターン情報ファイルＦ
４に格納し（ステップ６０７）、接続区間ｋと該接続区
間ｋを起点とする有向枝とを上下関係テーブルから削除
する（ステップ６０８）。

【００５７】ステップ６０５において、配線経路が発見
されなければ、層ペア配線部２５は、いま試行を行った
接続区間ｋの他に、当該層ペアに割り当てられた（対象
接続区間テーブルに登録された）未処理の接続区間があ
るか否か判定し、あれば、ステップ６０１において定め
られた配線順序における次の接続区間を処理対象の接続
区間ｋとして処理をステップ６０３に戻し（ステップ６
１０）、他に未処理の処理対象接続区間がなければ、処
理を終了して制御を多層配線制御部２０へ戻す（ステッ
プ６０９）。

【００５８】Ｆ．適用例 以上、本実施例の配線パターン設計装置１００の処理手
順を説明したが、以下に、簡単な適用例を示す。図２１
〜図２６に、配線パターン設計装置１００による配線設
計処理のプロセスを模式的に示す。

【００５９】（１）配線試行前 上下関係の決定（ステップ１２）が終了した時点での、
配線設計状況を、図２１に示す。なお、図２１（ａ）
に、多層配線基板８における、側面から見た端子および
接続区間の位置関係を模式的に表す配線図を示し、図２
１（ｂ）に、上下関係テーブル２６に保持された接続区
間の上下関係を示す上下関係グラフＲを示した。

【００６０】なお、配線図において、四角形１は端子を
表し、端子１間を結ぶ実線は、すでに決定された（配線
パターン情報ファイルＦ４に登録された）配線パターン
を表し、端子１間を結ぶ点線４は配線パターンの決定さ
れていない接続区間を表す。配線パターンは、スルーホ
ール２、ライン５、およびビアホール６から構成され
る。ライン（平面配線）は、一般に、折れ曲がりを含ん
だ複雑な形状を持つが、本実施例における配線図では、
便宜上、直線で表現した。

【００６１】多層配線基板８は、１０層の信号層Ｘ１、
Ｙ１、Ｘ２、Ｙ２、Ｘ３、Ｙ３、Ｘ４、Ｙ４、Ｘ５、お
よびＹ５を備え、それらは、ステップ１１において５つ
の層ペアＬＰ１、ＬＰ２、ＬＰ３、ＬＰ４、ＬＰ５にグ
ループ化されている。なお、層ペアと層ペアとの間に挿
入される電源層およびグランド層の図示は省略した。基
板８の両面には端子１が設けられ、６つの接続区間ａ、
ｂ、ｃ、ｄ、ｅ、ｆ、ｇが定められている。これらのう
ち接続区間ｂは、既に配線パターンが決定され、あらか
じめ配線パターン情報ファイルＦ４に登録されている。

【００６２】この多層配線基板８の接続区間には、（ｃ
→ｄ）、（ｄ→ｅ）、および、（ｇ→ｆ）の３つの上下
関係が存在する。この基板８の接続区間の上下関係を上
下関係グラフＲとして表すと、図２１（ｂ）のようにな
る。接続区間ａは、他の接続区間との間に上下関係を持
たないため、グラフの中で孤立している。

【００６３】さて、上下関係グラフＲにおいて、それ自
身よりも上位の接続区間が存在しない接続区間（それを
起点とする有向枝がひとつもない接続区間）は、ａ、
ｃ、およびｇの３つである。したがって、これらの接続
区間が層ペアＬＰ１での試行対象となる。

【００６４】（２）第１の層ペアにおける配線処理終了
後 最も上の層ペアＬＰ１における配線処理（ステップ１
５）が終了した時点の設計状況を、図２２に示す。な
お、図２２（ａ）は配線パターン情報ファイルＦ４に登
録された配線パターンを示す配線図であり、図２１
（ｂ）は、上下関係テーブル２６に保持された接続区間
の上下関係を示す上下関係グラフＲである。

【００６５】層ペアＬＰ１における配線処理（ステップ
１５）では、接続区間ａ、ｇの配線パターンが決定さ
れ、これらの接続区間のノードが上下関係グラフＲから
削除されている。一方、接続区間ｃについては、接続区
間ｂの配線パターンが障害となり、配線経路が発見され
なかったため、接続区間ｃのノードが上下関係グラフＲ
内に残っている。さて、この時点で、それ自身よりも上
位の接続区間が存在しない接続区間は、ｃとｆとの２つ
である。したがって、これらの接続区間が層ペアＬＰ２
での試行対象となる。

【００６６】（３）第２の層ペアにおける配線処理終了
後 上から２番目の層ペアＬＰ２における配線処理（ステッ
プ１５）が終了した時点の設計状況を、図２３に示す。
なお、図２３（ａ）は配線パターン情報ファイルＦ４に
登録された配線パターンを示す配線図であり、図２３
（ｂ）は、上下関係テーブル２６に保持された接続区間
の上下関係を示す上下関係グラフＲである。

【００６７】層ペアＬＰ２における配線処理（ステップ
１５）では、接続区間ｆの配線が決定され、そのノード
が上下関係グラフＲから削除されている。一方、接続区
間ｃは、接続区間ｂの配線パターンが障害となり、未配
線のまま残っている。この時点で、それ自身よりも上位
の接続区間が存在しない接続区間はｃのみである。した
がって、層ペアＬＰ３での試行対象は接続区間ｃのみと
なる。

【００６８】（４）第３の層ペアにおける配線処理終了
後 上から３番目の層ペアＬＰ３における配線処理（ステッ
プ１５）が終了した時点の設計状況を、図２４に示す。
なお、図２４（ａ）は配線パターン情報ファイルＦ４に
登録された配線パターンを示す配線図であり、図２４
（ｂ）は、上下関係テーブル２６に保持された接続区間
の上下関係を示す上下関係グラフＲである。

【００６９】層ペアＬＰ３における配線処理（ステップ
１５）では、接続区間ｃの配線が決定され、そのノード
が上下関係グラフＲから削除されている。この時点で、
自分自身よりも上位の接続区間が存在しない接続区間は
ｄである。したがって、層ペアＬＰ４での試行対象はｄ
となる。

【００７０】（５）第４の層ペアにおける配線処理終了
後 上から４番目の層ペアＬＰ４における配線処理（ステッ
プ１５）が終了した時点の設計状況を、図２５に示す。
なお、図２５（ａ）は配線パターン情報ファイルＦ４に
登録された配線パターンを示す配線図であり、図２５
（ｂ）は、上下関係テーブル２６に保持された接続区間
の上下関係を示す上下関係グラフＲである。

【００７１】層ペアＬＰ４における配線処理（ステップ
１５）では、接続区間ｄの配線が決定され、そのノード
が上下関係グラフＲから削除されている。この時点で、
それ自身よりも上位の接続区間が存在しない接続区間は
ｅである。したがって、層ペアＬＰ５での試行対象はｅ
となる。

【００７２】（６）第５の層ペアにおける配線処理終了
後 上から５番目の層ペアＬＰ５における配線処理（ステッ
プ１５）が終了した時点の設計状況を、図２６に示す。
なお、図２６（ａ）は配線パターン情報ファイルＦ４に
登録された配線パターンを示す配線図であり、図２６
（ｂ）は、上下関係テーブル２６に保持された接続区間
の上下関係を示す上下関係グラフＲである。

【００７３】層ペアＬＰ５における配線処理（ステップ
１５）では、接続区間ｅが配線が決定され、そのノード
が上下関係グラフＲから削除されている。こうして、す
べての接続区間の配線が完了する。このとき、上下関係
グラフＲは空になっている。

【００７４】ここで述べた適用例では、すべての接続区
間の配線が層ペア配線部２５による配線処理により決定
されたため、再配線部２８による３次元配線法を用いた
再配線処理（ステップ１７）は行なわれない。しかし、
未配線の接続区間が残っている場合には、再配線部２８
により、すべての信号層を対象とする３次元配線法を用
いた再配線処理（ステップ１７）により、残った接続区
間の配線を決定する。

【００７５】（７）多点ネットを含む配線への適用例 図２１〜図２６に示した例では、２つの端子のみからな
るネット（異なる接続区間が端子を共有することがない
（すなわち、すべての接続区間が２つの端子のみからな
るネットである）が、本実施例の配線パターン設計装置
１００は、３つ以上の端子からなるネット（多点ネッ
ト）に対しても適用できる。図９に、多点ネットを含む
多層配線基板８の例を示す。なお、図９（ａ）は配線パ
ターン情報ファイルＦ４に登録された配線パターンを示
す配線図であり、図９（ｂ）は、上下関係テーブル２６
に保持された接続区間の上下関係を示す上下関係グラフ
Ｒである。

【００７６】この基板８では、５つの端子１ａ，１ｂ，
１ｃ，１ｄ，１ｆからなるネットが１つ存在する。この
ため、上下関係グラフＲは枝分かれを含んだ複雑なもの
となっている。なお、接続区間ｍについては、上面の端
子と下面の端子が同一のＸＹ座標に存在するが、このよ
うな接続区間については、単にスルーホールを伸長する
ことによって配線される。

【００７７】Ｇ．再配線処理 層ペア配線部２５による（配線処理ステップ１５）で
は、一般に、下記のような未配線が残ることが多い。

【００７８】（Ａ）上下関係グラフが深いことによる未
配線 （Ｂ）サイクルによる未配線 上記（Ａ）の未配線は、たとえば次のような場合に生じ
る。前述の適用例では、配線に５つの層ペアが使用され
ているが、仮に４つの層ペアしか存在しないとすると、
接続区間ｅが未配線となる。このように、必要な層ペア
数よりも基板の層ペア数が少ない場合、未配線が生じ
る。

【００７９】上記（Ｂ）の未配線は、上下関係グラフ
が、図８に示すような「サイクル」を含むときに生じ
る。なお、「サイクル」とは、有向枝をたどると、起点
のノードに復帰してしまう状態をいう。図８（ａ）は、
基板８における、側面から見た端子および接続区間の位
置関係を模式的に表す配線図であり、図８（ｂ）は、上
下関係テーブル２６に保持された接続区間の上下関係を
示す上下関係グラフＲである。配線図において、四角形
１は端子を表し、端子１間を結ぶ点線４は配線パターン
の決定されていない接続区間を表す。

【００８０】接続区間ａ、ｂは、両端子ともＸＹ座標が
重なっており、接続区間ａからｂへ向かう有向枝と、接
続区間ｂからａへ向かう有向枝とが定義されている（す
なわちサイクルが生じている）。これらの接続区間ａ、
ｂは、ステップ１５においては、いずれも未配線として
残る。

【００８１】以上のような未配線は、３次元配線法によ
る再配線（ステップ１７）を行うことで解消できる。す
なわち、すべての層ペアにおける配線試行後に、未配線
の接続区間が残っている場合には、再配線部２８によ
り、すべての信号層を対象とする３次元配線法を用いた
再配線処理が行なわれ（ステップ１７）、残った接続区
間の配線が決定される。

【００８２】Ｈ．実装例 図７（ｂ）に、本発明の多層配線方法に好適なコンピュ
ータ用実装系の一例を模式的に示す。この実装系（マル
チチップモジュール）は、ＬＳＩパッケージ７、多層配
線基板８、プリント基板９の３階層により構成される。
ＬＳＩパッケージ７は多層配線基板８上に搭載され、多
層配線基板８はプリント基板９上に搭載されている。

【００８３】これらのうち、多層配線基板８を、図７
（ａ）に拡大して図示する。多層配線基板８の上面の端
子１は、ＬＳＩパッケージ７との接続のための端子であ
り、下面の端子１は、プリント基板との接続のための入
出力端子である。これら両面の端子からはスルーホール
２が伸びている。基板内部のスルーホール２は、本来外
部からは観察されないが、図７（ａ）では、模式的に内
部のスルーホール２を図示した。

【００８４】多層配線基板８は、多数の信号層（たとえ
ば２６層）を含む多層基板である。信号層は、Ｘ方向層
（Ｘ１、Ｘ２、…、Ｘ１３）とＹ方向層（Ｙ１、Ｙ２、
…、Ｙ１３）とからなり、これらは層ペアを構成してい
る。層ペアと層ペアとの間には、必要に応じて電源層Ｖ
またはグランド層Ｇが挿入されている。

【００８５】多層配線基板８は、上面に約１９、６０
０、下面に約４、４００の信号端子を備える。これら端
子のうち、上面と下面の間で干渉が生じる端子は約２、
０００であり、これは全信号端子の約８％に相当する。
また、上面と下面の干渉に係わる接続区間（すなわち上
下関係の存在する接続区間）は約２、０００であり、こ
れは全接続区間数１３、７００の約１５％に相当する。
このように多数の干渉が存在する基板では、接続区間の
上下関係が複雑であるため、この基板８の配線パターン
の決定には、上下関係を系統的に管理する本実施例の配
線パターン設計装置１００を用いることが適している。
このことを説明する実験結果を以下に示す。

【００８６】上述の多層配線基板８に対して、従来の層
ペア配線法を用いて配線パターンを決定したところ、未
配線の接続区間が４２９本残った。この結果から、従来
の層ペア配線法を用いた場合、上下関係に係わる接続区
間（約２、０００）のうち、約２割が未配線となること
が分かる。これらの未配線を解消するには、３次元配線
法による経路探索が必要となる。

【００８７】これに対し、同じ多層配線基板８に対し
て、本実施例の配線パターン設計装置１００を用いて配
線パターンを決定したところ、再配線部２８による３次
元配線法を用いた再配線を行なう前の段階で、未配線の
接続区間は２本であった。

【００８８】なお、図７に示した多層配線基板８は、上
面にＬＳＩパッケージ、下面に入出力端子を搭載した基
板であるが、本実施例の配線パターン設計装置１００
は、両面にＬＳＩパッケージ７を搭載する基板の配線設
計にも適する。

【００８９】また、本実施例の配線パターン設計装置１
００によれば、層ペア配線における配線順序を決定する
際、自由度の小さい順に対象接続区間を並べ替えている
ので、自由度の小さい接続区間を優先的に配線でき、よ
って高い配線率を達成できるという効果がある。さら
に、本実施例の配線パターン設計装置１００によれば、
未配線の接続区間に対して、３次元配線法による再配線
処理を行うので、より高い配線率を達成できる。また、
本実施例により配線設計された多層回路基板８では、層
ペアと層ペアとの間に、クリアランスの少ない電源層Ｖ
またはグランド層Ｇを配することができるので、信号層
間のクロストークが抑えられる。

【００９０】Ｉ．変形例 前記実施例では、上面に近い層ペアから順に配線を行っ
ているが、下面に近い層ペアから配線を行ってもよい。
また、前記実施例では、層ペアを配線処理の単位として
いるが、必ずしも層ペアである必要はない。たとえば、
Ｘ方向の配線量がＹ方向の配線量に比べて特に多い基板
であれば、２つのＸ方向層と１つのＹ方向層から成る層
グループを単位として配線を行っても良い。

【００９１】

【発明の効果】本発明によれば、経路探索の範囲を層グ
ループに制限しているので、配線処理に要する時間が短
いという効果がある。また、本発明の多層配線方法によ
れば、隣接する信号層を用いて配線を行い、ビアホール
が電源層とグランド層を通過することがないので、電源
層とグランド層におけるクリアランス（穴）の面積が最
小限に抑えられ、電気特性の優れた配線パターンが生成
できるという効果がある。

【図面の簡単な説明】

【図１】 実施例における配線設計処理の手順を示すフ
ローチャートである。

【図２】 実施例における配線パターン設計装置の機能
ブロック図である。

【図３】 層ペア定義処理の詳細手順を示すフローチャ
ートである。

【図４】 上下関係決定処理を示すフローチャートであ
る。

【図５】 処理対象接続区間抽出処理の詳細手順を示す
フローチャートである。

【図６】 配線処理の詳細手順を示すフローチャートで
ある。

【図７】 実施例の配線パターン設計装置による配線設
計を行なうのに好適な、コンピュータ用実装系の一例を
表す説明図である。

【図８】 サイクルを含む上下関係グラフの例を示す説
明図である。

【図９】 多点ネットを含む多層配線基板とその上下関
係グラフとを示す説明図である。

【図１０】 実施例の配線パターン設計装置のハードウ
エア構成図である。

【図１１】 基板情報ファイルのデータ構成例を示す説
明図である。

【図１２】 本実施例における領域の定義方法を示す説
明図である。

【図１３】 ネット情報・配線規則ファイルのデータ構
成例を示す説明図である。

【図１４】 禁止情報ファイルのデータ構成例を示す説
明図である。

【図１５】 配線パターン情報ファイルのデータ構成例
を示す説明図である。

【図１６】 ランドの説明図である。

【図１７】 層ペア定義情報テーブルのデータ構成例を
示す説明図である。

【図１８】 上下関係テーブルのリストテーブルのデー
タ構成例を示す説明図である。

【図１９】 上下関係テーブルのリストのデータ構成例
を示す説明図である。

【図２０】 対象接続区間テーブルのデータ構成例を示
す説明図である。

【図２１】 上下関係決定処理終了時点の設計状況を示
す説明図である。

【図２２】 最も上の層ペアにおける配線処理終了時の
設計状況を示す説明図である。

【図２３】 上から２番目の層ペアにおける配線処理終
了時の設計状況を示す説明図である。

【図２４】 上から３番目の層ペアにおける配線処理終
了時の設計状況を示す説明図である。

【図２５】 上から４番目の層ペアにおける配線処理終
了時の設計状況を示す説明図である。

【図２６】 上から５番目の層ペアにおける配線処理終
了時の設計状況を示す説明図である。

【図２７】 上下関係テーブルにおける、親ノードのリ
ストの連結関係を示す模式図である。

【図２８】 上下関係テーブルにおける、子ノードのリ
ストの連結関係を示す模式図である。

【符号の説明】

１…端子、２…スルーホール、４…接続区間、４ａ…ノ
ード、４ｂ…有向枝、５…ライン、６…ビアホール、７
…ＬＳＩパッケージ、８…多層配線基板、９…プリント
基板、２０…多層配線制御部、２１…層ペア定義部、２
２…層ペア定義情報テーブル、２３…上下関係設定部、
２４…対象接続区間抽出部、２５…層ペア配線部、２６
…上下関係テーブル、２７…対象接続区間テーブル、２
８…再配線部、１００…配線パターン設計装置、１０１
…中央演算処理装置（ＣＰＵ）、１０２…主記憶装置、
１０３…外部記憶装置、１０４…入出力装置、１０５…
設計部、１１１…基板サイズ記憶領域、１１２…層構成
記憶領域、１５１…管理情報記憶領域、１５２…ライン
情報記憶領域、１５３…スルーホール情報記憶領域、１
５４…ビアホール情報記憶領域、Ｄ…ディスプレイ、Ｋ
…キーボード、Ｍ…マウス、Ｐ…プリンタ、Ｆ１…基板
情報ファイル、Ｆ２…ネット情報・配線規則ファイル、
Ｆ３…禁止情報ファイル、Ｆ４…配線パターン情報ファ
イル、Ｘ１，Ｘ２，Ｘ３，Ｘ４，Ｘ５等…Ｘ方向層、Ｙ
１，Ｙ２，Ｙ３，Ｙ４，Ｙ５等…Ｙ方向層、ＬＰ１，Ｌ
Ｐ２，ＬＰ３，ＬＰ４，ＬＰ５…層ペア、Ｖ…電源層、
Ｇ…グランド層、Ｒ…上下関係グラフ、ａ，ｃ，ｄ，
ｅ，ｆ，ｇ，ｈ，ｋ…接続区間を識別する記号。

Claims (7)

【特許請求の範囲】
1. 【請求項１】複数の信号層と、該信号層表面に形成され
   た配線と、異なる信号層上の配線間を接続するビアホー
   ルと、基板表裏に設けられた複数の端子と、該端子と上
   記配線とを接続するスルーホールとを備える多層配線基
   板の、あらかじめ定められた上記端子間を結ぶ接続区間
   を接続する配線パターンの設計方法において、 隣接する２以上の上記信号層からなる層グループを定義
   するステップと、 上記接続区間の上下関係を定めるステップと、 上記接続区間の上記上下関係に基づいて、上記接続区間
   に上記層グループを割り当てるステップと、 上記接続区間を接続する配線パターンを決定するステッ
   プとを有し、 上記配線パターンを決定するステップは、 上記接続区間の２端子のうちの第１の端子から、上記割
   り当てられた層グループに属する信号層のうちのいずれ
   かの表面に達するまで、積層方向に沿って延伸された第
   １のスルーホールの、上記信号層表面に露出した端部
   と、 上記接続区間の２端子のうちの第２の端子から、上記割
   り当てられた層グループに属する信号層のうちのいずれ
   かの表面に達するまで、積層方向に沿って延伸された第
   ２のスルーホールの、上記信号層表面に露出した端部と
   を結ぶ、 上記割り当てられた層グループに属する信号層表面の上
   記配線と、該層グループに属する信号層の少なくともい
   ずれかを貫通する上記ビアホールとのパターンを決定す
   るステップであることを特徴とする配線パターンの設計
   方法。
2. 【請求項２】請求項１において、 上記接続区間の上下関係を定めるステップは、 基板表裏の上記端子のうち、該端子を基板の表面に積層
   方向に沿って投影して得られる影があらかじめ定められ
   た範囲内にある２つの上記端子の、基板の積層方向に従
   って定められる上下関係を、それらの端子をそれぞれ端
   点とする接続区間の上下関係とする処理を含むことを特
   徴とする配線パターンの設計方法。
3. 【請求項３】請求項１において、 配線パターン未決定の上記接続区間について、 ３次元配線法により配線パターンを決定するステップ
   を、さらに備えることを特徴とする配線パターンの設計
   方法。
4. 【請求項４】複数の信号層と、該信号層表面に形成され
   た配線と、異なる信号層上の配線間を接続するビアホー
   ルと、基板表裏に設けられた複数の端子と、該端子と上
   記配線とを接続するスルーホールとを備える多層配線基
   板の配線パターンを設計する配線パターン設計装置にお
   いて、 隣接する２以上の上記信号層からなる層グループを定義
   する手段と、 上記端子間の接続区間の上下関係を定める手段と、 上記接続区間の上記上下関係に基づいて、上記接続区間
   に上記層グループを割り当てる手段と、 上記接続区間を接続する配線パターンを決定する手段と
   を有し、 上記配線パターンを決定する手段は、 上記接続区間の２端子のうちの第１の端子から、上記割
   り当てられた層グループに属する信号層のうちのいずれ
   かの表面に達するまで、積層方向に沿って延伸された第
   １のスルーホールの、上記信号層表面に露出した端部
   と、 上記接続区間の２端子のうちの第２の端子から、上記割
   り当てられた層グループに属する信号層のうちのいずれ
   かの表面に達するまで、積層方向に沿って延伸された第
   ２のスルーホールの、上記信号層表面に露出した端部と
   を結ぶ、 上記割り当てられた層グループに属する信号層表面の上
   記配線と、該層グループに属する信号層の少なくともい
   ずれかを貫通する上記ビアホールとのパターンを決定す
   ることを特徴とする配線パターンの設計装置。
5. 【請求項５】請求項４において、 上記接続区間の上下関係を定める手段は、 基板の表面に積層方向に沿って投影した影があらかじめ
   定められた範囲内にある２つの上記端子の、基板の積層
   方向に従って定められる上下関係を、それらの端子をそ
   れぞれ端点とする接続区間の上下関係とすることを特徴
   とする配線パターンの設計装置。
6. 【請求項６】複数の信号層と、該信号層表面に形成され
   た配線と、異なる信号層上の配線間を接続するビアホー
   ルと、基板表裏に設けられた複数の端子と、該端子と上
   記配線とを接続するスルーホールとを備える多層配線基
   板の製造方法において、 あらかじめ定められた上記端子間を結ぶ接続区間を接続
   する配線を、 隣接する２以上の上記信号層からなる層グループを定義
   するステップと、 上記接続区間の上下関係を定めるステップと、 上記接続区間の上記上下関係に基づいて、上記接続区間
   に上記層グループを割り当てるステップと、 上記接続区間を接続する配線パターンを決定するステッ
   プとにより決定されたパターンで形成する工程を有し、 上記配線パターンを決定するステップは、 上記接続区間の２端子のうちの第１の端子から、上記割
   り当てられた層グループに属する信号層のうちのいずれ
   かの表面に達するまで、積層方向に沿って延伸された第
   １のスルーホールの、上記信号層表面に露出した端部
   と、 上記接続区間の２端子のうちの第２の端子から、上記割
   り当てられた層グループに属する信号層のうちのいずれ
   かの表面に達するまで、積層方向に沿って延伸された第
   ２のスルーホールの、上記信号層表面に露出した端部と
   を結ぶ、 上記割り当てられた層グループに属する信号層表面の上
   記配線と、該層グループに属する信号層の少なくともい
   ずれかを貫通する上記ビアホールとのパターンを決定す
   るステップであることを特徴とする多層配線基板の製造
   方法。
7. 【請求項７】複数の信号層と、該信号層表面に形成され
   た配線と、異なる信号層上の配線間を接続するビアホー
   ルと、基板表裏に設けられた複数の端子と、該端子と上
   記配線とを接続するスルーホールとを備える多層配線基
   板において、 上記端子全数のうち、第１の端子を中心とするあらかじ
   め定められた範囲内に、該第１の端子を備える表面へ、
   第２の端子を積層方向に沿って投影して得られる影が存
   在する上記第１の端子の数が８％以上であり、 前記第１の端子の９割以上は、該第１の端子を端点とす
   る接続区間を結ぶ導体パターンのうちの配線部分が、一
   層または隣接する二層の上記信号層表面に形成されてい
   ることを特徴とする多層配線基板。