JPS6327977A - 接栓配線決定方式 - Google Patents

接栓配線決定方式

Info

Publication number
JPS6327977A
JPS6327977A JP61172640A JP17264086A JPS6327977A JP S6327977 A JPS6327977 A JP S6327977A JP 61172640 A JP61172640 A JP 61172640A JP 17264086 A JP17264086 A JP 17264086A JP S6327977 A JPS6327977 A JP S6327977A
Authority
JP
Japan
Prior art keywords
wiring
plug
ics
connection
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61172640A
Other languages
English (en)
Inventor
Akira Ichikawa
明 市川
Yoshihiro Kawada
川田 義弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi High Tech Corp
Original Assignee
Hitachi Ltd
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP61172640A priority Critical patent/JPS6327977A/ja
Publication of JPS6327977A publication Critical patent/JPS6327977A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業−1−の利用分野] この発明は、接栓配線決定方式に関し、特に、ICを多
数搭載したパノケーノにおいて接栓とICの各ピンとを
短い距離で効率よく自動配線することができるような接
栓配線決定方式に関する。
[従来の技術] 従来、パッケージ等にあっては、その端部に複数の接栓
(基板コネクタ端子部又はエツジ)が設けられていて、
1つの接栓には、−股に、20から80以上もの接栓端
子が表面乃至表面及び裏面に設けられている。そして、
接栓の各端子とICの各ビンとの接続は、コンピュータ
により割付は段1)1され、シミュレーションされて自
動配線がなされる。
しかし、近年では、パッケージ基板上に搭載されるIC
は、高密度化の観点から増加し、しかも高い集積度のも
のであり、その接続ピン数は非常に多くなってきている
[解決しようとする問題点コ しかし、接栓とそれが接続されるICビンとの配線距離
がより短くなるように接栓端子が選択されるために、接
続対象となる接栓端子か−・箇所に集中してしまうこと
が発生する。したがって、自動配線処理を行うと、未配
線本数が多く発生し、配線できないICピンが多く生じ
る欠点がある。
また、接栓端子の割付けがIC自動配線処理の後に行わ
れるために、使用される接栓端子に偏りが生じて配線で
きないことも発生し、未配線部分が多くなる。しかも、
同−ICから接続される接栓端rピンを固定とした場合
には、それが接続優先処理の対象から外され、接続対象
が減少して配線の自由度がなくなる。したがって、自動
選択できる接栓端子が少なくなり、極端に離れた端子と
配線しなけらばならなくなってしまう欠点がある。
[発明の目的コ この発明は、このような従来技術の問題点を解決するも
のであって、ICのピン数が多くても均等に短い距離で
自動配線できる接栓配線決定方式を提供することを目的
とする。
[問題点を解決するための手段] この発明の特徴は、接栓側から接続すべきICを選択す
るものであって、前記の目的を達成するためのこの発明
の接栓配線決定方式における手段は、配線についての優
先順位を付けて接栓の端子を複数のブロックに分割し、
接栓に接続される基板I−の複数のICをそれぞれグル
ープ分けして複数のブロックに各グループをそれぞれ割
付け、優先順位に従って選択されるあるブロックの接栓
端rに対してそのブロック対応のグループのなかから未
接続ICを選択して、あるブロックの接栓端子に対する
接続対象とするとするというものである。
[作用コ このように接栓の端子をihのブロックに分割して、あ
らかじめそれに接続されるIC群が決定されて接続を割
付けることから、一つの端子又はその近傍に配線が混み
合うことがなく、均等化される。その結果、未配線IC
ピンがほとんどなくなり、使用する接栓端Yが平均化さ
れ、しかも平均距離に近い形で多くのICピンを接続で
き、効率よい自動配線がvJJ能となる。
また、ICのうち接栓接続に関係する複数のICを、接
続する接栓のほぼ中央位置の線]−に優先的にレイアウ
トされれば、ICビンから接栓までの距離は、両側でと
のブロックの接栓に対して配線されても、極端に遠(な
ることは生じず、そのプロ、り内で優先的に短い距離が
選択され、極端に長い距離の配線が発生しない。
[実施例コ 以ド、この発明の一実施例について図面を参照して詳細
に説明する。
第1図は、この発明の接栓配線決定方式を適用するパッ
ケージの外観図、第2図(a)は、接栓配線決定方式を
適用した場合の接栓部分の分割の仕方を説明する部分拡
大図、第2図(b)は、その分割状態と割付けの優先順
位の具体例の説明図、第2図(c)は、他の分割状態と
割付けの優先順位の説明図、第3図は、接栓の分割され
た各ブロックに対するICのグループとの関係付けを示
す接栓ブロック−グループ対応テーブルの説明図、第4
図は、接栓ネットテーブルの説明図、第5図は、接栓ネ
ットチープル決定処理の流れ図である。
第1図において、7は、パッケージであり、そのノ、(
板1の−1−には、複数のIC2a、  ・・、・・。
21、・・、2nが搭載されている。3.4は、いわゆ
るメインエツジとして設けられた接栓であり、それぞれ
複数の端r3aj3b、・・・、3m、4a、4b、 
 ・・・、4λを灯している。また、5.6は、サブエ
lジである。そして、IC2t 、22.2Jは、それ
ぞれ接栓3の端子に接続されるICであって、1つのグ
ループを形成しており、接栓3の中央線」二の位置にほ
ぼ一致するように優先的にレイアウトされている。
各接栓3,4は、第2図(a)に見るように、複数の接
栓を含むいくつかのブロックBl、B++l、・・・に
分割されて管理され、例えば64ビンの接栓を例として
均等に分割するとすれば、第2図(b)の接栓りに見る
ように8ビンごとに均等にブロックB t + B 2
1  ・―・、BEの8つのブロックとなる。また、複
数の接栓に対しては第2図(C)のような分割の仕方を
してもよい。
第2図(b)及び(C)に見る各ブロックに付された数
字は、それぞれのブロックの優先順位を示すものであっ
て、第2図(b)では、ブロックBSが最優先とされ、
次に、ブロックB4.プロ、り6の順となっている。
このようにブロック分割され、かつ優先順位が付られれ
た各ブロックには、配線されるべきICがそれぞれグル
ープ化されて割付けられる。この割付は状態を示すのが
第3図・の接栓ブロック−グループ対応テーブル10で
ある。
接栓ブロック−グループ対応テーブル10は、ブロック
の優先順位順に七から順次配列されていて、ブロック8
欄11には、ブロック名が書込まれ、接栓端子番号群欄
12には、そのブロックに属する接栓アドレス(番号)
が書込まれ、次のグループ8欄13には、そのブロック
に割当てられるICのグループ名9例えばA、  B、
  ・・Φが書込まれる。ICアドレス群欄14には、
1つ前のグループ8欄13のグループに属するIC番号
(ICアドレス)が書込まれる。また、最後の配線済み
フラグ欄15は、あるブロックの接栓端子の配線が決定
されたことを示すものであって、すべて決定したときに
ここにフラグがセットされる。
さて、今仮に前記IC27,22,2aのグループを、
例えばグループAとして、このグループAか第2図(b
)に見る優先順位一番のプロ、りBsに対して割付けら
れているとする。このようなブロックとグループとの割
付は状態を軍すのが第3図の接栓ブロック−グループ対
応テーブル10の第1行目のようになる。
一方、第4図に見る接栓ネットテーブル20は、自動配
線のためのテーブルであって、その接続接栓欄21は、
接続対象となる接栓のブロックごとにまとめて順次その
端子番号単位に記述されている欄であり、種別欄21a
と接栓番号欄21b、その端子番号欄21c1そしてそ
の端子が固定端子か接続禁止端子かを示す既決配線フラ
グ欄21dとからなる。ここに固定端子とは、特定の配
線ラインに対し端子があらかじめ割当てられている場合
に使用され、それは例えば電源配線淳に該当する。この
端子は、接続するIC及びそのピンがすでに決定されて
いるものである。接続禁止端rとは、あるICのピンと
接続組合せが決定された端子であって、各端子(固定端
子以外)は、配線が決定された時点で1llr1次この
接続禁止端子とされる。
これら固定端子と接続禁止端子とは接栓ネットテーブル
20の接栓化づ対応でそれぞれそれを4<すフラグ情報
により示される。なお、このような各欄から構成される
接続接栓欄21は、既決配線フラグ欄21dを除いて各
ブロックごとにまとめられてあらかじめ各情報が書込み
済みのものである。なお、種別欄21a、後述する種別
欄22aは、例えばICなら1.接栓なら2というよう
にそれを表すコードが書込まれる。
次の接続IC欄22は、あるブロックの接栓に対して接
続対象となるICをそのピン番号単位に記述する欄であ
り、種別欄22aとIC番号欄22b1そのピン番号欄
22c1そしてそのピンか固定ピンか接続禁IIピンか
を示す既決配線フラグ欄22dとからなる。ここに、種
別欄21 a +  22aには、接栓かICかを示す
種別コード及びIC番号(アドレス)がそれぞれ記述さ
れる。なお、固定ピン、接続禁止ピンは、前記の固定端
イ、接続禁止端子に対応する。
ところで、空き接栓端rか盃かは、固定端子か接続禁止
端子かを示す既決配線フラグ欄21dを参!!(I し
てなされ、固定端−rフラグ又は禁市端rフラグが立て
られているときには、すでに接続が決定され、他のピン
との接続ができないもの、すなわち、空き接続端子では
ないことを意味する。
次のグループ欄23は、IC番号欄22bの各ICが属
するグループが書込まれる。
次に、その接続決定処理について第5図の流れ図に従っ
て説明する。
まず、ステップ■で接栓ブロック−グループ対応テーブ
ルlOを参照して、優先度の高いプロ・ツクが配線済み
か否かを、その配線済みフラグ欄15を先頭から順に検
索する。そしてフラグが立っていない最初のブロックを
選択し、ステ、ツブ■にて接栓ネットテーブル20を参
照してそのブロックの接栓端子が未接続か否かを、その
既配線フラグ欄21dにより判定してそのブロックの未
接続端子を選択する。
次のステップ■では、接栓ブロック−グループ対応テー
ブル10のIYi記で選択した接栓ブロックからこれに
対するグループ8欄13を参照してICのグループ名称
を得て、さらに接栓ネ、ソトテープル20のグループ欄
23を先のグループ名をキーとして参照してそのグルー
プ内のICのうち選択したICに未接続ピンがあるIC
か否かにより未接続ICか否かを判定して未接続ICを
選択する。そして、選択される未接続ICが複数あると
きには、その配線が最短となるICを選択する。
゛ ここで、配線が最短となるICは、そのブロックの
未配線端子とICの未配線ピンとの接続距離の平均値に
より決定されるが、最短となる端子を有するピンをもつ
ICとしてもよい。
このようにして未接続ピンを持つICが決定されると、
ステップ■にて、そのプロ、ツクの未接続端子に対して
、そのICの未接続ピンとの接続が短くなる組合せで接
栓の各端子とピンとを決定して、接栓ネットテーブル2
0の接続接栓欄21の種別、接栓番号(接栓アドレス)
、端子番号の欄を参照し、現在接続対象となっている接
栓端子に対応する位置の既配線フラグ!1121 dに
禁止端子フラグが書込まれ、さらにそれに対応する接続
IC欄22の各欄に種別、ICM号(ICアドレス)、
ピン番号、既配線フラグ(禁止ピンフラグ)がそれぞれ
書込まれる。
ここで、接続対象となったICの接続ピンと接続対象と
なっているブロックの未接続端子との間でその数が一致
せずに、IC接続ピン側が多い場合には、ICに未接続
なピンが残っていまう。このような場合には、ステップ
■にて、現在のブロック名(その番号)から隣接するブ
ロック名(番号)を得て、接続するブロックの空き端子
に接続する。これは、接栓ネットテーブル20の隣接す
る端子に対応する接続接栓欄21が検索され、その対応
する接栓接続端子の対応する位置の既配線フラグ欄21
dに禁止フラグが書込まれ、さらにそれに対応する接続
IC欄22の各欄に種別、前記未接続のまま残されたI
C番?3 (I Cアドレス)、そのピン番号、既配線
フラグ(禁止ピンフラグ)がそれぞれuF込まれる。
このようにしであるブロックの接栓端子すへてか配線済
みになると、接栓ブロック−グループ対応テーブル10
の配線フラグ欄15に配線済みをノ1くすフラグが書込
まれる。
そして、ステップ■にて、接栓ネットテーブル20を参
照して、未配線ブロックがないか否かが判定されて、す
べてについて配線が決定されている場合には、IC側の
ピン接続がすべて配線されたことが確認されたときに、
終了となる。
この判定で、配線対象となる接続ブロックがある場合に
は、ステップ■へと戻り、同様な処理が繰り返される。
このような手続きを経て各接栓端子とそれに接続される
ICピンとの関係を決定して行き、第4図に見る接栓ネ
ットテーブル20が作成され、これが自動配線テーブル
として完成し、接栓ネットテーブル20を参!!(I 
して実際のパッケージにおけるICと接栓との接続が実
行される。
このように接続対象となる端rをブロックで制限し、優
先1110位を付けて各ブロックを選択し、接栓端r側
から配線先を決定することにより、特定の端子とか、近
い端r−に配線が集中していまうことかなく、均笠に分
散配置できる。その結果、配線の途中で配線できなくな
ったり、未配線部分が残らすに済む。
以l−説明してきたが、実施例においては、1つの接栓
を中心に説明しているが、1つのパッケージに複数の接
栓が設けられていても同様に適用できることはもちろん
である。
また、実施例では、グループの1つとして、そのグルー
プの各ICが接栓のほぼ中央位置の線ヒに優先的にレイ
アウトされている例を挙げているが、これは、左右のI
Cピンが均等に短くなるように配線するための配慮であ
って、必ずしもこのようなレイアウトを採る必要はない
[発明の効果] 以1−の説明から理解できるように、この発明にあって
は、配線についての優先順位を付けて接栓の端−r−を
複数のブロックに分割し、接栓に接続される基板上の複
数のICをそれぞれグループ分けして複数のブロックに
各グループをそれぞれ割付け、優先順位に従って選択さ
れるあるブロックの接栓y+4 J’に対してそのプロ
、り対応のグループのなかから未接続ICを選択して、
あるブロックの接栓端子に対する接続対象とするもので
あるので、一つの端子又はその近傍に配線が混み合うこ
とがなく、均等化される。その結果、未配線ICピ/が
ほとんどなくなり、使用する接栓端子が平均化され、し
かも・[i−均距離に近い形で多くのICピンを接続で
き、効率よい自動配線が可能となる。
また、ICのうち接栓接続に関係する複数のICを、接
続する接栓のほぼ中央位置の線」二に優先的にレイアウ
トされれば、ICピンから接栓までの距離は、両側でど
のブロックの接栓に対して配線されても、極端に遠(な
ることは生じず、そのブロック内で優先的に短い距離が
選択され、極端に長い距離の配線が発生しない。
【図面の簡単な説明】
第1図は、この発明の接栓配線決定方式を適用するパッ
ケージの外観図、第2図(a)は、接栓配線決定方式を
適用した場合の接栓部分の分割の11方を説明する部分
拡大図、第2図(b)は、その分割状態と割付けの優先
順位の具体例の説明図、第2図(c)は、他の分割状態
と割付けの優先順位の説明図、第3図は、接栓の分割さ
れた各プロ、りに対するICのグループとの関係付けを
示す接栓ブロンクーグループ対応テーブルの説明図、第
4図は、接栓ネットチープルの説明図、第5図は、接栓
ネy)テーブル決定処理の流れ図である。 1・・・基板、2 a、  2 n−I Cs3a+ 
3b+ 3m+  4a+  4b+ 4ヌ・・・接栓
端子、5,6・・・サブエツジ、7・・・パッケージ、
10・・・接栓ブロンクーグループ対応テーブル、11
・・・ブロック8欄、 12・・・接栓端子番号群欄、 13・・・グループ2欄、 14・・・ICアドレス群欄、 15・・・配線済みフラグ欄、 20・・・十妾栓ネットテーブル。 21・・・接続接栓欄、22・・・接続IC方欄。 21d、22d・・・既決配線フラグ欄。

Claims (6)

    【特許請求の範囲】
  1. (1)配線についての優先順位を付けて接栓の端子を複
    数のブロックに分割し、前記接栓に接続される基板上の
    複数のICをそれぞれグループ分けして前記複数のブロ
    ックに前記各グループをそれぞれ割付け、前記優先順位
    に従って選択されるあるブロックの接栓端子に対してそ
    のブロック対応の前記グループのなかから未接続ICを
    選択して、前記あるブロックの接栓端子に対する接続対
    象とすることを特徴とする接栓配線決定方式。
  2. (2)グループの未接続ICの選択は、未接続ICのう
    ち配線が短くできるICを優先的に選択することを特徴
    とする特許請求の範囲第1項記載の接栓配線決定方式。
  3. (3)配線が短くできるICとしては、各接栓端子とI
    Cピンとの平均配線距離が他のICよりも短いものであ
    ることを特徴とする特許請求の範囲第2項記載の接栓配
    線決定方式。
  4. (4)配線が短くできるICとしては、各接栓端子とI
    Cピンとの配線が最短配線距離を有するものであること
    を特徴とする特許請求の範囲第2項記載の接栓配線決定
    方式。
  5. (5)複数のICのうち接栓接続に関係する複数のIC
    を、接続する接栓のほぼ中央位置の線上に優先的にレイ
    アウトして基板上に配列することを特徴とする特許請求
    の範囲第1項乃至第4項のうちのいずれか1項記載の接
    栓配線決定方式。
  6. (6)複数の各ブロックは、接続に割り当てられる複数
    のICの接続ピンの総数の比率に対応してブロックに内
    包される端子数が割振られることを特徴とする特許請求
    の範囲第5項記載の接栓配線決定方式。
JP61172640A 1986-07-22 1986-07-22 接栓配線決定方式 Pending JPS6327977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61172640A JPS6327977A (ja) 1986-07-22 1986-07-22 接栓配線決定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61172640A JPS6327977A (ja) 1986-07-22 1986-07-22 接栓配線決定方式

Publications (1)

Publication Number Publication Date
JPS6327977A true JPS6327977A (ja) 1988-02-05

Family

ID=15945628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61172640A Pending JPS6327977A (ja) 1986-07-22 1986-07-22 接栓配線決定方式

Country Status (1)

Country Link
JP (1) JPS6327977A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028964A (ja) * 1988-06-28 1990-01-12 Nec Corp グループ別配線装置
WO1999059090A1 (en) * 1998-05-13 1999-11-18 Seiko Epson Corporation Method and apparatus for determining wiring route on circuit board and information storage medium
US6584608B1 (en) 1997-10-07 2003-06-24 Fujitsu Limited Interactive designing process and system of a printed circuit board pattern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028964A (ja) * 1988-06-28 1990-01-12 Nec Corp グループ別配線装置
US6584608B1 (en) 1997-10-07 2003-06-24 Fujitsu Limited Interactive designing process and system of a printed circuit board pattern
WO1999059090A1 (en) * 1998-05-13 1999-11-18 Seiko Epson Corporation Method and apparatus for determining wiring route on circuit board and information storage medium
US6397376B1 (en) 1998-05-13 2002-05-28 Seiko Epson Corporation Method and apparatus for determining wiring route in circuit board and information storage medium

Similar Documents

Publication Publication Date Title
US5313590A (en) System having fixedly priorized and grouped by positions I/O lines for interconnecting router elements in plurality of stages within parrallel computer
US4823276A (en) Computer-aided automatic wiring method for semiconductor integrated circuit device
KR100413861B1 (ko) 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치
GB1593404A (en) Logic circuitry for use in a computer
US5047949A (en) Standard cell LSI layout method
US7111265B1 (en) I/O pin placement for a programmable logic device
US5815406A (en) Method and system for designing a circuit using RC and timing weighting of nets
JPS6327977A (ja) 接栓配線決定方式
US8010925B2 (en) Method and system for placement of electric circuit components in integrated circuit design
US20030208737A1 (en) Method and system for placing logic nodes based on an estimated wiring congestion
US8250512B2 (en) Apparatus for preventing congestive placement and associated method
US5875116A (en) Logic division apparatus
CN115017861A (zh) 一种pcb自动布线的方法、装置、设备及可读介质
Russo et al. A computer-based-design approach to partitioning and mapping of computer logic graphs
US6674766B1 (en) Method and apparatus for plug-and-shift packing of time slots
JP3369093B2 (ja) 半導体集積回路設計装置
EP0533361A1 (en) Interrupt handling in a computer system
JPH03149603A (ja) 自動組立機の部品実装順序決定処理方法
US5440497A (en) Method of and system for laying out bus cells on an integrated circuit chip
KR100199009B1 (ko) 목표지향 미로탐색에 의한 인쇄회로기판 자동 배선방법
JPS6156547A (ja) 回線走査方式
JPH05121546A (ja) 半導体集積回路のレイアウト方法
JPH02266546A (ja) 集積回路装置における集積回路素子の配置方法
JPS63128478A (ja) 部品初期配置決定方法
US6446247B1 (en) Optimization of printed wire circuitry on a single surface using a circle diameter