CN100468417C - 印制电路布线基板设计支援装置与印制电路布线基板设计方法 - Google Patents

印制电路布线基板设计支援装置与印制电路布线基板设计方法 Download PDF

Info

Publication number
CN100468417C
CN100468417C CNB2004800230934A CN200480023093A CN100468417C CN 100468417 C CN100468417 C CN 100468417C CN B2004800230934 A CNB2004800230934 A CN B2004800230934A CN 200480023093 A CN200480023093 A CN 200480023093A CN 100468417 C CN100468417 C CN 100468417C
Authority
CN
China
Prior art keywords
capacitor
ground plane
plane
extracts
power plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800230934A
Other languages
English (en)
Other versions
CN1836238A (zh
Inventor
原田高志
矢口贵宏
涌井章
惠谷诚至
藤本俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1836238A publication Critical patent/CN1836238A/zh
Application granted granted Critical
Publication of CN100468417C publication Critical patent/CN100468417C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明自动检查用以抑制无用电磁波辐射和电路误动作的电容器的配置，谋求基板布局的最佳化。本发明的装置设有：通过输入输出部输入印制电路基板布局数据的布局数据输入部(11)；电源平面、接地平面的构造抽出部(12)；跨过电源平面和接地平面而连接布线的导通孔抽出部(13)；连接在电源平面和接地平面间的电容器抽出部(14)；导通孔和电容器间的距离测量部(15)；记录相对于电源平面和接地平面的间隔的导通孔和电容器间的容许距离值的数据库(3)；将导通孔和电容器间的距离与容许距离值比较的检查部(16)；以及当导通孔及电容器间的距离值比容许距离值大时发出警告的警告发生部(17)。

Description

印制电路布线基板设计支援装置与印制电路布线基板设计方法
技术领域
本发明涉及印制电路布线基板设计支援装置和印制电路布线基板设计方法及其程序，特别涉及用以抑制由不需要的电磁辐射和噪声引起的电路误动作的旁路电容器的配置最佳化技术方法得到改善的印制电路布线基板设计支援装置和印制电路布线基板设计方法及其程序。
背景技术
出于更充分地说明有关本发明的目前技术水平的目的，将全部在本申请中引用或指定的专利、专利申请、专利公报、科学论文等在这里用作参照，并结合到全部说明中。
印制电路布线基板由IC和LSI等电子器件和连接这些器件的信号布线等所构成，作为电子设备的心脏部分，被搭载在几乎所有设备中。在多层印制电路基板中，包含由供给用以使IC和LSI工作所需的直流电压的电源布线和用以提供电路的基准电位的接地布线所构成的电源供给系统，在这些电源供给系统的高频中的电位变动往往构成IC和LSI的误动作和使高电平的不需要的电磁辐射发生的因素。
为了抑制这种电源供给系统的电位变动，最普遍采用的方法是在基板的表面上安装电容器，将其两端连接至电源、地来吸收电压变动的方法。
例如，在印制电路基板的设计方法、印制电路布线基板以及设有印制电路基板的电子设备中，如图1A及图1B所示，为了在通过绝缘基板80并在表面(图1A)和背面(图1B)形成印制电路图案的双层印制布线板81上安装电子电路元件，采用了这样的结构:在表面上配设接线座；配设直至电子电路元件的内侧部位的接地图案84；配设主干的主干电源图案82；从主干电源分支，展开设置至电子电路元件的内侧部位，通过导通孔85并在接线座的一部分上连接分支电源图案83；形成电感，使在分支电源图案与主干电源图案之间所形成的电感比与配设在分支电源图案83附近的电容器之间形成的电感更大。这项传统技术被公开在特开平9-54788号公报(段落号「0032」至「0034」，图1)中。
另外，在电子电路元件的电源图案连接结构中，如图2A、图2B及图2C所示，在电子电路元件的电源图案中设有:由被安装在印制布线板91上方的LSI92的电源引脚93、接地引脚94两端子的各自被连接且用以流过来自电源层(电源平面)95和接地层(接地平面)96的供给电流的第1电源图案97、98和第1接地图案99、100构成的布线图案；以及被连接在二个布线图案上且被安装在与LSI92相同的印制电路布线基板表面或背面的电容器101，在该电子电路元件的电源图案中采用了这样的结构，即:电源层95用被设置在与电容器101的一端之间的第2电源图案98和导通孔103连接，接地层96用第1接地图案99、100和导通孔104连接。该项传统技术公开在特开2000-156548号公报(段落号「0005」，图1)中。
现在，大部分印制电路布线基板使用CAD(Computer AidedDesign:计数机辅助设计)系统来进行设计，还提出了有效利用这个CAD系统，在印制电路基板的设计阶段自动地配置电容器的系统。
例如，印制基板配置处理装置中，如图3所示，设有:输入部111；计算处理部112；数据存储部113；以及配置处理部114，根据通过输入部111向旁路电容器附加条件输入部115所输入的电容器附加条件，在配置处理部114内的对象IC检索部116中检索将要附加的电容器，在旁路电容器自动附加部117中，根据通过输入部111所输入的电容器附加条件，对于用对象IC检索部116所检索过的IC，不用人工而仅由输入条件自动地进行电容器的附加。该传统技术被公开在特开2000-99560号公报(段落号「0017」，图1)中。
另外，在防止辐射噪声印制基板配置布线处理系统中，如图4所示，设有:输入输出装置120；输入部121；计算处理部122；数据存储部123；以及配置布线处理部124。配置布线处理部124中还设有:抽取电子元件的电源引脚的电子元件电源引脚抽取部125；在从电源引脚至电源的导通孔的区域抽取布线图案的布线图案抽取部126；检查被被抽取的布线图案的线长、线宽的线长线宽检查部127；检查电容器追加是否可能的旁路电容器追加可能性检查部128；用现状的布线路径可以追加电容器的情况下、检查是否有作为可追加电容器的布线路径的布线路径可变更检查部129；变更布线路径的布线路径变更执行部130；旁路电容器追加执行部131；在即使变更布线路径也不能追加电容器时显示错误的错误显示部132。该项传统技术被公开在特开2000-35976号公报(段落编号「0009」、「0015」，图1)中。
但是，伴随高密度安装置化的进展，使用被称之为BGA(Ball GridArray:球形栅格阵列)的需高密度布线的LSI封装等的情况正在增加，实现图1A、图1B、图2A、图2B及图2C所示的电容器的搭载结构变得困难。
另外，即使在电容器被自动附加的场合，由于电容器的搭载位置与抑制不需要的电磁波辐射和防止电路的误动作之间的关系不明确，不能判断结构是否处于最佳。
发明的公开
本发明的目的在于，提供一边维持传统的基板的设计方法、结构，一边自动地检查用以抑制不需要的电磁波辐射和电路的误动作的电容器的配置，用以谋求基板布局最佳化的印制电路布线基板设计支援技术。
亦即，本发明的目的在于，提供一边维持传统的基板设计方法、结构，一边自动地检查用以抑制不需要的电磁波辐射和电路的误动作的电容器的配置，用以谋求基板布局最佳化的印制电路布线基板设计支援装置。
并且，本发明的目的在于，提供一边维持传统的基板的设计方法、结构，一边自动地检查用以抑制不需要的电磁波辐射和电路的误动作的电容器的配置，用以谋求基板布局最佳化的印制电路布线基板设计方法。
还有，本发明的目的在于，提供一边维持传统的基板的设计方法、结构，一边自动地检查用以抑制不需要的电磁波辐射和电路的误动作的电容器的配置，为了执行用以谋求基板布局最佳化的印制电路布线基板设计方法的程序。
在本发明的第1方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列部分的印制电路布线基板设计支援装置，这些部分是:将包含有上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入部；抽取上述电源平面和上述接地平面的结构的平面结构抽取部；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取部；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取部；测量上述导通孔和上述电容器之间的距离的测量部；相对于上述电源平面和上述接地平面之间的间隔、将上述导通孔和上述电容器之间的容许距离范围的上限值与上述测量部测量的上述导通孔和上述电容器之间的测量距离进行比较的距离比较部；以及当上述测量距离比上述容许距离范围的上限值大时发出警告的警告发生部。
上述容许距离范围的上限值可用表格来表示，也可用数学式来表示。
在本发明的第2方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列部分的印制电路布线基板设计支援装置，这些部分是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入部；抽取上述电源平面和上述接地平面的结构的平面结构抽取部；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取部；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取部；相对于上述电源平面和上述接地平面之间的间隔，以上述导通孔为中心、以上述导通孔和上述电容器间的容许距离范围的上限值为半径作圆的圆作成部；检查在上述圆内是否存在上述电容器的电容器检查部；以及在上述圆内不存在电容器时发出警告的警告发生部。
在本发明的第3方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列部分的印制电路布线基板设计支援装置，这些部分是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入部；抽取上述电源平面和上述接地平面的结构的平面结构抽取部；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取部；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取部；相对于上述电源平面和上述接地平面之间的间隔，以上述导通孔为中心、以上述导通孔和上述电容器之间的容许距离范围的上限值为半径作圆的圆作成部；计数上述圆内的上述电容器的个数，并将数出的个数与对于该容许距离范围的上限值所需的电容器个数进行比较的电容器个数检查部；以及在没有满上述圆内的电容器所需个数时发出警告的警告发生部。
在本发明的第4方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列部分的印制电路布线基板设计支援装置，这些部分是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中的至少1个的搭载位置数据的布局数据输入的布局数据输入部；抽取上述电源平面和上述接地平面的结构的平面结构抽取部；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取部；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取部；测量上述电源引脚和上述电容器之间的距离的测量部；相对于上述电源平面和上述接地平面之间的间隔，将上述测量部测量的上述电源引脚和上述电容器间的测量距离与上述电源引脚和上述电容器间的容许距离范围的上限值进行比较的距离比较部；以及在上述测量距离比上述容许距离范围的上限值大时发出警告的警告发生部。
上述容许距离范围的上限值可用表格来表示，也可用数学式来表示。
在本发明的第5方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列部分的印制电路布线基板设计支援装置，这些部分是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中的至少1个的搭载位置数据的布局数据输入的布局数据输入部；抽取上述电源平面和上述接地平面的结构的平面结构抽取部；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取部；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取部；相对于上述电源平面和上述接地平面之间的间隔，以上述电源引脚为中心、以上述电源引脚和上述电容器间的容许距离范围的上限值为半径作圆的圆作成部；检查在上述圆内是否存在上述电容器的电容器检查部；以及在上述圆内不存在电容器时发出警告的警告发生部。
在本发明的第6方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列部分的印制电路布线基板设计支援装置，这些部分是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入部；抽取上电源平面和上述接地平面的结构的平面结构抽取部；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取部；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取部；相对于上述电源平面和上述接地平面之间的间隔，以上述电源引脚为中心、以上述电源引脚和上述电容器间的容许距离范围的上限值为半径作圆的圆作成部；检查上述圆内存在的全部电容器的容量值合计是否超过基准值的电容器容量检查部；以及在上述容量值合计没有超过上述基准值时发出警告的警告发生部。
在本发明的第7方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计方法，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；测量上述导通孔和上述电容器之间的距离的测量工序；相对于上述电源平面和上述接地平面之间的间隔，将上述导通孔和上述电容器间的容许距离范围的上限值与上述测量部测量的上述导通孔和上述电容器之间的测量距离进行比较的距离比较工序；以及在上述测量距离比上述容许距离范围的上限值大时发出警告的警告发生工序。
上述容许距离范围的上限值可用表格来表示，也可用数学式来表示。
在本发明的第8方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计方法，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；相对于上述电源平面和上述接地平面之间的间隔，以上述导通孔为中心、以上述导通孔和上述电容器间的容许距离范围的上限值为半径作圆的圆作成工序；检查在上述圆内是否存在上述电容器的电容器检查工序；以及在上述圆内不存在电容器时发出警告的警告发生工序。
在本发明的第9方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计方法，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；相对于上述的电源平面和上述接地平面之间的间隔，以上述导通孔和上述电容器间的容许距离范围的上限值为半径、以上述导通孔为中心作圆的圆作成工序；计数上述圆内的上述电容器的个数，并将数出的个数与对于该容许距离范围的上限值所需的电容器个数进行比较的电容器个数检查工序；以及在上述圆内的电容器没有满所需个数时发出警告的警告发生工序。
在本发明的第10方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计方法，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；测量上述电源引脚和上述电容器间的距离的测量工序；相对于上述电源平面和上述接地平面之间的间隔，将上述测量部测量的上述电源引脚和上述电容器间的测量距离与上述电源引脚和上述电容器间的容许距离范围的上限值进行比较的距离比较工序；以及在上述测量距离比上述容许距离范围的上限值大时发出警告的警告发生工序。
上述容许距离范围的上限值可用表格来表示，也可用数学式来表示。
在本发明的第11方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计方法，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取塔载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；相对于上述电源平面和上述接地平面之间的间隔，以上述电源引脚和上述电容器间的容许距离范围的上限值为半径、以上述电源引脚为中心作圆的圆作成工序；检查在上述圆内是否存在上述电容器的电容器检查工序；以及在上述圆内不存在电容器时发出警告的警告发生工序。
在本发明的第12方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计方法，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；相对于上述电源平面和上述接地平面之间的间隔，以上述电源引脚和上述电容器间的容许距离范围的上限值为半径、以上述电源引脚为中心作圆的圆作成工序；检查上述圆内存在的全部电容器的容量值合计是否超过基准值的电容器容量检查工序；以及在上述容量值合计没有超过上述基准值时发出警告的警告发生工序。
在本发明的第13方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计程序，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；测量上述导通孔和上述电容器间的距离的测量工序；相对于上述电源平面和上述接地平面之间的间隔，将上述导通孔和上述电容器间的容许距离范围的上限值与上述测量部测量的上述导通孔和上述电容器间的测量距离进行比较的距离比较工序；以及在上述测量距离比上述容许距离范围的上限值大时发出警告的警告发生工序。
上述容许距离范围的上限值可用表格来表示，也可用数学式来表示。
在本发明的第14方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计程序，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；相对于上述电源平面和上述接地平面之间的间隔，以上述导通孔和上述电容器间的容许距离范围的上限值为半径、以上述导通孔为中心作圆的圆作成工序；检查上述圆内是否存在上述电容器的电容器检查工序；以及在上述圆内不存在电容器时发出警告的警告发生工序。
在本发明的第15方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计程序，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取跨过上述电源平面和上述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔的导通孔抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；相对于上述电源平面和上述接地平面之间的间隔，以上述导通孔和上述电容器间的容许距离范围的上限值为半径、以上述导通孔为中心作圆的圆作成工序；计数上述圆内的上述电容器的个数，并将算出的个数与对于该容许距离范围的上限值所需的电容器个数进行比较的电容器个数检查工序；以及在上述圆内的电容器个数没有满所需个数时发出警告的警告发生工序。
在本发明的第16方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计程序，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面之间的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；测量上述电源引脚和上述电容器间的距离的测量工序；相对于上述电源平面和上述接地平面之间的间隔，将上述测量部测量的上述电源引脚和上述电容器之间的测量距离与上述电源引脚和上述电容器间的容许距离范围的上限值进行比较的距离比较工序；以及在上述测量距离比上述容许距离范围的上限值大时发出警告的警告发生工序。
上述容许距离范围的上限值可用表格来表示，也可用数学式来表示。
在本发明的第17方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计程序，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取工序；抽取连接在上述电源平面和接地平面之间的电容器的电容器抽取工序；相对于上述电源平面和上述接地平面之间的间隔，以上述电源引脚和上述电容器间的容许距离范围的上限值为半径、以上述电源引脚为中心作圆的圆作成工序；检查上述圆内是否存在上述电容器的电容器检查工序；以及在上述圆内不存在电容器时发出警告的警告发生工序。
在本发明的第18方面，为了设计包含信号布线、电源平面和接地平面的印制电路基板，提供包含下列工序的印制电路布线基板设计程序，这些工序是:将包含上述信号布线的结构数据、上述电源平面的结构数据、上述接地平面的结构数据、上述电源平面和上述接地平面的间隔数据以及搭载于上述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据的布局数据输入的布局数据输入工序；抽取上述电源平面和上述接地平面的结构的平面结构抽取工序；抽取搭载于上述印制电路基板上的集成电路的电源引脚的电源引脚抽取工序；抽取连接在上述电源平面和上述接地平面之间的电容器的电容器抽取工序；相对于上述电源平面和上述接地平面之间的间隔，以上述电源引脚和上述电容器间的容许距离范围的上限值为半径、以上述电源引脚为中心作圆的圆作成工序；检查上述圆内存在的全部电容器的容量值合计是否超过基准值的电容器容量检查工序；以及在上述容量值没有超过上述基准值时发出警告的警告发生工序。
附图的简单说明
图1A是表示用传统技术设计的印制电路基板的表面侧的平面图。
图1B是表示用传统技术设计的印制电路基板的背面侧的平面图。
图2A是表示用传统技术设计的印制电路基板的电子电路元件的电源图案连接结构的平面图。
图2B是沿图2A的A-A线的局部纵向剖面图。
图2C是沿图2A的B-B线的局部纵向剖面图。
图3是表示传统的印制电路基板配置处理装置之结构的方框图。
图4是表示防止辐射噪声印制电路基板配置布线处理系统之结构的方框图。
图5是表示本发明第1实施例的印制电路布线基板设计支援装置之结构的方框图。
图6是表示本发明第1实施例的印制电路布线基板设计方法的流程图。
图7是表示本发明第1实施例中安装的多层印制电路基板的透视图。
图8A是具有连接本发明第1实施例的不同层面的布线间的导通孔和电容器的4层印制电路基板的局部纵向剖面图。
图8B是用以说明图8A的布线影响的等效电路图。
图9A是表示具有连接不同层面的布线的导通孔的多层印制电路基板的剖面结构的示意图。
图9B是表示具有连接不同层面的布线的导通孔和电容器的多层印制电路基板的剖面结构的示意图。
图9C是表示图9A的结构中的无用电磁波辐射电平的示图。
图9D是表示图9B的结构中的无用电磁波辐射电平的示图。
图10A是以平面间隔作为参数表示导通孔和电容器间的距离与在电源、接地两平面间发生的电压之关系的示图。
图10B是表示对应于各容许电压上升值的电源、接地平面间隔与导通孔和电容器间距离之关系的示图。
图11是表示本发明第1实施例的第1变更例的印制电路布线基板设计支援装置之结构的方框图。
图12是表示由具有图11之结构的印制电路布线基板设计支援装置产生的印制电路布线基板设计方法的流程图。
图13A是表示本发明的印制电路基板上信号布线和导通孔以及电容器的配置的示意图。
图13B是表示在图13A中，搭载的电容器数作了变更时的导通孔和电容器间的距离与在电源、接地两平面间发生的电压之关系的示图。
图14是表示本发明第1实施例的第2变更例的印制电路布线基板设计支援装置之结构的方框图。
图15是表示具有图14之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。
图16是表示本发明第2实施例的印制电路布线基板设计支援装置之结构的方框图。
图17是表示具有图16之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。
图18A是设有连接本发明第2实施例的不同层面的布线的导通孔和电容器的4层印制电路基板的局部纵向剖面图。
图18B是表示在图18A中，LSI与电源引脚、电容器之关系的示图。
图18C是图18A的印制电路基板的电源、接地平面、LSI、电容器的等效电路图。
图19是以平面间隔为参数来表示导通孔和电容器间的距离与电感之关系的示图。
图20A是表示LSI切换时流向电源侧的电流的波形示图。
图20B是表示发生在电感两端的电压的波形示图。
图20C是表示用以得到各电感值的电源、接地平面间隔和电源引脚-电容器间距离之关系的示图。
图21是表示本发明第2实施例的第1变形例中的印制电路布线基板设计支援装置之结构的方框图。
图22是表示具有图21之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。
图23是表示搭载于印制电路基板上的LSI及其电源引脚和电容器的配置的示图。
图24是表示本发明第2实施例的第2变形例中的印制电路布线基板设计支援装置之结构的方框图。
图25是表示具有图24之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。
发明的最佳实施方式
下面，用图说明本发明的实施方式。
(第1实施例)
以下说明本发明的第1实施例。图5是表示本发明第1实施例的印制电路布线基板设计支援装置之结构的方框图。
参照图5，该印制电路布线基板设计支援装置包含:在CPU(未图示)控制下工作的控制部1、设有键输入部和显示部的输入输出部2；存储后述的数据库的外部存储装置3。
控制部1包含:布局数据输入部11；平面结构抽取部12；导通孔抽取部13；电容器抽取部14；距离测量部15；数据库3；距离比较部16；警告发生部17。
布局数据输入部11通过输入输出部2输入在设有信号布线、电源平面、接地平面、的印制电路基板上搭载信号布线、电源平面和接地平面结构、两平面间的间隔、LSI、IC等的有源器件和去耦电容器等无源元件时示出各配置位置的印制电路基板的布局数据。
平面结构抽取部12抽取电源平面的结构和接地平面的结构。
导通孔抽取部13是抽取跨过电源平面和接地平面而连接在彼此不同的层面上延伸的布线间的导通孔的装置，抽取具有贯通印制电路基板的导体的层间贯通结构的导通孔。
电容器抽取部14抽取连接在电源平面和接地平面之间的电容器。
距离测量部15测量导通孔和电容器之间的距离。
数据库3是记录了导通孔和电容器之间的容许距离值的装置。
距离比较部16将导通孔和电容器之间的距离与记录在数据库3中的容许距离值进行比较。
警告发生部17在导通孔和电容器间的距离比容许距离值长时发出警告。
图6是表示本发明第1实施例的印制电路布线基板设计方法的流程图。图7是本发明的第1实施例中安装的多层印制电路基板的透视图。图8A是设有连接本发明第1实施例的不同层面的布线的导通孔和电容器的4层印制电路基板的局部纵向剖面图。图8B是用以说明图8A的布线之影响的等效电路图。
在图5及图6中，在印制电路布线基板18的布局数据输入部11自动或手动地输入与电源平面19、接地平面20的结构、信号布线24、跨过电源、接地两平面而连接的导通孔25、连接在电源、接地两平面的接近导通孔而配置的电容器26以及驱动器IC27、接收机IC28等有源器件有关的位置信息和各层间的间隔信息(处理S11)。
在电源平面和接地平面的平面结构抽取部12中，抽取与电源平面19、接地平面20间的距离t和配置有关的信息(处理S12)。
在跨过电源平面19和接地平面20而连接在延伸的不同层面的布线的层间布线连接用的导通孔抽取部13中，抽取连接驱动器IC27和接收机IC28的信号布线。若抽取的该布线跨越不同的层布局，则需为贯通连接这些层而设置作为导体的导通孔，并抽取有关其搭载位置的信息(处理S13)。
在用以连接电源平面和接地平面之间的电容器抽取部14中，抽取关于通过电容器搭载基座27和电容器连接导通孔29来连接电源平面19和接地平面20间的电容器的搭载位置的信息(处理S14)。
在测量电容器26及导通孔25间的距离的距离测量部15中，自动测量在电容器抽取部14抽取的电容器中处于最接近于导通孔25的距离的电容器26与导通孔25之间的距离dc(处理S15)。
记录了作为可容许的导通孔和电容器间的距离的容许距离的数据库3是记录了容许距离dp的表格，所述容许距离dp就是对于电源平面19及接地平面20的两平面的间隔t、从抑制无用电磁波的效果的观点看可容许的导通孔25和电容器26之间的距离的最大值。
导通孔25和电容器26之间的距离dc和容许距离dp在距离比较部16中比较(处理S16、处理S17)，dc>dp时，警告发生部17显示警告及发出警告的理由(处理S18)。
下面，通过用本发明的印制电路布线基板设计支援装置来设计印制电路基板，说明无用电磁波辐射被抑制的原理。
众所周知:跨过电源平面19和接地平面20的两平面而连接在彼此不同的层面上延伸的信号布线24的导通孔25，作为如图8B所示那样的高频电流源30而起作用，使得在两平面间发生高频电压V。其内容被公开在例如2000年电子信息通信学会综合大会B-4-65，「多层印制电路基板的层间布线和电源供给系统的结合模型」。
该高频电压V在电源平面19和接地平面20的两平面内传输，构成了到达平面端部而发生无用电磁波辐射的主要原因。
图9A是表示设有连接不同层面的布线间的导通孔的多层印制电路基板的剖面结构的示意图。图9B是表示设有连接不同的层面的布线间的导通孔和电容器的多层印制电路基板的剖面结构的示意图。图9C是表示图9A的结构中无用电磁波辐射电平的示图。图9D是表示图9B的结构中的无用电磁波辐射电平的示图。
该辐射可通过这样的方式来减少:在该导通孔的附近配置连接在电源平面19和接地平面20这两个平面之间的电容器26，降低两平面间的阻抗。
这样，该电容器26需配置得接近于导通孔25，该导通孔25跨过电源平面19和接地平面20的两平面而连接在彼此不同的层面上延伸的布线。
可是，实际上，如果想要搭载电容器26，由于印制电路基板的结构和元件安装上的制约，不能将电容器26设置得紧靠导通孔25，电容器26往往被搭载在离开导通孔的位置上。
但是，如果导通孔与电容器间的距离过分离开，辐射抑制效果会降低，在印制电路基板的设计中，导通孔与电容器间的距离dc的设定是重要因素。
图10A是以平面间隔为参数来表示导通孔和电容器间的距离与发生在电源、接地两平面间的电压之关系的示图。图10B是表示对应于各容许电压上升值的电源、接地平面间隔与导通孔和电容器间距离之关系的示图。
从图10A和图10B可知，辐射抑制效果依赖于导通孔和电容器之间的距离dc。
亦即，将电源平面和接地平面的两平面的结构作为2维的等效电路模型，将导通孔的影响作为高频电流源，一边改变电容量0.01μF的电容器的搭载位置，一边计算出在特定频率下在电源平面和接地平面端部上的电压。
横轴是导通孔与电容器间的距离dc，纵轴是将在平面端部上电源平面与接地平面的两平面间的电压用dc＝0时的电压值归一化后的值，以电源平面和接地平面的两平面间隔t作为参数。
从电源平面和接地平面辐射的电磁波的强度正比于平面端部上的电压值。该内容2000年7月公开于例如电子信息通信学会、信学技报EMCJ-2001-16「在L处理SI电源端子电流模型的EMI模拟上的应用」一文中。
通常，随着导通孔25与电容器26间的距离dc增大，平面电压V变高，但是该倾向是平面间隔越大越显著。
例如，如果观察电压增加3dB(ΔV＝3dB)的距离dc，则对于平面间隔t＝1mm时是dc＝8mm，在t＝0.4mm时为dc＝30mm。
亦即，平面间隔越小，可以将导通孔与电容器间的距离取得越大。通过在数据库设有该平面间隔t、导通孔与电容器间的间隔dc、辐射增加量ΔV，可示出在印制电路布线基板设计的阶段可容许的辐射增加量与导通孔和电容器间的容许距离dp的关系。上述的数据库可作为下面表1所示的表格来保持。
另外，若用对数坐标轴表示平面间隔t和导通孔-电容器间的距离dc，可以大致表现为直线，因此也可以用由dc＝A×t-B(式中，A、B是常数)表示的简单算式来定量化。
表格1
(用以得到容许电压上升值的导通孔与电容器间的距离dp[mm])
                容许电压上升范围
平面间隔t        2dB       3dB     ...
t1               5         8       .
t2               7         12      .
t3               9         17      .
 .               .          .      .
 .               .          .      .
                 .          .      .
根据上述的原理，本发明的实施例也可以用图11所示结构来实现。
图11是表示本发明第1实施例的第1变更例的印制电路布线基板设计支援装置之结构的方框图。图12是表示具有图11之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。
该印制电路布线基板支援装置及印制电路布线基板设计方法具有:在CPU(未图示)控制下工作的控制部21；设有键输入部及显示部的输入输出部22；存储后述的数据库的外部存储装置23。
控制部21设有:布局数据输入部211、平面结构抽取部212、导通孔抽取部213、电容器抽取部214、圆作成部215、电容器检查部216、警告发生部217。
布局数据输入部211通过输入输出部22输入在设有信号布线、电源平面、接地平面的印制电路基板上搭载信号布线、电源平面和接地平面的结构、两平面间的间隔、LSI、IC等有源器件和去耦电容器等无源元件时示出各配置位置的印制电路基板的布局数据。
平面结构抽取部212抽取电源平面、接地平面的结构。
导通孔抽取部213是抽取跨过电源平面和接地平面而连接在彼此不同的层面上延伸的布线间的导通孔的装置，抽取具有贯通印制电路基板的导体的层间贯通结构的导通孔。
电容器抽取部214抽取连接在电源平面与接地平面之间的电容器26。
圆作成部215具有以导通孔为中心以从数据库23输出的距离dp为半径作圆的功能。
数据库23是记录了相对于电源平面和接地平面之间的距离的、导通孔25和电容器26间的容许距离值的装置。
电容器检查部216检查在所作成的圆内是否存在电容器26。
警告部217具有在圆内不存在电容器26时发出警告的功能。
下面，说明印制电路布线基板设计支援装置的各构成要素及其具体动作。在印制电路基板的布局数据输入部211上，自动或手动地输入与电源平面和接地平面的结构、信号布线结构、跨过电源平面和接地平面的两平面而连接的导通孔、连接在电源平面和接地平面的两平面上接近导通孔而配置的电容器、驱动器IC、接收机IC等有源器件有关的位置信息和各层间间隔的信息(处理S21)。
在电源平面、接地平面的平面结构抽取部212中，抽取关于电源平面22和接地平面20之间的间隔t和配置的信息(处理S22)。
在跨过电源平面22和接地平面20而连接延伸在不同层面的布线的层间布线连接用的导通孔抽取部213中，抽取连接驱动器IC27和接收机IC28的信号布线24。被抽取的布线24跨越不同层布局时，由于贯通这些层连接，需设置作为导体的导通孔，因此抽取关于该配置位置的信息(处理S23)。
在连接电源平面22和接地平面20的电容器抽取部214中，抽取与经由电容器塔载用垫27和电容器连接导通孔29来连接电源平面22和接地平面20的电容器26的塔载位置有关的信息(处理S24)。
记录导通孔25和电容器26之间的可容许距离的数据库23，是记录了对于电源平面22和接地平面20这两平面间的间隔t从无用电磁波抑制效果看可容许的导通孔25和电容器26间的距离最大值即容许距离dp的表格。
图13A是表示本发明中的印制电路基板上的信号布线和导通孔和电容器的配置的示意图。图13B是表示在图13A中，在变更塔载的电容器个数时，导通孔和电容器间的距离与电源、接地两平面间发生的电压之关系的示图。
在作圆功能部215中，使用布局数据输入部211中得到的布局数据来作成基板布局图。
在已作成的该图上，如图13所示造成以导通孔25为中心、以从数据库23所输出的容许距离值dp为半径的圆(处理S25)。
并且，在电容器检查部216中所作的圆内，检查有无电容器26(处理S26)，当上述圆内不存在电容器26时，显示警告及警告发生的理由(处理S27)。
依据该印制电路布线基板设计支援装置及印制电路布线基板设计方法，当以导通孔25为中心的半径dp的圆内不存在电容器26时，由于无用电磁波辐射电平增高而显示警告。
但是，即使半径dp的圆内不存在电容器，也可通过设定更大的半径而在其中塔载多个的电容器来抑制辐射电平。
参照图13B，图13B是表示在横轴上，在距导通孔的距离d的位置上搭载1个、2个和3个电容器时，在电源平面和接地平面的两平面端部上的电压的曲线图。
亦即，搭载1个非常接近导通孔25的电容器26时的平面端电压电平，与在距导通孔25为10mm的距离上搭载2个电容器26的情况，以及在距离20mm的距离上搭载3个电容器26的情况是大致相同的。
通过将至导通孔25的距离d与可充分得到其效果的电容器的个数之间的关系存入数据库，可提供考虑了无用电磁波辐射的印制电路布线基板设计信息。
利用此效果，可以实现下面所述的印制电路布线基板设计支援装置及印制电路布线基板设计方法。
图14是表示本发明第1实施例的第2变更例的印制电路布线基板设计支援装置之结构的方框图。图15是表示具有图14之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。
该印制电路布线基板设计支援装置具有:在CPU(未图示)控制下工作的控制部31；设有键输入部和显示部的输入输出部32；存储后述的数据库的外部存储装置33。
控制部31设有:布局数据输入部311、平面结构抽取部312；导通孔抽取部313、电容器抽取部314、圆作成部315、电容器个数检查部316和警告发生部317。
布局数据输入部311通过输入输出部32输入在设有信号布线、电源平面、接地平面的印制电路基板上搭载信号布线、电源平面和接地平面的结构、两平面间的间隔、LSI、IC等的有源器件和去耦电容器等无源元件时示出各配置位置的印制电路基板的布局数据。
平面结构抽取部312抽取电源平面、接地平面的结构。
导通孔抽取部313是抽取跨过电源平面22和接地平面20而连接在彼此不同的层面上延伸的布线间的导通孔的装置，抽取具有贯通印制电路基板的导体层间贯通结构的导通孔25。
电容器抽取部314抽取连接在电源平面22和接地平面20间的电容器。
数据库33记录了相对于电源平面22和接地平面之间的距离的导通孔25和电容器26间的容许距离dp与对于该距离所需的电容器26的个数np之关系。
圆作成部315具有以导通孔25为中心、以数据库33输出的距离dp为半径作圆的功能。
电容器个数检查部316检查在所作的圆上存在多少个电容器。
警告部317具有在圆内不存在电容器时发出警告的功能。
下面，一边参照图7、图8A及图8B，一边说明印制电路布线基板设计支援装置的各构成要素及其具体动作。
在印制电路基板的布局数据输入部311上，自动或手动地输入与电源平面22和接地平面20的结构、信号布线结构、跨过电源平面22和接地平面20的两个平面而连接在不同层面延伸的布线的导通孔25、连接在电源平面22和接地平面20的两个平面上的接近于导通孔25而配置的电容器26以及驱动器IC27、接收机IC28等有源器件有关的位置信息和各层间间隔的信息(处理S31)。
在电源平面、接地平面的平面结构抽取部312中，抽取与电源平面22及接地平面20间的间隔t和配置有关的信息(处理S32)。
在跨过电源平面22和接地平面20而连接延伸在不同层面的布线的层间布线连接用的导通孔抽取部313上，抽取在驱动器IC27和接收机IC28之间连接的信号布线24。
若抽取的布线24经过不同的层面而布局，则为了贯通这些不同层面间的层并相互连接，需设置作为导体的导通孔，并抽取有关其搭载位置的信息(处理S33)。
在用以连接电源平面22和接地平面20间的电容器抽取部314中，抽取有关通过电容器搭载用垫27和电容器连接导通孔29来连接电源平面22和接地平面20之间的电容器26的搭载位置的信息(处理S34)。
如上所述，数据库33是记录了相对于电源平面22和接地平面20的两平面间的间隔的、考虑到对无用电磁波辐射的抑制效果的、可容许的导通孔25和电容器26之间的距离的最大值即容许距离值dp与对于该距离所需的电容器26的个数np之间关系的表格。参照该数据库，在作圆功能部315中，用从布局数据输入部311中得到的布局数据来作成基板布局图。
在已作成的图上，如图13A所示，以导通孔25为中心、以从数据库33输出的容许距离值dp为半径作圆(处理S35)。
并且，在电容器个数检查部316中检查所作的圆内有无电容器26，再检查有多少个电容器26(处理S36)。检查结果为上述圆内不存在电容器26时，以及没有满所需的电容器个数时，以表格示出警告及发出警告的理由(处理S37)。
依据所述的印制电路布线基板设计支援装置及印制电路布线基板设计方法，在以导通孔25为中心的半径dp的圆内没有满所需个数np，也就是圆内的个数在np个数以下时，由于无用电磁波辐射电平增高而显示警告。
但是，即使在半径dp的圆内没有所需的电容器，也可以通过再设定更大的半径、在其中搭载多个电容器来抑制辐射电平。
(第2实施例)
下面，说明本发明的第2实施例。
图16是表示本发明第2实施例的印制电路布线基板设计支援装置之结构的方框图。图17是表示具有图16之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。图18A是设有连接本发明的第2实施例的不同层面的布线的导通孔和电容器的4层印制电路基板的局部纵向剖面图。图18B是表示在图18A中，LSI与电源引脚、电容器之关系的示图。图18C是图18A的印制电路基板的电源、接地平面、LSI、电容器的等效电路图。
该印制电路布线基板设计支援装置设有:在CPU(未图示)控制下工作的控制部41；设有键输入部和显示部的输入输出部42；存储后述的数据库的外部存储装置43。
控制部41设有:布局数据输入部411、平面结构抽取部412、LSI电源引脚抽取部413、电容器抽取部414、电容器间的距离测量部415、数据库43、距离比较部416和警告发生部417。
布局数据输入部411通过输入输出部42输入在设有信号布线24、电源平面54、接地平面55的印制电路基板上塔载信号布线、电源平面和接地平面的结构、两平面间的距离、LSI、IC等有源器件和去耦电容器等无源元件时、示出各配置位置的印制电路基板的布局数据。
平面结构抽取部412抽取电源平面54、接地平面55的结构。
LSI的电源引脚抽取部413抽取有关电源引脚52的位置的信息。
电容器抽取部414抽取连接在电源平面54和接地平面55间的电容器53。
距离测量部415测量LSI的电源引脚52和电容器53间的距离dc。
数据库43是记录了LSI51的电源引脚52和电容器53之间的容许距离dp的装置。
距离比较部416将LSI51的电源引脚52和电容器53之间的距离与数据库43中记录的容许距离值dp进行比较。
警告发生部417在LSI的电源引脚52和电容器53之间的距离比容许距离值dp大时，发出警告。
下面，说明本印制电路布线基板设计支援装置的各构成要素及其细节。在图16、17、18A、18B、18C中，在印制电路基板的布局数据输入部411自动或手动输入位置信息和各层间的间隔的信息，这些信息涉及:电源平面54、接地平面55的结构；连接电源、接地两平面的、接近于导通孔配置的电容器53；以及LSI、IC51等有源器件(处理S41)。
在电源平面和接地平面的平面结构抽取部412中，抽取与上述的电源平面54和接地平面55之间的距离t和配置有关的信息(处理S42)。
在LSI51的电源引脚抽取部413中，如图18A、图18B、图18C所示，抽取与LSI和IC51的各引脚中的电源引脚52的位置有关的信息(处理S43)。
电源平面和接地平面之间的电容器抽取部414，抽取与通过电容器搭载用垫和电容器连接导通孔而连接电源平面54和接地平面55的、电容器53的搭载位置有关的信息(处理S44)。
电源引脚和电容器间的距离测量部415在电源引脚52和由电容器抽取部414抽取的电容器53之间，自动地测量到最接近于电源引脚52的电容器53的距离dc(处理S45)。
数据库43是记录了对于电源平面54和接地平面55的两平面间的间隔t、电源电压变动成为一定范围以下的电源引脚52和电容器53之间的距离最大值即容许距离dp的表格。
参照该数据库43，距离比较部416将电源引脚52和电容器53间的距离dc与容许距离值dp进行比较(处理S46、47)，若dc>dp，则警告发生部417显示警告及警告发生的理由(处理S48)。
本实施例的印制电路布线基板设计装置能够提供可供给其电源电压变动受到抑制的稳定电源的印制电路基板，下面说明其理由。
图18C是将图18A的结构用等效电路来表现的示图。该等效电路由这些部分构成:连接LSI、IC51的电源平面54和接地平面55；电容器53的容量C；由电容器及电容器的搭载而产生的寄生电感成分Lcap57；以及由于LSI51的电源引脚52和电容器之间的距离产生的电感成分Lpcb56。
图19是以平面间隔为参数来表示导通孔和电容器之间的距离与电感之关系的示图。
该图是以电源平面和接地平面之间的间隔t作为参数来表示电感成分Lpcb对电源引脚52和电容器53之间距的依赖性的示图，除了LSI的电源引脚52和电容器53间的距离dc、印制电路基板的电源平面54和接地平面55的两平面间隔t之外，电感成分Lpcb56还依赖于构成平面或基板的介质材料。
可是，在LSI进行切换动作时，如图18C所示，向LSI51的电源引脚52瞬时地流入电流I。该电流I在电感成分Lpcb56的两端引起由ΔV＝Lpcb·d I/d t表示的电源电压变动ΔV。
该电压变动引起LSI51的电源和接地间的电源电压的瞬时变动，往往构成信号的上升时间的延迟、定时的紊乱等电路误动作的原因。
图20A是表示在LSI切换时流过电源侧的电流之波形的示图。图20B是表示在电感两端发生的电压波形的示图。图20C是表示用以获得各电感值的、电源-接地平面间隔与电源引脚-电容器间距之间的关系的示图。
在LSI切换时，流入LSI51的电源引脚52的电源I往往成为图20A所示的三角波形，在电感成分Lpcb56两端发生的电压接近于图20B示出的矩形波形。这时的电压的振幅正比于电感成分Lpcb56。
相反，为了在一定范围内抑制电压变动，需减小电感成分Lpcb56。例如，在流过上升沿为2ns、振幅为1A的电流时的电压变动，在Lpcb＝0.5nH时是0.25[V]、在Lpcb＝1.0nH时是0.5[V]。
可容许的电源电压变动依赖于电源供给电压。例如，电源供给电压是3.3V，将电源电压变动的容许值规定在电源电压值的约10％，为了抑制到ΔV＝0.3V以下，电感成分Lpcb56需设为0.6nH以下。
电感成分Lpcb56构成0.6nH的电源引脚52和电容器53之间的距离dc与电源平面和接地平面之间的间隔t的关系，用图20C表示。
通过将此关系作为数据库保持，能够确定电容器的位置，以将作为对象的电源供给系统的电源电压变动设于一定的值以下。
上述的数据库可作为如下所示的表格来保持。另外，如图20C所示，通过用两个对数坐标轴来表示平面间隔t和导通孔和电容器之间的容许距离值dp，可以大致以直线表示，也可以用示于dp＝C×t-D(式中，C、D为常数)的简式加以公式化。
表格2
(用以得到Lpcb的电源引脚和电容器之间的容许距离值dp[mm])
               电感成分Lpcb
平面间隔t      0.4nH        0.6nH     ...
t1             12           18        .
t2             4            6         .
t3             2.5          4         .
 .              .           .         .
 .              .           .         .
 .              .           .         .
上述的实施例中，可以从印制电路基板的设计阶段起加进无用电磁波辐射抑制对策。
另外，通过一方面维持传统的基板设计方法、结构、一方面谋求基板布局的最佳化，可取得抑制电路的误动作的效果。
图21是表示本发明第2实施例的第1变形例中的印制电路布线基板设计支援装置之结构的方框图。图22是表示具有图21之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。图23是表示搭载在印制电路基板上的LSI及其电源引脚和电容器的配置的示图。
参照图21及图18A至18C，该印制电路布线基板设计支援装置设有:在CPU(未图示)控制下工作的控制部61；设有键输入部和显示部的输入输出部62；存储后述的数据库的外部存储装置63。
控制部61设有:布局数据输入部611、平面结构抽取部612、LSI71的电源引脚抽取部613、电容器抽取部614、数据库63、圆作成部615、电容器检查部616、警告发生部617。
布局数据输入部611通过输入输出部62输入在设有信号布线、电源平面、接地平面的印制电路基板上搭载信号布线、电源平面和接地平面的结构、两平面间的间隔、LSI、IC等的有源器件和去耦电容器等无源元件时、表示各配置位置的印制电路基板的布局数据。
平面结构抽取部612抽取电源平面、接地平面的结构。
LSI的电源引脚抽取部613抽取与电源引脚52或72的位置有关的信息。
电容器抽取部614抽取连接在电源平面54和接地平面55之间的电容器53或73。
数据库63是记录了电源引脚72和电容器73之间的容许距离值dp的装置。
圆作成部615具有作成以电源引脚72为中心、以数据库63输出的容许距离值dp为半径的圆74的功能。
电容器检查部616检查在所作成的圆74内是否存在上述电容器73。
警告发生部617具有在圆71内不存在电容器73时发出警告的功能。
下面，说明印制电路布线基板设计支援装置61的各构成要素及其具体动作。在印制电路基板的布局的数据输入部611中，用自动或手动输入位置信息和各层间间隔的信息，这些信息涉及:与电源平面、接地平面的结构；信号布线结构；跨过电源、接地两平面而连接的导通孔；连接电源、接地两平面的接近于导通孔配置的电容器；驱动器IC、接收机IC等有源器件(处理S61)。
在电源平面54和接地平面55的平面结构抽取部612中，抽取与电源平面54和接地平面55之间的距离t和配置有关的信息(处理S62)。
在LSI71的电源引脚抽取部613中，如图23所示，抽取与LSI和IC71的各引脚中的电源引脚72的位置有关的信息(处理S63)。
在电源平面54和接地平面55之间的电容器抽取部614中，抽取有关在电源平面54和接地平面55之间通过电容器搭载用垫和电容器连接导通孔连接的电容器的搭载位置的信息(处理S64)。
记录了电源引脚72和电容器73之间的距离的数据库63是记载了电源引脚72和电容器73之间的距离的最大值即容许距离值dp的表格，用以得到对于电源平面54和接地平面55的两平面间的间隔t从对电源电压变动抑制观点看可容许的等效电感Lpcb(处理S65)。
参照示出了搭载于印制电路基板上的LSI71及其电源引脚72以及电容器73的配置的示图23，在圆作成部615中，使用从数据库63和布局数据输入部611中得到的布局数据，作成基板布局图，在该图上以电源引脚72为中心、以从数据库63输出的容许距离值dp为半径作圆74(处理S66)。
并且，在电容器检查部616中检查所作的圆内有无电容器(处理S67)，若电容器不存在，则显示警告及警告发生理由(处理S68)。
图24是表示本发明第2实施例的第2变形例中的印制电路布线基板设计支援装置之结构的方框图。图25是表示具有图24之结构的印制电路布线基板设计支援装置的印制电路布线基板设计方法的流程图。
参照图24及图25，该印制电路布线基板设计支援装置设有:在CPU(未图示)控制下工作的控制部131；设有键输入部和显示部的输入输出部132；以及存储后述的数据库的外部存储装置133。
控制部131设有:布局数据输入部141、平面结构抽取部142、LSI的电源引脚抽取部143、电容器抽取部144、数据库133、圆作成部145、电容器容量计算部146、警告发生部147。
布局数据输入部141通过输入输出部132输入在设有信号布线、电源平面、接地平面的印制电路基板上塔载信号布线、电源平面和接地平面的结构、两平面间的间隔、LSI、IC等有源器件和去耦电容器等无源元件时、表示各配置位置的印制电路基板的布局数据。
平面结构抽取部142抽取电源平面、接地平面的结构。
LSI的电源引脚抽取部143抽取与电源引脚的位置有关的信息。
电容器抽取部144抽取在电源平面54和接地平面55之间连接的电容器。
数据库133是记录了电源引脚和电容器之间的容许距离值dp以及容量基准值Cref的存储装置。
圆作成部145具有以电源引脚为中心、以数据库133输出的容许距离dp为半径作圆的功能。
电容器容量检查部146计数存在于所作成的圆内的全部电容器的容量值合计Ctotal，检查该容量值合计Ctotal是否超过容量基准值Cref。
警告发生部617具有在容量值合计Ctotal没有超过空量基准值Cref时发出警告的功能。
下面，说明印制电路布线基板设计支援装置131的各构成要素及其具体动作。在印制电路基板的布局数据输入部141中，自动或手动输入位置信息和各层间间隔的信息，这些信息涉及:电源平面、接地平面的结构；信号布线结构；跨过电源、接地两平面而连接的导通孔；连接电源、接地两平面的、接近于导通孔配置的电容器；以及驱动IC、接收机IC等有源器件(处理S151)。
在电源平面54和接地平面55的平面结构抽取部142中，抽取与电源平面54和接地平面55之间的距离t和配置有关的信息(处理S152)。
在LSI71的电源引脚抽取部14中，如图23所示，抽取与LSI和IC71的各引脚中电源引脚72的位置有关的信息(处理S153)。
在电源平面54和接地平面55之间的电容器抽取部144中，抽取与通过电容器塔载用垫和电容器连接导通孔连接在电源平面54和接地平面55之间的电容器的搭载位置有关的信息(处理S154)。
记录电源引脚72和电容器73之间的距离的数据库63是记载了容许距离值dp的表格，该值表示对于电源平面54及接地平面55的两平面间的间隔t从对电源电压变动抑制的观点看可容许的等效电感Lpcb的电源引脚72和电容器73之间的距离的最大值(处理S155)。
参照表示搭载于印制电路基板上的LSI71及其电源引脚以及电容器73的配置的示图23，在圆作成部145中，使用数据库133和在布局数据输入部141中得到的布局数据，作成基板布局图，在该图上以电源引脚72为中心、以从数据库输出的容许距离值dp为半径作圆74(处理S156)。
并且，在电容器容量检查部146中，计数存在于已作的圆内的全部电容器的容量值合计Ctotal，检查该容量值合计Ctotal是否超过容量基准值Cref(处理S157)。
容量值合计Ctotal没有超过容量基准值Cref时，显示警告及发出警告的理由(处理S158)。
上述的实施例中，也可以从印制电路基板的设计阶段起加进无用电磁波辐射抑制对策。
另外，通过一边维持传统的基板设计方法、结构，一边谋求基板布局的最佳化，实现抑制电路误动作的效果。
依据本发明的印制电路布线基板设计支援装置及印制电路布线基板设计方法，根据印制电路基板的布局数据，参照对于电源至接地的两平面间隔t从无用电磁波辐射抑制效果的观点看可容许的导通孔和电容器间距离的最大值即容许距离dp的表格(作为数据库)，在距离检查部中，比较导通孔和电容器间距离dc与容许距离dp，若dc>dp，则在警告发生部中显示警告及警告发生的理由，从而可以从印制电路基板的设计阶段起加进无用电磁波辐射抑制对策。
另外，参照从电源引脚至电容器间的容许距离dp的表格，并在以电源引脚为中心的半径为dp的圆内有电容器时参照记录了从电源引脚至电容器间的容许距离dp及所需电容器个数的关系的表格，在以电源引脚为中心的半径为dp的圆内没有配置所需的电容器个数的场合；在从电源引脚至电容器间的距离在容许距离以上的场合；以及在从电源引脚至电容器间的容许距离以内没有电容器的场合，也显示各自的警告及警告发生理由，从而在这些场合也可以从印制电路基板的设计阶段起加进无用电磁波辐射抑制对策。
另外，通过一边维持传统的基板的设计方法、结构，一边谋求基板布局的最佳化，可实现抑制电路的误动作的效果。
在上述的实施例中，印制电路布线基板设计支援装置具有包含数据库的结构，也可以代替数据库而用可存储或保持信息和数据的硬件来构成，并且，也可代之以将存储在上述数据库中的数据或信息结合到程序中作为软件的结构，而不从数据库或存储用硬件读出。
另外，构成印制电路布线基板设计支援装置的各构成部分说到底是构成用以完成上述的功能的功能装置，并不限定于硬件或软件等某个特定结构。
并且，所谓接地平面，意指具有固定在与电源电位不同的基准电位上的至少是2维地平面扩展的导体结构，基准电位与电源电位不同即可，并不限定于0V。
产业上利用的可能性
本发明涉及印制电路布线基板设计支援装置及印制电路布线基板设计方法以及其程序，也可适用于所有领域，在其应用可能性方面没有任何限制。
以上用几个适用的实施方式和实施例说明了本发明，但是，应当理解这些实施方式和实施例并不用来限定，仅用来对本发明进行举例说明。显然，读完本说明书，本领域技术人员不难用等效的结构要素和技术来产生多种变更和置换，这样的变更和置换显然不违背本说明书所附的权利要求书的真实范围与精神。

Claims (20)

1.一种印制电路布线基板设计支援装置，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入部，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取部，抽取所述电源平面和所述接地平面的结构；
导通孔抽取部，抽取跨过所述电源平面和所述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔；
电容器抽取部，抽取连接在所述电源平面和所述接地平面之间的电容器；
测量部，测量所述导通孔和所述电容器之间的距离；
距离比较部，相对于所述电源平面与所述接地平面间的间隔，将所述导通孔和所述电容器之间的容许距离范围的上限值与所述测量部测量的所述导通孔和所述电容器之间的测量距离进行比较；以及
警告发生部，在所述测量距离比所述容许距离范围的上限值大时发出警告。
2.如权利要求1所述的印制电路布线基板设计支援装置，其中:所述容许距离范围的上限值用表格来表示。
3.如权利要求1所述的印制电路布线基板设计支援装置，其中:所述容许距离范围的上限值用数学式来表示。
4.一种印制电路布线基板设计支援装置，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入部，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取部，抽取所述电源平面和所述接地平面的结构；
导通孔抽取部，抽取跨过所述电源平面和所述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔；
电容器抽取部，抽取连接在所述电源平面和所述接地平面之间的电容器；
圆作成部，相对于所述电源平面和所述接地平面之间的间隔，作成以所述导通孔和所述电容器之间的容许距离范围的上限值为半径、以所述导通孔为中心的圆；
电容器检查部，检查在所述圆内是否存在所述电容器；以及
警告发生部，在所述圆内不存在电容器时发出警告。
5.一种印制电路布线基板设计支援装置，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入部，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取部，抽取所述电源平面和所述接地平面的结构；
导通孔抽取部，抽取跨过所述电源平面和所述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔；
电容器抽取部，抽取在所述电源平面和所述接地平面之间连接的电容器；
圆作成部，相对于所述电源平面及所述接地平面之间的间隔，作成以所述导通孔和所述电容器之间的容许距离范围的上限值为半径、以所述导通孔为中心的圆；
电容器个数检查部，计数所述圆内的所述电容器的个数，并将数出的个数和对于该容许距离范围的上限值所需的电容器个数作比较；
警告发生部，在所述圆内的电容器不满所需个数时，发出警告。
6.一种印制电路布线基板设计支援装置，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入部，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取部，抽取所述电源平面和所述接地平面的结构；
电源引脚抽取部，抽取搭载于所述印制电路基板上的集成电路的电源引脚；
电容器抽取部，抽取在所述电源平面和所述接地平面之间连接的电容器；
测量部，测量所述电源引脚和所述电容器之间的距离；
距离比较部，相对于所述电源平面与所述接地平面间的间隔，将所述测量部测量的所述电源引脚和所述电容器之间的测量距离与所述电源引脚和所述电容器之间的容许距离范围的上限值进行比较；以及
警告发生部，在所述测量距离比所述容许距离范围的上限值大时发出警告。
7.如权利要求6所述的印制电路布线基板设计支援装置，其中:所述容许距离范围的上限值用表格来表示。
8.如权利要求6所述的印制电路布线基板设计支援装置，其中:所述容许距离范围的上限值用数学式来表示。
9.一种印制电路布线基板设计支援装置，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入部，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取部，抽取所述电源平面和所述接地平面的结构；
电源引脚抽取部，抽取搭载于所述印制电路基板上的集成电路的电源引脚；
电容器抽取部，抽取在所述电源平面和所述接地平面之间连接的电容器；
圆作成部，相对于所述电源平面及所述接地平面之间的间隔，作成以所述电源引脚和所述电容器之间的容许距离范围的上限值为半径、以所述电源引脚为中心的圆；
电容器检查部，检查在所述圆内是否存在所述电容器；以及
警告发生部，在所述圆内不存在电容器时发出警告。
10.一种印制电路布线基板设计支援装置，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入部，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取部，抽取所述电源平面和所述接地平面的结构；
电源引脚抽取部，抽取搭载于所述印制电路基板上的集成电路的电源引脚；
电容器抽取部，抽取在所述电源平面和所述接地平面之间连接的电容器；
圆作成部，相对于所述电源平面及所述接地平面之间的间隔，作成以所述电源引脚和所述电容器之间的容许距离范围的上限值为半径、以所述电源引脚为中心的圆；
电容器容量检查部，检查存在于所述圆内的全部电容器的容量值合计是否超过基准值；以及
警告发生部，在所述容量值合计没有超过所述基准值时发出警告。
11.一种印制电路布线基板设计方法，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入工序，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取工序，抽取所述电源平面和所述接地平面的结构；
导通孔抽取工序，抽取跨过所述电源平面和所述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔；
电容器抽取工序，抽取在所述电源平面和所述接地平面之间连接的电容器；
测量工序，测量所述导通孔和所述电容器之间的距离；
距离比较工序，相对于所述电源平面与所述接地平面间的间隔，将所述导通孔和所述电容器之间的容许距离范围的上限值与所述测量工序测量的所述导通孔和所述电容器之间的测量距离进行比较；以及
警告发生工序，在所述测量距离比所述容许距离范围的上限值大时发出警告。
12.如权利要求11所述的印制电路布线基板设计方法，其中:所述容许距离范围的上限值用表格来表示。
13.如权利要求11所述的印制电路布线基板设计方法，其中:所述容许距离范围的上限值用数学式来表示。
14.一种印制电路布线基板设计方法，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入工序，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取工序，抽取所述电源平面和所述接地平面的结构；
导通孔抽取工序，抽取跨过所述电源平面和所述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔；
电容器抽取工序，抽取在所述电源平面和所述接地平面之间连接的电容器；
圆作成工序，相对于所述电源平面及所述接地平面之间的间隔，作成以所述导通孔和所述电容器之间的容许距离范围的上限值为半径、以所述导通孔为中心的圆；
电容器检查工序，检查在所述圆内是否存在所述电容器；以及
警告发生工序，在所述圆内不存在电容器时发出警告。
15.一种印制电路布线基板设计方法，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入工序，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取工序，抽取所述电源平面和所述接地平面的结构；
导通孔抽取工序，抽取跨过所述电源平面和所述接地平面而相互连接在彼此不同的层面上延伸的布线的导通孔；
电容器抽取工序，抽取连接在所述电源平面和所述接地平面之间的电容器；
圆作成工序，相对于所述电源平面及所述接地平面之间的间隔，作成以所述导通孔和所述电容器之间的容许距离范围的上限值为半径、以所述导通孔为中心的圆；
电容器个数检查工序，计数所述圆内的所述电容器的个数，并将数出的个数和对于该容许距离范围的上限值所需的电容器个数作比较；以及
警告发生工序，在所述圆内的电容器不满所需个数时发出警告。
16.一种印制电路布线基板设计方法，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入工序，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取工序，抽取所述电源平面和所述接地平面的结构；
电源引脚抽取工序，抽取搭载于所述印制电路基板上的集成电路的电源引脚；
电容器抽取工序，抽取在所述电源平面和所述接地平面之间连接的电容器；
测量工序，测量所述电源引脚和所述电容器之间的距离；
距离比较工序，相对于所述电源平面与所述接地平面间的间隔，将所述测量工序测量的所述电源引脚和所述电容器之间的测量距离与所述电源引脚和所述电容器之间的容许距离范围的上限值进行比较；以及
警告发生工序，在所述测量距离比所述容许距离范围的上限值大时发出警告。
17.如权利要求16所述的印制电路布线基板设计方法，其中:所述容许距离范围的上限值用表格来表示。
18.如权利要求16所述的印制电路布线基板设计方法，其中:所述容许距离范围的上限值用数学式来表示。
19.一种印制电路布线基板设计方法，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入工序，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取工序，抽取所述电源平面和所述接地平面的结构；
电源引脚抽取工序，抽取搭载于所述印制电路基板上的集成电路的电源引脚；
电容器抽取工序，抽取连接在所述电源平面和所述接地平面之间的电容器；
圆作成工序，相对于所述电源平面及所述接地平面之间的间隔，作成以所述电源引脚和所述电容器之间的容许距离范围的上限值为半径、以所述电源引脚为中心的圆；
电容器检查工序，检查在所述圆内是否存在所述电容器；以及
警告发生工序，在所述圆内不存在电容器时发出警告。
20.一种印制电路布线基板设计方法，包含:
为了设计包含信号布线、电源平面和接地平面的印制电路基板而输入布局数据的布局数据输入工序，所述布局数据包括:所述信号布线的结构数据；所述电源平面的结构数据；所述接地平面的结构数据；所述电源平面和所述接地平面的间隔数据；以及搭载于所述印制电路基板上的有源元件和无源元件中至少1个的搭载位置数据；
平面结构抽取工序，抽取所述电源平面和所述接地平面的结构；
电源引脚抽取工序，抽取搭载于所述印制电路基板上的集成电路的电源引脚；
电容器抽取工序，抽取在所述电源平面和所述接地平面之间连接的电容器；
圆作成工序，相对于所述电源平面及所述接地平面之间的间隔，作成以所述电源引脚和所述电容器之间的容许距离范围的上限值为半径、以所述电源引脚为中心的圆；
电容器容量检查工序，检查存在于所述圆内的全部电容器的容量值合计是否超过基准值；以及
警告发生工序，在所述容量值合计没有超过所述基准值时发出警告。
CNB2004800230934A 2003-06-16 2004-06-16 印制电路布线基板设计支援装置与印制电路布线基板设计方法 Expired - Fee Related CN100468417C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003170749 2003-06-16
JP170749/2003 2003-06-16

Publications (2)

Publication Number Publication Date
CN1836238A CN1836238A (zh) 2006-09-20
CN100468417C true CN100468417C (zh) 2009-03-11

Family

ID=33549436

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800230934A Expired - Fee Related CN100468417C (zh) 2003-06-16 2004-06-16 印制电路布线基板设计支援装置与印制电路布线基板设计方法

Country Status (4)

Country Link
US (1) US7168058B2 (zh)
JP (1) JP4612543B2 (zh)
CN (1) CN100468417C (zh)
WO (1) WO2004111890A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707484A (zh) * 2004-06-12 2005-12-14 鸿富锦精密工业（深圳）有限公司 主机板上横跨裂缝的布线检查系统及方法
KR100598118B1 (ko) * 2005-01-12 2006-07-10 삼성전자주식회사 적층형 인쇄회로기판
JP2006202923A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置の設計方法、半導体装置の設計プログラム
JP2006261213A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd 電子回路
CN101236078B (zh) * 2007-02-02 2011-01-05 鸿富锦精密工业（深圳）有限公司 电容到过孔导线长度检查系统及方法
TWI409654B (zh) * 2007-02-12 2013-09-21 Hon Hai Prec Ind Co Ltd 電容到過孔導線長度檢查系統及方法
CN101271481B (zh) * 2007-03-23 2011-06-15 英业达股份有限公司 通孔组件辅助布设系统及方法
US7802220B1 (en) * 2007-04-26 2010-09-21 Tasit, LLC Method for effective placement of on-chip decoupling capacitors determined by maximum effective radii
CN101303703B (zh) * 2007-05-09 2010-04-14 英业达股份有限公司 穿引通孔的开设系统及方法
US7818704B1 (en) * 2007-05-16 2010-10-19 Altera Corporation Capacitive decoupling method and module
JP5223263B2 (ja) * 2007-08-09 2013-06-26 日本電気株式会社 プリント基板設計支援装置及び方法並びにプログラム
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
JP5136333B2 (ja) * 2008-09-29 2013-02-06 富士通株式会社 電源ノイズ解析モデル作成方法、電源ノイズ解析モデル作成装置および電源ノイズ解析モデル作成プログラム
TWI425897B (zh) * 2009-04-20 2014-02-01 Hon Hai Prec Ind Co Ltd 佈線設計系統及佈線設計方法
JP5212296B2 (ja) * 2009-07-22 2013-06-19 富士通株式会社 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム
TWI453617B (zh) * 2009-08-25 2014-09-21 Hon Hai Prec Ind Co Ltd 電路佈線系統及方法
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
US8122597B2 (en) * 2010-05-07 2012-02-28 Digital Graphics Incorporation Method for fabricating light emitting diode signboard
JP5471872B2 (ja) * 2010-06-18 2014-04-16 富士通株式会社 電源回路解析装置，電源回路解析プログラムおよび電源回路解析方法
CN102339333B (zh) * 2010-07-19 2013-04-10 鸿富锦精密工业（深圳）有限公司 信号线到隔离孔之间的距离稽查系统及方法
JP5573509B2 (ja) * 2010-09-02 2014-08-20 富士通株式会社 設計支援装置，設計支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
JP2012129443A (ja) * 2010-12-17 2012-07-05 Canon Inc プリント回路板
CN103778266A (zh) * 2012-10-18 2014-05-07 鸿富锦精密工业（深圳）有限公司 信号线走线检查系统及方法
JP6433159B2 (ja) * 2014-05-30 2018-12-05 キヤノン株式会社 情報処理装置、方法及びプログラム
CN108141950A (zh) * 2015-11-30 2018-06-08 瑞萨电子株式会社 电子器件
US10521097B1 (en) 2017-09-29 2019-12-31 Cadence Design Systems, Inc. User interface to implement topology integrity throughout routing implementations
US10817641B1 (en) 2017-09-29 2020-10-27 Cadence Design Systems, Inc. Method and system to implement topology integrity throughout routing implementations
US10447959B2 (en) * 2017-11-20 2019-10-15 Waymo Llc Power over data line (PODL) board design method to improve data channel performance
US10551431B1 (en) 2017-12-22 2020-02-04 Cadence Design Systems, Inc. EM-compliance topology in a tree router
US10489549B1 (en) * 2017-12-22 2019-11-26 Cadence Design Systems, Inc. Tree-routing for specific areas of an electronic design
CN108966497B (zh) * 2018-07-09 2020-10-20 苏州浪潮智能科技有限公司 一种板卡金手指处layout的设计方法及服务器板卡
CN112394255A (zh) * 2020-12-15 2021-02-23 广州广电计量检测股份有限公司 一种pcb板电磁辐射敏感度的测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11110434A (ja) * 1997-10-07 1999-04-23 Fujitsu Ltd プリント板パターン設計装置
US6691296B1 (en) * 1998-02-02 2004-02-10 Matsushita Electric Industrial Co., Ltd. Circuit board design aiding
JP4234833B2 (ja) * 1998-02-02 2009-03-04 パナソニック株式会社 配線基板の設計支援装置
EP0942382A3 (en) * 1998-03-10 2004-05-12 Matsushita Electric Industrial Co., Ltd. Design evaluating method and apparatus for assisting circuit-board assembly
JP3501674B2 (ja) * 1999-04-21 2004-03-02 日本電気株式会社 プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体
JP2002015023A (ja) * 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An Optimization Method forPlacementofDecouplingCapacitors on Printed Circuit Board. A.kamo et al.proceedings of the IEEE Conference on Electrical Performance of Electronic Packaging. 2000
An Optimization Method forPlacementofDecouplingCapacitors on Printed Circuit Board. A.kamo et al.proceedings of the IEEE Conference on Electrical Performance of Electronic Packaging. 2000 *

Also Published As

Publication number Publication date
US20060161874A1 (en) 2006-07-20
WO2004111890A1 (ja) 2004-12-23
JP4612543B2 (ja) 2011-01-12
CN1836238A (zh) 2006-09-20
US7168058B2 (en) 2007-01-23
JPWO2004111890A1 (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
CN100468417C (zh) 印制电路布线基板设计支援装置与印制电路布线基板设计方法
US6305000B1 (en) Placement of conductive stripes in electronic circuits to satisfy metal density requirements
US6564355B1 (en) System and method for analyzing simultaneous switching noise
US6218631B1 (en) Structure for reducing cross-talk in VLSI circuits and method of making same using filled channels to minimize cross-talk
US8219377B2 (en) Multi-layer finite element method for modeling of package power and ground planes
US20060133055A1 (en) Module
JP4065229B2 (ja) 半導体集積回路の電源ノイズ解析方法
US8271925B2 (en) Printed board design system and method including decoupling capacitor arrangement examination unit
JP4780342B2 (ja) 半導体集積回路の電源モデル作成方法、装置、およびプログラム
US20090031270A1 (en) Design Method and System for Minimizing Blind Via Current Loops
US6678874B1 (en) Computer-aided design (CAD) tool
EP4064801A1 (en) Via coupling structures to reduce crosstalk effects
CN101919050B (zh) 半导体器件
US7117459B2 (en) Layout check system
US7272809B2 (en) Method, apparatus and computer program product for implementing enhanced high frequency return current paths utilizing decoupling capacitors in a package design
CN111400990B (zh) 基于siwave软件的arm pdn优化设计方法
Pan et al. Optimization of power delivery network design for multiple supply voltages
Manusharow et al. Coreless substrate technology investigation for ultra-thin CPU BGA packaging
Becker et al. Mid-frequency simultaneous switching noise in computer systems
US9715570B1 (en) Systems and methods for modeling asymmetric vias
JP4283647B2 (ja) レイアウトチェックシステム
JP4966697B2 (ja) 電磁障害ノイズ解析方法及び半導体集積回路
Montrose Analysis on loop area trace radiated emissions from decoupling capacitor placement on printed circuit boards
CN115310401B (zh) 一种集成电路版图满足交叉对称模拟约束的布线方法
CN111950227B (zh) 一种电路板设计的方法、电路板和服务器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20180616