TWI425897B - 佈線設計系統及佈線設計方法 - Google Patents

Description

佈線設計系統及佈線設計方法

本發明係關於一種佈線設計系統及佈線設計方法，尤指一種適用於在印刷電路板上為高速訊號的傳輸選擇佈線層的佈線設計系統及佈線設計方法。

隨著積體電路的高密度化發展，伴隨電路設計的必要資訊也增加，所需的電子元件及訊號線也愈來愈多，對印刷電路板的佈線要求也愈來愈高。當高速訊號在印刷電路板的佈線上傳輸時，高速訊號經過印刷電路板的貫孔殘段傳輸時而產生的共振效應會嚴重影響高速訊號的傳輸品質。因此，如何對高速訊號的傳輸選擇合適的佈線層以減小共振效應是急待解決的問題。

目前，在印刷電路板設計初期對高速訊號的傳輸選擇佈線層大多採用人工方式，並大多靠經驗進行判斷再透過計算後轉化成可以量化的參考指標。但透過人工確定高速訊號的佈線層的方式需花費大量的時間與精力，並且極容易出錯，無法在短時間內完成作業，因此效率較低。

鑒於以上內容，有必要提供一種佈線設計系統及佈線設計方法，能夠自動為高速訊號的傳輸選擇佈線層，保證高速訊號的傳輸品質。

一種佈線設計系統，用於自動選擇高速訊號的佈線層，該佈線設計系統包括一輸入裝置、一資料處理裝置及包括一資料庫的一資料存儲裝置，該資料處理裝置包括：一調用模組，用於調用該資料庫中存儲的所要進行佈線的印刷電路板的每一層的名稱及每一層的厚度；一計算模組，用於根據該調用模組調用的該印刷電路板的每一層的名稱及每一層的厚度計算出印刷電路板的每一層所對應的貫孔殘段的實際長度，還用於接收該輸入裝置的輸入的高速訊號在印刷電路板中傳輸的比特率及印刷電路板的相對介電係數，並根據該比特率、相對介電係數及預設的降低貫孔殘段所引發的共振效應的公式，計算出印刷電路板高速訊號佈線層的貫孔殘段的規範長度，其中為印刷電路板的相對介電係數，為高速訊號在印刷電路板中傳輸的比特率，該貫孔殘段的實際長度為印刷電路板的總厚度減去高速訊號所經過的傳輸層的厚度；及一判定模組，用於比較印刷電路板高速訊號佈線層的貫孔殘段的規範長度與每一層的貫孔殘段的實際長度的大小，若貫孔殘段的規範長度大於貫孔殘段的實際長度，則表示這一層可以作為高速訊號佈線層，否則表示這一層不可以作為高速訊號佈線層。

一種佈線設計方法，用於自動選擇高速訊號的佈線層，包括以下步驟：

調用一資料庫中存儲的所要進行佈線的印刷電路板的每一層的名稱及每一層的厚度；

根據該印刷電路板的每一層的名稱及每一層的厚度計算出印刷電路板的每一層所對應的貫孔殘段的實際長度，該貫孔殘段的實際長度為印刷電路板的總厚度減去高速訊號所經過的傳輸層的厚度；

根據接收輸入的高速訊號在印刷電路板中傳輸的比特率及印刷電路板的相對介電係數及預設的降低貫孔殘段所引發的共振效應的公式，計算出該印刷電路板高速訊號佈線層的貫孔殘段的規範長度，其中為印刷電路板的相對介電係數，為高速訊號在印刷電路板中傳輸的比特率；

設置初始的層別；

判斷該設置的層別是否小於或等於印刷電路板的總層數，若該設置的層別大於印刷電路板的總層數則結束；及

判斷該印刷電路板高速訊號佈線層的貫孔殘段的規範長度是否大於該設置的層別所對應的貫孔殘段的實際長度，若該印刷電路板高速訊號佈線層的貫孔殘段的規範長度大於該設置的層別所對應的貫孔殘段的實際長度，則這一層可以作為高速訊號佈線層，反之則這一層不可以作為高速訊號的佈線層，並將當前所設置的層別的值增加1以設置新的層別，返回執行判斷該設置的層別是否大於印刷電路板的總層數的步驟。

本發明佈線設計系統及方法根據該印刷電路板的每一層的名稱及每一層的厚度計算出印刷電路板的每一層所對應的貫孔殘段的實際長度，還根據輸入的高速訊號在印刷電路板中傳輸的比特率及印刷電路板的相對介電係數及預設的降低貫孔殘段所引發的共振效應的公式，計算出印刷電路板高速訊號佈線層的貫孔殘段的規範長度，並比較印刷電路板高速訊號佈線層的貫孔規範長度與每一層的貫孔殘段的實際長度的大小以選擇出高速訊號的佈線層。本發明佈線設計系統及方法能夠降低高速訊號傳輸過程的共振效應，從而保證了高速訊號的傳輸品質。

請一併參閱圖1及圖2，本發明佈線設計系統10用於自動選擇高速訊號的佈線層，其較佳實施方式包括一輸入裝置100、一資料處理裝置200及一資料存儲裝置300。該資料處理裝置200包括一調用模組202、一計算模組204、一判定模組206及一輸出模組208。

該輸入裝置100可以為一鍵盤或滑鼠等輸入設備，用戶可透過該鍵盤或滑鼠將高速訊號在印刷電路板中傳輸的比特率及印刷電路板的相對介電係數輸入至資料處理裝置200。例如該高速訊號在印刷電路板中傳輸的比特率可以為6.4Gb/s等，該印刷電路板的相對介電係數隨印刷電路板材料的不同而不同，同一印刷電路板的相對介電係數為一常量，例如4.2。

該資料處理裝置200可以為任意具有數位處理能力的電腦、伺服器、微處理器等，其用於根據輸入裝置100的輸入資訊及資料存儲裝置300中存儲的資訊，對應進行相應的資料處理。

該資料存儲裝置300包括一資料庫，該資料庫透過一資料庫連接與資料處理裝置200進行通訊，該資料庫連接可以為開放式資料庫連接（Open Database Connectivity，ODBC）或者Java資料庫連接（Java Database Connectivity，JDBC）等。該資料庫用於儲存所要進行佈線的印刷電路板的資訊，所要進行佈線的印刷電路板的資訊可以包括印刷電路板的每一層的名稱、每一層的厚度等。例如表1所示的印刷電路板的資訊包括從印刷電路板的頂層到底層的每一層的名稱依次為SM、C1等，每一層的厚度依次為1mil、2.3mil等。

表1 印刷電路板資訊

該調用模組202用於調用資料庫中存儲的所要進行佈線的印刷電路板的資訊。

該計算模組204用於根據該調用模組202調用的該印刷電路板的資訊計算出印刷電路板的每一層所對應的貫孔殘段的實際長度，還用於接收該輸入裝置100的輸入資訊，並根據該輸入資訊及預設的降低貫孔殘段所引發的共振效應的公式，計算出印刷電路板高速訊號佈線層的貫孔殘段的規範長度。每一層所對應的貫孔殘段的實際長度為印刷電路板的總厚度減去高速訊號所經過的傳輸層的厚度，即第N層的貫孔殘段的實際長度為印刷電路板第N+1層到印刷電路板的底層的所有層的厚度的總和，例如圖2所示的高速訊號在板層20與板層22的傳輸線24上傳輸時，高速訊號所經過的傳輸層的厚度即為L1，則板層22的貫孔殘段的實際長度即為L2。如表1所示的C5層的貫孔殘段的長度為3.7+2.3+1=7mil。設印刷電路板高速訊號佈線層的貫孔殘段的長度為，印刷電路板高速訊號佈線層的貫孔殘段的規範長度為，其計算方法如下：為降低貫孔殘段所引發的共振效應，需滿足及，即，由此可知；，其中為高速訊號的波長，C為高速訊號的傳輸速率且其為光速，為印刷電路板的相對介電係數，為高速訊號透過貫孔殘段所產生的共振頻率，為高速訊號在印刷電路板中傳輸的比特率。例如設高速訊號的比特率=6Gb/s，印刷電路板的相對介電係數=4，則印刷電路板高速訊號佈線層的貫孔殘段的規範長度為 =49.2125mil。

該判定模組206用於比較印刷電路板高速訊號佈線層的貫孔殘段的規範長度與每一層的貫孔殘段的實際長度的大小，若貫孔殘段的規範長度大於貫孔殘段的實際長度，則表示這一層可以作為高速訊號佈線層，否則表示這一層不可以作為高速訊號佈線層。

該輸出模組208用於將每一層是否可以作為高速訊號佈線層的資訊輸出至資料存儲裝置300的資料庫中進行存儲，以便作後續的評估處理。

在其他實施方式中，還可以根據需要省掉該輸出模組208。

如圖3所示，本發明佈線設計方法，用於自動選擇高速訊號的佈線層，其較佳實施方式包括以下步驟：

步驟S300，資料處理裝置200的調用模組202調用資料庫中存儲的所要進行佈線的印刷電路板的資訊；

步驟S302，該計算模組204根據該調用模組202調用的該印刷電路板的資訊計算出印刷電路板的每一層所對應的貫孔殘段的實際長度，每一層所對應的貫孔殘段的實際長度為印刷電路板的總厚度減去高速訊號所經過的傳輸層的厚度；

步驟S304，該計算模組204根據接收的該輸入裝置100的輸入資訊及預設的降低貫孔殘段所引發的共振效應的公式，計算出印刷電路板高速訊號佈線層的貫孔殘段的規範長度，其中為印刷電路板的相對介電係數，為高速訊號在印刷電路板中傳輸的比特率；

步驟S306，該判定模組206設置初始的層別，例如第i層；

步驟S308，該判定模組206判斷所設置的層別是否小於或等於印刷電路板的總層數，若所設置的層別小於或等於印刷電路板的總層數，執行步驟S312，反之，則結束；

步驟S312，該判定模組206判斷印刷電路板高速訊號佈線層的貫孔殘段的規範長度是否大於所設置的層別所對應的貫孔殘段的實際長度，若印刷電路板高速訊號佈線層的貫孔殘段的規範長度大於所設置的層別所對應的貫孔殘段的實際長度，則這一層可以作為高速訊號佈線層，並執行步驟S314，反之則這一層不可以作為高速訊號的佈線層並執行步驟S310；

步驟S310，該判定模組206將當前所設置的層別的值增加1以設置新的層別並執行步驟S308；

步驟S314，該輸出模組206將可以作為高速訊號佈線層的資訊輸出至資料存儲裝置300的資料庫中進行存儲，以便作後續的評估處理，並執行步驟S310。

在其他實施方式中，還可以根據需要省掉步驟S314，即無論該印刷電路板高速訊號佈線層的貫孔殘段的規範長度是否大於所設置的層別所對應的貫孔殘段的實際長度，均執行步驟S310。

本發明佈線設計系統及佈線設計方法，可自動為高速訊號的傳輸選擇佈線層，還降低了高速訊號傳輸過程的共振效應以保證了高速訊號的傳輸品質，並可在短時間內完成作業，效率較高。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

10‧‧‧佈線設計系統
20、22‧‧‧板層
24‧‧‧傳輸線
100‧‧‧輸入裝置
200‧‧‧資料處理裝置
202‧‧‧調用模組
204‧‧‧計算模組
206‧‧‧判定模組
208‧‧‧輸出模組
300‧‧‧資料存儲裝置

圖3係本發明佈線設計方法的較佳實施方式的流程圖。

圖2係一種印刷電路板上的傳輸線及貫孔的示意圖。

圖1係本發明佈線設計系統的較佳實施方式的架構圖。

10‧‧‧佈線設計系統

100‧‧‧輸入裝置

200‧‧‧資料處理裝置

202‧‧‧調用模組

204‧‧‧計算模組

206‧‧‧判定模組

208‧‧‧輸出模組

300‧‧‧資料存儲裝置

Claims (8)

1. 一種佈線設計系統，用於自動選擇高速訊號的佈線層，該佈線設計系統包括一輸入裝置、一資料處理裝置及包括一資料庫的一資料存儲裝置，該資料處理裝置包括：
   一調用模組，用於調用該資料庫中存儲的所要進行佈線的印刷電路板的每一層的名稱及每一層的厚度；
   一計算模組，用於根據該調用模組調用的該印刷電路板的每一層的名稱及每一層的厚度計算出印刷電路板的每一層所對應的貫孔殘段的實際長度，還用於接收該輸入裝置的輸入的高速訊號在印刷電路板中傳輸的比特率及印刷電路板的相對介電係數，並根據該比特率、相對介電係數及預設的降低貫孔殘段所引發的共振效應的公式，計算出印刷電路板高速訊號佈線層的貫孔殘段的規範長度，其中為印刷電路板的相對介電係數，為高速訊號在印刷電路板中傳輸的比特率，該貫孔殘段的實際長度為印刷電路板的總厚度減去高速訊號所經過的傳輸層的厚度；及
   一判定模組，用於比較印刷電路板高速訊號佈線層的貫孔殘段的規範長度與每一層的貫孔殘段的實際長度的大小，若貫孔殘段的規範長度大於貫孔殘段的實際長度，則表示這一層可以作為高速訊號佈線層，否則表示這一層不可以作為高速訊號佈線層。
2. 如申請專利範圍第1項所述之佈線設計系統，其還包括一輸出模組，該輸出模組用於將每一層是否可以作為高速訊號佈線層的資訊輸出至該資料存儲裝置的資料庫中進行存儲。
3. 如申請專利範圍第2項所述之佈線設計系統，其中該輸入裝置為一鍵盤或一滑鼠，該資料處理裝置為一電腦。
4. 如申請專利範圍第1項所述之佈線設計系統，其中該資料庫透過一資料庫連接與該資料處理裝置進行通訊，該資料庫連接為開放式資料庫連接或者Java資料庫連接。
5. 一種佈線設計方法，用於自動選擇高速訊號的佈線層，包括以下步驟：
   調用一資料庫中存儲的所要進行佈線的印刷電路板的每一層的名稱及每一層的厚度；
   根據該印刷電路板的每一層的名稱及每一層的厚度計算出印刷電路板的每一層所對應的貫孔殘段的實際長度，該貫孔殘段的實際長度為印刷電路板的總厚度減去高速訊號所經過的傳輸層的厚度；
   根據接收輸入的高速訊號在印刷電路板中傳輸的比特率及印刷電路板的相對介電係數及預設的降低貫孔殘段所引發的共振效應的公式，計算出該印刷電路板高速訊號佈線層的貫孔殘段的規範長度，其中為印刷電路板的相對介電係數，為高速訊號在印刷電路板中傳輸的比特率；
   設置初始的層別；
   判斷該設置的層別是否小於或等於印刷電路板的總層數，若該設置的層別大於印刷電路板的總層數則結束；及
   判斷該印刷電路板高速訊號佈線層的貫孔殘段的規範長度是否大於該設置的層別所對應的貫孔殘段的實際長度，若該印刷電路板高速訊號佈線層的貫孔殘段的規範長度大於該設置的層別所對應的貫孔殘段的實際長度，則這一層可以作為高速訊號佈線層，反之則這一層不可以作為高速訊號的佈線層，並將當前所設置的層別的值增加1以設置新的層別，返回執行判斷該設置的層別是否小於或等於印刷電路板的總層數的步驟。
6. 如申請專利範圍第5項所述之佈線設計方法，其中在判斷該印刷電路板高速訊號佈線層的貫孔殘段的規範長度是否大於該設置的層別所對應的貫孔殘段的實際長度的步驟中，還包括步驟：將可以作為高速訊號佈線層的資訊輸出至一資料存儲裝置的資料庫中進行存儲。
7. 如申請專利範圍第5項所述之佈線設計方法，其中該高速訊號在印刷電路板中傳輸的比特率及印刷電路板的相對介電係數是透過一資料輸入裝置進行輸入的。
8. 如申請專利範圍第7項所述之佈線設計方法，其中該輸入裝置為鍵盤或滑鼠。