KR102639895B1

KR102639895B1 - 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체

Info

Publication number: KR102639895B1
Application number: KR1020190007539A
Authority: KR
Inventors: 김영배; 오경석
Original assignee: 삼성전자주식회사
Priority date: 2019-01-21
Filing date: 2019-01-21
Publication date: 2024-02-23
Also published as: US20200233934A1; CN111539180B; CN111539180A; US10699056B1; KR20200090469A

Abstract

본 발명은 컴퓨터-구현 방법에 관한 것이다. 본 발명의 컴퓨터-구현 방법은, 인쇄회로 기판의 레이아웃을 동일한 사이즈를 갖는 요소들로 분할하는 단계, 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들을 검출하는 단계, 제1 요소들의 이방성 속성들을 계산하고, 이방성 속성들을 제1 요소들에 각각 할당하는 단계, 그리고 제1 요소들의 이방성 속성들에 기반하여 인쇄 회로 기판의 뒤틀림을 계산하는 단계를 포함한다. 이방성 속성들은 레이아웃 상에서 제1 요소들의 방향들에 따른 물성들에 의존한다.

Description

인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체{COMPUTER-IMPLEMENTED METHOD, PROCESSOR-IMPLEMENTED SYSTEM, AND NON-TRANSITORY COMPUTER-READABLE STORAGE MEDIUM STORING INSTRUCTIONS FOR SIMULATION OF PRINTED CIRCUIT BOARD}

본 발명은 인쇄 회로 기판을 시뮬레이션하는 것에 관한 것으로, 더 상세하게는 감소된 자원 또는 향상된 정황도로 인쇄 회로 기판의 시뮬레이션을 수행하는 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 이를 위한 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체에 관한 것이다.

인쇄 회로 기판들은 전자 또는 전기 장치들의 다양한 분야들에서 사용된다. 예를 들어, 인쇄 회로 기판들은 반도체 다이들을 적재하고 이들을 다른 장치들과 연결하는 데에 사용될 수 있다. 특히, 일부 인쇄 회로 기판들은 반도체 패키지들의 내부에 실장되고, 반도체 패키지들의 내부의 반도체 다이들과 외부의 장치들 사이에 채널들을 제공하는 데에 사용될 수 있다.

반도체 제조 기술이 발전하면서, 반도체 다이들의 집적도 및 복잡도가 증가하고 있다. 반도체 다이들의 집적도 및 복잡도가 증가함에 따라, 반도체 다이들과 연결되는 인쇄 회로 기판들의 집적도 및 복잡도 또한 증가하고 있다.

인쇄 회로 기판들의 집적도 및 복잡도가 증가함에 딸, 인쇄 회로 기판들의 미세한 뒤틀림(warpage)이 인쇄 회로 기판들과 반도체 다이들 사이의 연결들, 그리고 인쇄 회로 기판들과 외부의 장치들 사이의 연결들에 결함을 초래할 수 있다.

본 발명의 목적은 향상된 정확도를 갖고 또는 감소된 자원들을 이용하여 인쇄 회로 기판의 시뮬레이션을 수행하는 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 이를 위한 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체를 제공하는 데에 있다.

본 발명의 실시 예에 따른 인쇄 회로 기판의 시뮬레이션을 위한 컴퓨터-구현 방법은, 인쇄회로 기판의 레이아웃을 동일한 사이즈를 갖는 요소들로 분할하는 단계, 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들을 검출하는 단계, 제1 요소들의 이방성 속성들을 계산하고, 이방성 속성들을 제1 요소들에 각각 할당하는 단계, 그리고 제1 요소들의 이방성 속성들에 기반하여 인쇄 회로 기판의 뒤틀림을 계산하는 단계를 포함한다. 이방성 속성들은 레이아웃 상에서 제1 요소들의 방향들에 따른 물성들에 의존한다.

본 발명의 실시 예에 따른 인쇄 회로 기판의 시뮬레이션을 위한 프로세서-구현 시스템은, 프로세서, 그리고 프로세서와 통신하도록 구성되고, 프로세서에 의해 실행된 때에 프로세서가 다음의 동작들을 수행하도록 유발하는 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체를 포함한다. 다음의 동작들은, 인쇄회로 기판의 레이아웃을 동일한 사이즈를 갖는 요소들로 분할하는 단계, 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들을 검출하는 단계, 제1 요소들의 이방성 속성들을 계산하고, 이방성 속성들을 제1 요소들에 각각 할당하는 단계, 그리고 제1 요소들의 이방성 속성들에 기반하여 인쇄 회로 기판의 뒤틀림을 계산하는 단계를 포함한다. 이방성 속성들은 레이아웃 상에서 제1 요소들의 방향들에 의존한다.

본 발명의 실시 예에 따른 비임시의 컴퓨터로 독출 가능한 저장 매체는 프로세서에 의해 실행된 때에 프로세서가 다음의 동작들을 수행하도록 유발하는 명령들을 저장한다. 다음의 동작들은, 인쇄회로 기판의 레이아웃을 동일한 사이즈를 갖는 요소들로 분할하는 단계, 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들을 검출하는 단계, 제1 요소들의 이방성 속성들을 계산하고, 이방성 속성들을 제1 요소들에 각각 할당하는 단계, 요소들 중에서 단일 물질을 포함하는 제2 요소들을 검출하는 단계, 제2 요소들의 등방성 속성들을 계산하고, 등방성 속성들을 제2 요소들에 각각 할당하는 단계, 그리고 제1 요소들의 이방성 속성들 및 제2 요소들의 등방성 속성들에 기반하여 인쇄 회로 기판의 뒤틀림을 계산하는 단계를 포함한다.

본 발명에 따르면, 인쇄 회로 기판의 시뮬레이션은 둘 이상의 물질들을 포함하는 요소들에 대해 이방성 속성들을 계산함으로써 수행되고, 단일 물질을 포함하는 요소들에 대해 등방성 속성들을 계산함으로써 수행된다. 따라서, 향상된 정확도를 갖고 또는 감소된 자원들을 이용하여 인쇄 회로 기판의 시뮬레이션을 수행하는 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 이를 위한 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체가 제공된다.

도 1은 본 발명의 실시 예에 따른 반도체 패키지를 보여준다.
도 2는 본 발명의 실시 예에 따른 시스템을 보여주는 블록도이다.
도 3은 도 2의 시스템에서 인쇄 회로 기판의 시뮬레이션을 수행하는 방법의 예를 보여준다.
도 4는 인쇄 회로 기판의 레이아웃의 예를 보여준다.
도 5는 인쇄 회로 기판의 레이아웃을 요소들로 분할하는 예를 보여준다.
도 6은 제1 방향의 제1 선들, 제2 방향의 제2 선들, 그리고 제3 방향의 제3 선들에 의해 하나의 요소가 정의되는 예를 보여준다.
도 7은 인쇄 회로 기판의 레이아웃의 요소들에서 제1 요소들 및 제2 요소들이 검출된 예를 보여준다.
도 8은 제1 요소들에서 이방성 속성들을 계산하는 예를 보여주는 순서도이다.
도 9는 제1 내지 제3 방향들에 따른 제1 내지 제3 인장 강도들을 계산하는 예를 보여준다.
도 10은 제1 내지 제3 방향들에 따른 제1 내지 제3 포와송 비들을 계산하는 예를 보여준다.
도 11은 제1 내지 제3 방향들에 따른 제1 내지 제3 전단 강도들을 계산하는 예를 보여준다.
도 12는 제1 내지 제3 방향들에 따른 제1 내지 제3 열 팽창 계수들을 계산하는 예를 보여준다.
도 13은 인쇄 회로 기판의 레이아웃의 요소들에서 물성들이 계산되는 예를 개괄적으로 보여준다.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.

도 1은 본 발명의 실시 예에 따른 반도체 패키지(10)를 보여준다. 도 1을 참조하면, 반도체 패키지(10)는 인쇄 회로 기판(11), 제1 및 제2 반도체 다이들(12a, 12b), 제1 및 제2 내부 솔더 볼들(13a, 13b), 그리고 솔더 볼들(14)을 포함한다. 인쇄 회로 기판(11)은 제1 및 제2 반도체 다이들(12a, 12b)을 적재하도록 구성될 수 있다.

인쇄 회로 기판(11)은 제1 내부 솔더 볼들(13a)을 통해 제1 반도체 다이(12a)와 연결될 수 있다. 제1 반도체 다이(12a)는 제2 내부 솔더 볼들(13b)을 통해 제2 반도체 다이(12b)와 연결될 수 있다. 제1 반도체 다이(12a)는 제2 내부 솔더 볼들(13b)을 제1 내부 솔더 볼들(13a)의 일부와 연결하고, 그리고 제1 반도체 다이(12a)의 내부 회로들을 제1 내부 솔더 볼들(13a)의 나머지 일부와 연결하는 내부 배선들을 포함할 수 있다.

인쇄 회로 기판(11)은 제1 내부 솔더 볼들(13a) 및 솔더 볼들(14)을 서로 연결하는 배선들을 포함할 수 있다. 배선은 인쇄 회로 기판(11)의 상부면(예를 들어, 제1 내부 솔더 볼들(13a)과 접촉하는 면), 인쇄 회로 기판(11)의 하부면(예를 들어, 솔더 볼들(14)이 배치되는 면), 그리고 인쇄 회로 기판(11)의 내부에 위치할 수 있다.

반도체 패키지(10)는 솔더 볼들(14)을 통해 외부의 장치와 결합될 수 있다. 예를 들어, 반도체 패키지(10)는 솔더 볼들(14)을 통해 다른 인쇄 회로 기판의 위에 부착될 수 있다.

도 1에서, 반도체 패키지(10)는 플립 칩(flip chip)에 기반하는 것으로 도시된다. 그러나 반도체 패키지(10)는 플립 칩에 기반하는 것으로 한정되지 않는다. 예를 들어, 반도체 패키지(10)는 본딩 와이어들(bonding wires)에 기반하거나 또는 관통 실리콘 비아들(TSV)(Through Silicon Vias)에 기반할 수 있다.

반도체 다이들(12a, 12b)의 집적도 및 복잡도가 증가함에 따라, 인쇄 회로 기판(11)의 집적도 및 복잡도 또한 증가하고 있다. 인쇄 회로 기판(11)의 집적도 및 복잡도가 증가함에 따라, 반도체 패키지(10)의 제조 과정 또는 반도체 패키지(10)를 외부의 장치에 부착하는 과정에서, 다양한 인자들(예를 들어, 힘 또는 온도)로 인해 인쇄 회로 기판(11)에서 뒤틀림(warpage)이 발생할 수 있다.

인쇄 회로 기판(11)에서 뒤틀림이 발생하면, 반도체 패키지(10)의 내부의 제1 및 제2 반도체 다이들(12a, 12b)과 솔더 볼들(14) 사이의 연결들에 결함이 발생할 수 있다. 이는 반도체 패키지(10)의 불량을 유발할 수 있다.

인쇄 회로 기판(11)의 뒤틀림을 사전에 예측하기 위해, 인쇄 회로 기판(11)의 시뮬레이션이 수행될 수 있다. 시뮬레이션은 인쇄 회로 기판(11)을 나타내는 데이터 기반의 레이아웃에서 수행될 수 있다. 데이터 기반의 레이아웃에서 시뮬레이션을 수행함으로써, 물리 기반의 실제 인쇄 회로 기판(11)에서 발생하는 뒤틀림이 예측될 수 있다.

인쇄 회로 기판(11)의 시뮬레이션의 방법들 중 하나는 인쇄 회로 기판(11)의 레이아웃의 기하 구조(geometry)에 기반한 것이다. 예를 들어, 인쇄 회로 기판(11)의 레이아웃의 기하 구조에 기반하여, 레이아웃에 메쉬들이 생성될 수 있다. 메쉬들을 이용하여 인쇄 회로 기판(11)의 뒤틀림이 예측될 수 있다.

그러나 이러한 방법은 인쇄 회로 기판(11)의 집적도 및 복잡도가 증가함에 따라, 연산량의 폭증을 유발한다. 즉, 기하 구조(geometry)에 기반하여 시뮬레이션을 수행하는 것은 막대한 자원들을 필요로 한다.

인쇄 회로 기판(11)의 시뮬레이션 방법들 중 다른 하나는 인쇄 회로 기판(11)의 레이아웃의 단순화에 기반한 것이다. 예를 들어, 인쇄 회로 기판(11)의 레이아웃의 특정 영역에서 특정 물질의 비율이 문턱 이상일 때, 특정 영역은 특정 물질로 채워진 것으로 단순화될 수 있다.

단순화를 통해, 시뮬레이션의 연산량이 감소하고, 필요한 자원들의 양이 감소할 수 있다. 그러나 단순화는 지나치게 많은 정보를 생략함으로써, 시뮬레이션의 정확도가 낮은 문제를 갖는다.

본 발명의 실시 예들에 따르면, 동일한 정확도 및 감소된 연산량 또는 자원들로 인쇄 회로 기판의 시뮬레이션이 수행되거나, 또는 동일한 연산량 또는 자원들로 향상된 정확도로 인쇄 회로 기판의 시뮬레이션이 수행될 수 있다.

도 2는 본 발명의 실시 예에 따른 시스템(100)을 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 시스템(100)은 프로세서(110), 랜덤 액세스 메모리(120), 모뎀(130), 허브(140), 내장 저장 장치(150), 외장 저장 장치(160), 그리고 사용자 인터페이스(170)를 포함할 수 있다.

프로세서(110)는 중앙 처리 장치(CPU)와 같은 범용 프로세서, 또는 응용 프로세서, 그래픽 처리 장치(GPU), 응용 특화 집적 회로(ASIC) 등과 같은 특수 목적 프로세서를 포함할 수 있다. 프로세서(110)는 시스템(100)을 구동하기 위한 운영 체제 또는 펌웨어를 실행할 수 있다.

랜덤 액세스 메모리(120)는 프로세서(110)의 주 메모리로 사용될 수 있다. 랜덤 액세스 메모리(120)는 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 상 변화 랜덤 액세스 메모리(PRAM), 자기 랜덤 액세스 메모리(MRAM), 강유전체 랜덤 액세스 메모리(FRAM), 저항성 랜덤 액세스 메모리(RRAM) 등을 포함할 수 있다.

모뎀(130)은 외부의 장치와 유선 또는 무선으로 통신을 수행할 수 있다. 모뎀(130)은 프로세서(110)로부터 전달되는 데이터를 외부의 장치로 전송하거나 또는 외부의 장치로부터 전달되는 데이터를 프로세서(110)로 전달할 수 있다. 다른 예로서, 모뎀(130)은 랜덤 액세스 메모리(120)에 저장된 데이터를 프로세서(110)를 우회하여 외부의 장치로 전송하거나 또는 외부의 장치로부터 전달되는 데이터를 프로세서(110)를 우회하여 랜덤 액세스 메모리(120)에 저장할 수 있다.

허브(140)는 프로세서(110)를 시스템(100)의 주변 장치들과 연결할 수 있다. 예를 들어, 허브(140)는 PCIe (Peripheral Component Interconnect express) 기반의 루트 컴플렉스(root complex)를 포함할 수 있다.

내장 저장 장치(150)는 시스템(100)의 내부에 고정형으로 설치된 저장 장치일 수 있다. 외장 저장 장치(160)는 시스템(100)과 착탈 가능하게 결합되는 저장 장치일 수 있다. 내장 저장 장치(150) 및 외장 저장 장치(160)는 허브(140)를 통해 프로세서(110)와 통신할 수 있다.

내장 저장 장치(150)는 하드 디스크 드라이브, 솔리드 스테이트 드라이브 등을 포함할 수 있다. 외장 저장 장치(160)는 메모리 카드, 메모리 스틱, 광학 디스크 드라이브 등을 포함할 수 있다.

사용자 인터페이스(170)는 시스템(100)의 사용자로부터 정보를 수신하는 사용자 입력 인터페이스, 그리고 시스템(100)의 사용자에게 정보를 제공하는 사용자 출력 인터페이스를 포함할 수 있다.

사용자 인터페이스(170)는 사용자 입력 인터페이스로서 키보드, 마우스, 마이크로폰, 터치 패널, 터치 패드 등을 포함할 수 있다. 사용자 인터페이스(170)는 사용자 출력 인터페이스로서 모니터, 프린터, 스피커, 빔 프로젝터, 진동 모터 등을 포함할 수 있다.

시스템(100)은 프로세서(110)에 기반하여 동작하도록 구성된다. 따라서, 시스템(100)은 프로세서-구현(processor-implemented) 시스템일 수 있다. 시스템(100)은 범용 컴퓨터 또는 특수 목적 컴퓨터일 수 있다. 따라서, 시스템(100)에 의해 수행되는 동작 방법들은 컴퓨터-구현(computer-implemented) 방법들일 수 있다.

시스템(100)은 프로세서(110)에 의해 실행된 때에, 프로세서(110)가 인쇄 회로 기판의 시뮬레이션을 수행하게 하는 명령들을 저장할 수 있다. 해당 명령들은 특정한 파일 또는 응용의 형태로 시스템(100)에 저장될 수 있다.

예를 들어, 명령들은 제1 명령들(INS1)과 같이 모뎀(130)을 통해 수신될 수 있다. 모뎀(130)을 통해 수신된 제1 명령들(INS1)은 제2 명령들(INS2)로서 내장 저장 장치(150)에 비임시로(non-transitorily) 저장되거나, 제3 명령들(INS3)로서 외장 저장 장치(160)에 비임시로 저장되거나, 또는 제4 명령들(INS4)로서 랜덤 액세스 메모리(120)에 비임시로 저장될 수 있다.

다른 예로서, 명령들은 제2 명령들(INS2)로서 내장 저장 장치(150)에 비임시로 저장된 채로 시스템(100)에 포함될 수 있다. 이후에, 제2 명령들(INS2)은 제4 명령들(INS4)로서 랜덤 액세스 메모리(120)에 비임시로 저장될 수 있다.

다른 예로서, 명령들은 제3 명령들(INS3)로서 외장 저장 장치(160)에 비임시로 저장되고, 외장 저장 장치(160)가 시스템(100)에 부착될 수 있다. 이후에, 제3 명령들(INS3)은 제4 명령들(INS4)로서 랜덤 액세스 메모리(120)에 비임시로 저장될 수 있다.

다른 예로서, 명령들은 제4 명령들(INS4)로서 랜덤 액세스 메모리(120)에 저장된 채로 시스템(100)에 포함될 수 있다. 이때, 랜덤 액세스 메모리(120)는 상 변화 랜덤 액세스 메모리, 강유전체 랜덤 액세스 메모리, 자기 랜덤 액세스 메모리, 또는 저항성 랜덤 액세스 메모리와 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다.

제2 명령들(INS2)을 저장하는 내장 저장 장치(150), 제3 명령들(INS3)을 저장하는 외장 저장 장치(160), 또는 제4 명령들(INS4)을 저장하는 랜덤 액세스 메모리(120)는 인쇄 회로 기판(11)의 시뮬레이션을 위한 명령들을 저장하는 비임시의(non-transitory) 컴퓨터-독출 가능(computer-readable) 저장 매체(storage medium)일 수 있다.

인쇄 회로 기판(11)의 레이아웃 데이터는 명령들과 마찬가지로 제공될 수 있다. 예를 들어, 레이아웃 데이터는 제1 레이아웃 데이터(LD1)로서 모뎀(130)을 통해 수신되거나, 제2 레이아웃 데이터(LD2)로서 내장 저장 장치(150)에 제공되고나, 제3 레이아웃 데이터(LD3)로서 외장 저장 장치(160)에 저장되거나, 또는 제4 레이아웃 데이터(LD4)로서 랜덤 액세스 메모리(120)에 제공될 수 있다.

도 3은 도 2의 시스템(100)에서 인쇄 회로 기판(11)의 시뮬레이션을 수행하는 방법의 예를 보여준다. 도 1 내지 도 3을 참조하면, 시스템(100)의 프로세서(110)는 랜덤 액세스 메모리(120)에 저장된 제4 명령들(INS4)을 실행함으로써, 또는 제1 내지 제3 명령들(INS1~INS3) 중 하나의 명령들을 제4 명령들(INS4)로 랜덤 액세스 메모리(120)에 로드하고, 로드된 제4 명령들(INS4)을 실행함으로써 시뮬레이션을 시작할 수 있다.

또한, 시스템(100)의 프로세서(110)는 랜덤 액세스 메모리(120)에 저장된 제4 레이아웃 데이터(LD4)를 읽음으로써, 또는 제1 내지 제3 레이아웃 데이터(LD1~LD3) 중 하나의 레이아웃 데이터를 제4 레이아웃 데이터(LD4)로 랜덤 액세스 메모리(120)에 로드하고, 로드된 제4 레이아웃 데이터(LD4)을 실행함으로써 시뮬레이션을 시작할 수 있다. 제4 레이아웃 데이터(LD4)는 인쇄 회로 기판(11)의 구조를 나타낼 수 있다.

도 4는 인쇄 회로 기판(11)의 레이아웃의 예를 보여준다. 예를 들어, 도 1의 인쇄 회로 기판(11)에서, 제1 내부 솔더 볼들(13a)에 접촉하는 면(예를 들어, 상부면)의 일부의 레이아웃이 도 4에 도시된다. 도 4에서, 제1 방향(x), 제2 방향(y), 그리고 제3 방향(z)이 함께 도시된다. 제3 방향(z)은 도 4에 도시된 상부면으로부터 상부의 방향을 향해 직각으로 신장되는 방향일 수 있다.

도 4를 참조하면, 제1 영역(A1)은 구리(Cu)를 포함하고, 제2 영역들(A2)은 솔더 레지스터들(SR)(Solder Resisters)를 포함할 수 있다. 제2 영역들(A2)의 상부면은 제1 영역(A1)의 상부면보다 높을 수 있다. 제2 영역들(A2)의 솔더 레지스터들(SR)은 제1 영역(A1)의 구리(Cu)에 솔더 볼들이 부착될 때, 솔더 볼들의 물질들이 흘러내리는 것을 방지할 수 있다.

다시 도 2 및 도 3을 참조하면, S110 단계에서, 시스템(100)의 프로세서(110)는 인쇄 회로 기판(11)의 레이아웃을 요소들(elements)로 분할할 수 있다. 도 5는 인쇄 회로 기판(11)의 레이아웃을 요소들로 분할하는 예를 보여준다.

도 5를 참조하면, 서로 수직한 제1 방향(x), 제2 방향(y), 그리고 제3 방향(z)을 따라 선들이 적용될 수 있다. 제1 방향(x)의 제1 선들은 서로 평행할 수 있다. 제2 방향(y)의 제2 선들은 서로 평행할 수 있다. 제3 방향(z)의 제3 선들은 서로 평행할 수 있다. 제1 선들, 제2 선들 및 제3 선들은 서로 수직할 수 있다. 제1 선들, 제2 선들 및 제3 선들에 의해 분할되는 영역들이 각각 요소들로 선택될 수 있다.

도 5에서, 레이아웃의 상부면이 2차원으로 보여지므로, 제3 방향(z)의 제3 선들은 도시되지 않는다. 도 6은 제1 방향(x)의 제1 선들, 제2 방향(y)의 제2 선들, 그리고 제3 방향(z)의 제3 선들에 의해 하나의 요소가 정의되는 예를 보여준다.

도 5 및 도 6을 참조하면, 제1 방향(x), 제2 방향(y) 및 제3 방향(z)의 선들에 의해 형성되는 요소(element)는 육면체일 수 있다. 요소들의 각각은 동일한 사이즈(예를 들어, 면적 또는 부피)를 가질 수 있다. 제1 방향(x)의 제1 선들은 등간격일 수 있다. 제2 방향(y)의 제2 선들은 등간격일 수 있다. 제3 방향(z)의 제3 선들은 등간격일 수 있다.

제1 방향(x)의 제1 선들의 간격, 제2 방향(y)의 제2 선들의 간격, 그리고 제3 방향(z)의 제3 선들의 간격은 동일할 수 있다. 즉, 각 요소는 정육면체일 수 있다.

다시 도 2 및 도 3을 참조하면, S120 단계에서, 시스템(100)의 프로세서(110)는 인쇄 회로 기판(11)의 레이아웃의 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들(예를 들어, 이종(heterogeneous) 요소들)을 검출할 수 있다. S130 단계에서, 시스템(100)의 프로세서(110)는 제1 요소들의 이방성 속성들(anisotropic attributes)을 계산하고, 계산된 이방성 속성들을 제1 요소들에 각각 할당할 수 있다.

S140 단계에서, 시스템(100)의 프로세서(110)는 인쇄 회로 기판(11)의 레이아웃의 요소들 중에서 적어도 단일의 물질을 포함하는 제2 요소들(예를 들어, 동종(homogeneous) 요소들)을 검출할 수 있다. S150 단계에서, 시스템(100)의 프로세서(110)는 제2 요소들의 등방성 속성들(isotropic attributes)을 계산하고, 계산된 등방성 속성들을 제2 요소들에 각각 할당할 수 있다.

도 7은 인쇄 회로 기판(11)의 레이아웃의 요소들에서 제1 요소들 및 제2 요소들이 검출된 예를 보여준다. 도 7을 참조하면, 제1 요소들의 내부에 솔더 레지스터(SR) 및 구리(Cu)가 포함된다. 도 6을 참조하여 설명된 바와 같이, 각 요소의 상부면 뿐 아니라, 육면체 형태의 각 요소의 내부가 둘 이상의 물질들 포함할 때, 해당 요소는 제1 요소들에 포함될 수 있다.

제2a 요소들의 내부는 점으로 채워진다. 예를 들어, 제2a 요소들은 솔더 레지스터(SR)의 단일 물질을 포함할 수 있다. 도 6을 참조하여 설명된 바와 같이, 각 요소의 상부면 뿐 아니라, 육면체 형태의 각 요소의 내부가 솔더 레지스터(SR)의 단일 물질을 포함할 때, 해당 요소는 제2a 요소들에 포함될 수 있다.

제2b 요소들의 내부는 사선으로 채워진다. 예를 들어, 제2b 요소들은 구리(Cu)의 단일 물질을 포함할 수 있다. 도 6을 참조하여 설명된 바와 같이, 각 요소의 상부면 뿐 아니라, 육면체 형태의 각 요소의 내부가 구리(Cu)의 단일 물질을 포함할 때, 해당 요소는 제2b 요소들에 포함될 수 있다.

다시 도 2 및 도 3을 참조하면, S160 단계에서, 시스템(100)의 프로세서(110)는 제1 및 제2 요소들의 속성들, 즉 이방성 속성들 및 등방성 속성들에 기반하여 인쇄 회로 기판(11)의 뒤틀림(warpage)을 계산할 수 있다.

이후에, 시스템(100)의 프로세서(110)는 계산된 뒤틀림의 정보를 사용자 인터페이스(170)를 통해 사용자에게 제공할 수 있다. 또는 시스템(100)의 프로세서(110)는 계산된 뒤틀림의 정보를 랜덤 액세스 메모리(120), 내장 저장 장치(150) 또는 외장 저장 장치(160)에 저장하거나, 또는 모뎀(130)을 통해 외부 장치로 전송할 수 있다.

다른 예로서, 시스템(100)의 프로세서(110)는 계산된 뒤틀림의 정도를 문턱 값과 비교할 수 있다. 시스템(100)의 프로세서(110)는 비교 결과에 따라, 인쇄 회로 기판(11)의 레이아웃의 적합성을 판단할 수 있다. 예를 들어, 뒤틀림의 정도가 문턱 값 이상일 때, 시스템(100)의 프로세서(110)는 인쇄 회로 기판(11)의 레이아웃이 적합하지 않음을 판단할 수 있다.

뒤틀림의 정도가 문턱 값보다 작을 때, 시스템(100)의 프로세서(110)는 인쇄 회로 기판(11)의 레이아웃이 적합함을 판단할 수 있다. 시스템(100)의 프로세서(110)는 적합성의 판단 결과를 사용자 인터페이스(170)를 통해 사용자에게 제공할 수 있다. 또는 시스템(100)의 프로세서(110)는 적합성의 판단 결과를 랜덤 액세스 메모리(120), 내장 저장 장치(150) 또는 외장 저장 장치(160)에 저장하거나, 또는 모뎀(130)을 통해 외부 장치로 전송할 수 있다.

도 8은 제1 요소들에서 이방성 속성들을 계산(도 3의 S130 단계)하는 예를 보여주는 순서도이다. 도 2, 도 7 및 도 8을 참조하면, 제1 요소들 각각의 내부의 물질들의 배치들은 서로 다르다. 따라서, 시스템(100)의 프로세서(110)는 제1 요소들 각각의 둘 이상의 방향들에 대한 물성들(physical properties)을 계산할 수 있다.

S210 단계에서, 시스템(100)의 프로세서(110)는 제1 요소들의 각각의 적어도 세 개의 방향들에 따른 인장 강도들(tensile modulus)을 계산할 수 있다. 적어도 세 개의 방향들은 제1 방향(x), 제2 방향(y), 그리고 제3 방향(z)을 포함할 수 있다.

도 9는 제1 내지 제3 방향들(x, y, z)에 따른 제1 내지 제3 인장 강도들(Ex, Ey, Ez)을 계산하는 예를 보여준다. 예시적으로, 제1 방향(x)에 따른 제1 인장 강도(Ex)를 계산하는 예가 도 9에 도시된다. 도 9를 참조하면, 제1 요소들 중 샘플 요소(SE)에서 제1 방향(x)에 따른 제1 인장 강도(Ex)가 계산된다.

제1 방향(x) 또는 제1 방향(x)의 반대 방향으로 샘플 요소(SE)를 잡아당긴 때에, 샘플 요소(SE)가 제1 방향(x)으로 늘어나지 않고 버틸 수 있는 능력이 제1 인장 강도(Ex)로 계산될 수 있다. 예를 들어, 제1 인장 강도(Ex)의 단위는 파스칼(Pa) 또는 단위 면적 당 무게와 힘의 곱일 수 있다.

제1 인장 강도(Ex)와 마찬가지로, 샘플 요소(SE)를 제2 방향(y) 또는 제2 방향(y)의 반대 방향으로 당기는 가정에서, 제2 인장 강도(Ey)가 계산될 수 있다. 제1 인장 강도(Ex)와 마찬가지로, 샘플 요소(SE)를 제3 방향(z) 또는 제3 방향(z)의 반대 방향으로 당기는 가정에서, 제3 인장 강도(Ez)가 계산될 수 있다.

도 7에 도시된 바와 같이 제1 요소들 각각에 포함된 물질들의 배치들은 서로 다를 수 있다. 따라서, 제1 내지 제3 인장 강도들(Ex, Ey, Ez)의 계산들은 제1 요소들의 각각에서 수행될 수 있다. 제1 요소들의 각각의 서로 다른 방향들에 대해 인장 강도들이 계산되므로, 시뮬레이션의 정확도가 향상된다.

도 7에 도시된 바와 같이, 제2a 요소들은 단일 물질들을 포함한다. 따라서, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 계산하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 제2a 요소들 중 하나의 요소에서 하나의 방향(예를 들어, 제1 내지 제3 방향들(x, y, z) 중 하나의 방향)에 대한 인장 강도를 계산할 수 있다.

제2a 요소들이 동종 요소들이므로, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 할당하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 계산된 인장 강도를 제2a 요소들 각각의 제1 내지 제3 방향들(x, y, z)에 대한 제1 내지 제3 인장 강도들(Ex, Ey, Ez)로 할당할 수 있다. 따라서, 시스템(100) 및 프로세서(110)의 연산량이 감소하고, 자원들이 절약된다.

제2a 요소들과 마찬가지로, 제2b 요소들 중 하나로부터 하나의 인장 강도가 계산되고, 계산된 하나의 인장 강도는 제2b 요소들 각각의 제1 내지 제3 인장 강도들(Ex, Ey, Ez)로 사용될 수 있다.

도 10은 제1 내지 제3 방향들(x, y, z)에 따른 제1 내지 제3 포와송 비들(μxy, μyz, μxz)(Poisson Ratios)을 계산하는 예를 보여준다. 예시적으로, 제1 방향(x) 및 제2 방향(y)에 따른 제1 포와송 비(μxy)를 계산하는 예가 도 10에 도시된다. 도 10을 참조하면, 제1 요소들 중 샘플 요소(SE)에서 제1 방향(x) 및 제2 방향(y)에 따른 제1 포와송 비(μxy)가 계산된다.

제1 방향(x) 또는 제1 방향(x)의 반대 방향으로 샘플 요소(SE)를 잡아당긴 때에, 샘플 요소(SE)가 제1 방향(x)으로 늘어나는 제1 길이(L1)와 샘플 요소(SE)가 제2 방향(y)으로 수축하는 제2 길이(L2)의 비율이 제1 포와송 비(μxy)로 계산될 수 있다. 예를 들어, 제1 포와송 비(μxy)는 제1 길이(L1)에 대한 제2 길이(L2)의 비율 또는 그 반대일 수 있다.

제1 포와송 비(μxy)와 마찬가지로, 샘플 요소(SE)를 제2 방향(y) 또는 제2 방향(y)의 반대 방향으로 당기는 가정에서, 제2 포와송 비(μyz)가 계산될 수 있다. 샘플 요소(SE)가 제2 방향(y)으로 늘어나는 길이와 샘플 요소(SE)가 제3 방향(z)으로 수축하는 길이의 비율이 제2 포와송 비(μyz)로 계산될 수 있다.

제1 포와송 비(μxy)와 마찬가지로, 샘플 요소(SE)를 제1 방향(x) 또는 제1 방향(x)의 반대 방향으로 당기는 가정에서, 제3 포와송 비(μxz)가 계산될 수 있다. 샘플 요소(SE)가 제1 방향(x)으로 늘어나는 길이와 샘플 요소(SE)가 제3 방향(z)으로 수축하는 길이의 비율이 제3 포와송 비(μxz)로 계산될 수 있다.

도 7에 도시된 바와 같이, 제1 요소들 각각에 포함된 물질들의 배치들은 서로 다를 수 있다. 따라서, 제1 내지 제3 포와송 비들(μxy, μyz, μxz)의 계산들은 제1 요소들의 각각에서 수행될 수 있다. 제1 요소들의 각각의 서로 다른 방향들에 대해 제1 내지 제3 포와송 비들(μxy, μyz, μxz)이 계산되므로, 시뮬레이션의 정확도가 향상된다.

도 7에 도시된 바와 같이, 제2a 요소들은 단일 물질들을 포함한다. 따라서, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 계산하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 제2a 요소들 중 하나의 요소에서 두 개의 방향들에 대한 포와송 비(예를 들어, μxy, μyz 또는 μxz)를 계산할 수 있다.

제2a 요소들이 동종 요소들이므로, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 할당하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 계산된 포와송 비를 제2a 요소들 각각의 제1 내지 제3 포와송 비들(μxy, μyz, μxz)로 할당할 수 있다. 따라서, 시스템(100) 및 프로세서(110)의 연산량이 감소하고, 자원들이 절약된다.

제2a 요소들과 마찬가지로, 제2b 요소들 중 하나로부터 하나의 포와송 비가 계산되고, 계산된 하나의 포와송 비는 제2b 요소들 각각의 제1 내지 제3 포와송 비들(μxy, μyz, μxz)로 사용될 수 있다.

도 11은 제1 내지 제3 방향들(x, y, z)에 따른 제1 내지 제3 전단 강도들(Gxy, Gyz, Gxz)(Shear Modulus)을 계산하는 예를 보여준다. 예시적으로, 제1 방향(x) 및 제2 방향(y)에 따른 제1 전단 강도(Gxy)를 계산하는 예가 도 11에 도시된다. 도 11을 참조하면, 제1 요소들 중 샘플 요소(SE)에서 제1 방향(x) 및 제2 방향(y)에 따른 제1 전단 강도(Gxy)가 계산된다.

제1 방향(x) 및 제2 방향(y)의 평면을 기준으로, 샘플 요소(SE)에 상부면(TS) 및 하부면(BS)이 선택될 수 있다. 샘플 요소(SE)의 상부면(TS)에서, 제1 방향(x), 제2 방향(y), 또는 제1 방향 및 제2 방향(y) 사이의 방향으로 힘이 적용될 수 있다. 샘플 요소(SE)의 하부면(BS)에서, 상부면(TS)에 작용된 힘과 반대 방향으로 동일한 힘이 적용될 수 있다. 이때, 샘플 요소(SE)가 변형되지 않고 버틸 수 있는 능력이 제1 전단 강도(Gxy)로 계산될 수 있다. 예를 들어, 제1 전단 강도(Gxy)의 단위는 파스칼(Pa) 또는 단위 면적 당 무게와 힘의 곱일 수 있다.

제1 전단 강도(Gxy)와 마찬가지로, 샘플 요소(SE)를 제2 방향(y) 및 제3 방향(z)에 대한 제2 전단 강도(Gyz)가 계산될 수 있다. 제2 방향(y) 및 제3 방향(z)의 평면을 기준으로, 샘플 요소(SE)에 상부면 및 하부면이 선택될 수 있다. 상부면 및 하부면에 서로 반대 방향의 힘을 적용한 때에 샘플 요소(SE)가 변형되지 않고 버틸 수 있는 능력이 제2 전단 강도(Gyz)로 계산될 수 있다.

제1 전단 강도(Gxy)와 마찬가지로, 샘플 요소(SE)를 제1 방향(x) 및 제3 방향(z)에 대한 제3 전단 강도(Gxz)가 계산될 수 있다. 제1 방향(x) 및 제3 방향(z)의 평면을 기준으로, 샘플 요소(SE)에 상부면 및 하부면이 선택될 수 있다. 상부면 및 하부면에 서로 반대 방향의 힘을 적용한 때에 샘플 요소(SE)가 변형되지 않고 버틸 수 있는 능력이 제3 전단 강도(Gxz)로 계산될 수 있다.

도 7에 도시된 바와 같이, 제1 요소들 각각에 포함된 물질들의 배치들은 서로 다를 수 있다. 따라서, 제1 내지 제3 전단 강도들(Gxy, Gyz, Gxz)의 계산들은 제1 요소들의 각각에서 수행될 수 있다. 제1 요소들의 각각의 서로 다른 방향들에 대해 전단 강도들이 계산되므로, 시뮬레이션의 정확도가 향상된다.

도 7에 도시된 바와 같이, 제2a 요소들은 단일 물질들을 포함한다. 따라서, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 계산하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 제2a 요소들 중 하나의 요소에서 두 개의 방향들에 대한 전단 강도(예를 들어, Gxy, Gyz 또는 Gxz)를 계산할 수 있다.

제2a 요소들이 동종 요소들이므로, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 할당하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 계산된 인장 강도를 제2a 요소들 각각의 제1 내지 제3 전단 강도들(Gxy, Gyz, Gxz)로 할당할 수 있다. 따라서, 시스템(100) 및 프로세서(110)의 연산량이 감소하고, 자원들이 절약된다.

제2a 요소들과 마찬가지로, 제2b 요소들 중 하나로부터 하나의 전단 강도가 계산되고, 계산된 하나의 전단 강도는 제2b 요소들 각각의 제1 내지 제3 전단 강도들(Gxy, Gyz, Gxz)로 사용될 수 있다.

도 12는 제1 내지 제3 방향들(x, y, z)에 따른 제1 내지 제3 열 팽창 계수들(αx, αy, αz)을 계산하는 예를 보여준다. 예시적으로, 제1 방향(x)에 대한 제1 열 팽창 계수(αx)를 계산하는 예가 도 12에 도시된다. 도 12를 참조하면, 제1 요소들 중 샘플 요소(SE)에서 제1 방향(x)에 대한 제1 열 팽창 계수(αx)가 계산된다.

샘플 요소(SE)의 온도가 초기 온도로부터 1도 상승할 때, 샘플 요소(SE)가 제1 방향(x)으로 팽창하는 제3 길이(L3) 및 제4 길이(L4)와 샘플 요소(SE)의 제1 방향(x)의 본래 길이의 비율이 제1 열 팽창 계수(αx)로 계산될 수 있다. 예를 들어, 제1 열 팽창 계수(αx)는 샘플 요소(SE)의 제1 방향(x)의 본래 길이에 대한 제3 길이(L3) 및 제4 길이(L4)의 비율 또는 그 반대일 수 있다.

제1 열 팽창 계수(αx)와 마찬가지로, 샘플 요소(SE)의 온도가 1도 상승할 때에 샘플 요소(SE)가 제2 방향(y)으로 팽창하는 정도가 제2 열 팽창 계수(αy)로 계산될 수 있다. 또한, 샘플 요소(SE)의 온도가 1도 상승할 때에 샘플 요소(SE)가 제3 방향(z)으로 팽창하는 정도가 제3 열 팽창 계수(αz)로 계산될 수 있다.

도 7에 도시된 바와 같이, 제1 요소들 각각에 포함된 물질들의 배치들은 서로 다를 수 있다. 따라서, 제1 내지 제3 열 팽창 계수들(αx, αy, αx)의 계산들은 제1 요소들의 각각에서 수행될 수 있다. 제1 요소들의 각각의 서로 다른 방향들에 대해 제1 내지 제3 열 팽창 계수들(αx, αy, αx)이 계산되므로, 시뮬레이션의 정확도가 향상된다.

도 7에 도시된 바와 같이, 제2a 요소들은 단일 물질들을 포함한다. 따라서, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 계산하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 제2a 요소들 중 하나의 요소에서 하나의 방향에 대한 열 팽창 계수(예를 들어, αx, αy 또는 αx)를 계산할 수 있다.

제2a 요소들이 동종 요소들이므로, 도 3의 S150 단계에서 언급된 바와 같이 제2a 요소들의 등방성 속성들을 할당하는 과정의 일부로서, 시스템(100)의 프로세서(110)는 계산된 열 팽창 계수를 제2a 요소들 각각의 제1 내지 제3 열 팽창 계수들(αx, αy, αz)로 할당할 수 있다. 따라서, 시스템(100) 및 프로세서(110)의 연산량이 감소하고, 자원들이 절약된다.

제2a 요소들과 마찬가지로, 제2b 요소들 중 하나로부터 하나의 열 팽창 계수가 계산되고, 계산된 하나의 열 팽창 계수는 제2b 요소들 각각의 제1 내지 제3 열 팽창 계수들(αx, αy, αx)로 사용될 수 있다.

도 13은 인쇄 회로 기판(11)의 레이아웃의 요소들에서 물성들(physical properties)이 계산되는 예를 개괄적으로 보여준다. 도 13을 참조하면, 제1 요소들의 각각에서 이방성 속성들이 계산될 수 있다. 이방성 속성들로 계산되는 물성들은 제1 내지 제3 인장 강도들(Ex, Ey, Ez), 제1 내지 제3 포와송 비들(μxy, μyz, μxz), 제1 내지 제3 전단 강도들(Gxy, Gyz, Gxz), 그리고 제1 내지 제3 열 팽창 계수들(αx, αy, αz)을 포함한다.

제2a 요소들 및 제2b 요소들의 각각에서 등방성 속성들이 계산될 수 있다. 등방성 속성들로 계산되는 물성들은 하나의 인장 강도(E), 하나의 포와송 비(μ), 하나의 전단 강도(G), 그리고 하나의 열 팽창 계수(α)를 포함한다.

본 발명의 실시 예들에 따르면, 하나의 물질을 포함하는 동종 요소에 대해 연산량을 줄임으로써, 인쇄 회로 기판(11)의 시뮬레이션의 연산량이 감소하고, 필요 자원이 감소하고, 그리고 수행 시간이 감소한다. 또한, 본 발명의 실시 예들에 따르면, 둘 이상의 물질들을 포함하는 이종 요소에 대해 연산을 집중함으로써, 인쇄 회로 기판(11)의 시뮬레이션의 정확도가 향상된다.

특히, 본 발명의 실시 예들에 따르면, 요소들의 사이즈가 감소할수록 시뮬레이션의 정확도가 향상된다. 또한, 요소들의 사이즈가 감소할수록 등방성 요소들의 비율이 증가하고 이방성 요소들의 비율이 감소한다. 따라서, 정확도가 증가하는 정도에 비해, 연산량, 필요 자원, 또는 시뮬레이션 시간이 증가하는 정도가 크지 않은 현저한 효과가 있다.

상술된 바와 같이, 제1, 제2, 제3 등의 용어들을 사용하여 본 발명의 실시 예에 따른 시스템(100) 및 시스템에서 수행되는 방법의 구성 요소들이 설명되었다. 그러나 제1, 제2, 제3 등과 같은 용어들은 구성 요소들을 서로 구별하기 위해 사용되며, 본 발명을 한정하지 않는다. 예를 들어, 제1, 제2, 제3 등과 같은 용어들은 순서 또는 임의의 형태의 수치적 의미를 내포하지 않는다.

상술된 실시 예들에서, 블록들을 사용하여 본 발명의 실시 예들에 따른 구성 요소들이 설명되었다. 블록들은 IC (Integrated Circuit), ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 장치들, 하드웨어 장치들에서 구동되는 펌웨어, 응용과 같은 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다. 또한, 블록들은 IC 내의 반도체 소자들로 구성되는 회로들 또는 IP (Intellectual Property)를 포함할 수 있다.

상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

10: 반도체 패키지
11: 인쇄 회로 기판
12a, 12b: 반도체 다이들
13a, 13b: 내부 솔더 볼들
14: 솔더 볼들
100: 시스템
110: 프로세서
120: 랜덤 액세스 메모리
130: 모뎀
140: 허브
150: 내장 저장 장치
160: 외장 저장 장치
170: 사용자 인터페이스

Claims

인쇄 회로 기판의 시뮬레이션을 위한 컴퓨터-구현(computer-implemented) 방법에 있어서:
상기 인쇄회로 기판의 레이아웃을 동일한 사이즈를 갖는 요소들로 분할하는 단계;
상기 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들을 검출하는 단계;
상기 제1 요소들의 이방성(anisotropic) 속성들(attributes)을 계산하고, 상기 이방성 속성들을 상기 제1 요소들에 각각 할당하는 단계; 그리고
상기 제1 요소들의 상기 이방성 속성들에 기반하여 상기 인쇄 회로 기판의 뒤틀림(warpage)을 계산하는 단계를 포함하고,
상기 이방성 속성들은 상기 레이아웃 상에서 상기 제1 요소들의 방향들에 따른 물성들(physical properties)에 의존하는 컴퓨터-구현 방법.
제1항에 있어서,
상기 요소들 중에서 단일 물질을 포함하는 제2 요소들을 검출하는 단계; 그리고
상기 제2 요소들의 등방성(isotropic) 속성들(attributes)을 계산하고, 상기 등방성 속성들을 상기 제2 요소들에 각각 할당하는 단계를 더 포함하고,
상기 인쇄회로 기판의 상기 뒤틀림을 계산하는 단계는:
상기 제1 요소들의 상기 이방성 속성들 및 상기 제2 요소들의 상기 등방성 속성들에 기반하여 상기 뒤틀림을 계산하는 단계를 포함하는 컴퓨터-구현 방법.
제2항에 있어서,
상기 등방성 속성들을 계산하는 단계는,
상기 제2 요소들 중 하나의 요소의 상기 레이아웃 상의 하나의 방향에 대한 물성(physical property)을 계산하는 단계; 그리고
상기 하나의 방향에 대한 상기 물성을 상기 제2 요소들 각각의 둘 이상의 방향들에 적용하는 단계를 포함하는 컴퓨터-구현 방법.
제1항에 있어서,
상기 인쇄회로 기판의 상기 레이아웃을 상기 동일한 사이즈를 갖는 상기 요소들로 분할하는 단계는:
상기 레이아웃에 서로 수직한 제1 방향의 제1 선들, 제2 방향의 제2 선들, 그리고 제3 방향의 제3 선들을 적용하는 단계; 그리고
상기 제1 선들, 상기 제2 선들 및 상기 제3 선들에 의해 분할되는 상기 레이아웃의 육면체들을 상기 요소들로 선택하는 단계를 포함하는 컴퓨터-구현 방법.
제4항에 있어서,
상기 이방성 속성들을 계산하는 단계는,
상기 제1 요소들의 상기 제1 방향에 대한 제1 인장 강도들(tensile modulus)을 각각 계산하는 단계;
상기 제1 요소들의 상기 제2 방향에 대한 제2 인장 강도들을 각각 계산하는 단계; 그리고
상기 제1 요소들의 상기 제3 방향에 대한 제3 인장 강도들을 각각 계산하는 단계를 포함하는 컴퓨터-구현 방법.
제4항에 있어서,
상기 이방성 속성들을 계산하는 단계는,
상기 제1 요소들을 상기 제1 방향에 따라 늘릴 때의 상기 제2 방향에 대한 제1 포아송 비들(Poisson ratios)을 각각 계산하는 단계;
상기 제1 요소들을 상기 제2 방향에 따라 늘릴 때의 상기 제3 방향에 대한 제2 포아송 비들을 각각 계산하는 단계; 그리고
상기 제1 요소들을 상기 제1 방향에 따라 늘릴 때의 상기 제3 방향에 대한 제3 포아송 비들을 각각 계산하는 단계를 포함하는 컴퓨터-구현 방법.
제4항에 있어서,
상기 이방성 속성들을 계산하는 단계는,
상기 제1 요소들의 상기 제1 방향 및 상기 제2 방향에 기반한 평면에 대한 제1 전단 강도들(shear modulus)을 각각 계산하는 단계;
상기 제1 요소들의 상기 제2 방향 및 상기 제3 방향에 기반한 평면에 대한 제2 전단 강도들을 각각 계산하는 단계; 그리고
상기 제1 요소들의 상기 제1 방향 및 상기 제3 방향에 기반한 평면에 대한 제3 전단 강도들을 각각 계산하는 단계를 포함하는 컴퓨터-구현 방법.
제4항에 있어서,
상기 이방성 속성들을 계산하는 단계는,
상기 제1 요소들의 상기 제1 방향에 대한 제1 열팽창 계수들(Thermal expansion coefficients)을 각각 계산하는 단계;
상기 제1 요소들의 상기 제2 방향에 대한 제2 열팽창 계수들을 각각 계산하는 단계; 그리고
상기 제1 요소들의 상기 제3 방향에 대한 제3 열팽창 계수들을 각각 계산하는 단계를 포함하는 컴퓨터-구현 방법.
제1항에 있어서,
상기 뒤틀림에 기반하여, 상기 인쇄 회로 기판의 적합성을 판단하는 단계를 더 포함하는 컴퓨터-구현 방법.
제1항에 있어서,
상기 인쇄 회로 기판은 반도체 패키지 내에서 반도체 다이를 적재하도록 구성되고, 상기 반도체 다이와 전기적으로 연결되는 배선들을 포함하는 컴퓨터-구현 방법.
인쇄 회로 기판의 시뮬레이션을 위한 프로세서-구현(processor-implemented) 시스템에 있어서:
프로세서; 그리고
상기 프로세서와 통신하도록 구성되고, 상기 프로세서에 의해 실행된 때에 상기 프로세서가 다음의 동작들을 수행하도록 유발하는 명령들을 저장하는 비임시의(non-transitory) 컴퓨터로 독출 가능한(computer-readable) 저장 매체를 포함하고,
상기 다음의 동작들은:
상기 인쇄회로 기판의 레이아웃을 동일한 사이즈를 갖는 요소들로 분할하는 단계;
상기 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들을 검출하는 단계;
상기 제1 요소들의 이방성(anisotropic) 속성들을 계산하고, 상기 이방성 속성들을 상기 제1 요소들에 각각 할당하는 단계; 그리고
상기 제1 요소들의 상기 이방성 속성들에 기반하여 상기 인쇄 회로 기판의 뒤틀림(warpage)을 계산하는 단계를 포함하고,
상기 이방성 속성들은 상기 레이아웃 상에서 상기 제1 요소들의 방향들에 의존하는 프로세서-구현 시스템.
제11항에 있어서,
상기 다음의 동작들은:
상기 요소들 중에서 단일 물질을 포함하는 제2 요소들을 검출하는 단계; 그리고
상기 제2 요소들의 등방성(isotropic) 속성들을 계산하고, 상기 등방성 속성들을 상기 제2 요소들에 각각 할당하는 단계를 더 포함하고,
상기 인쇄회로 기판의 상기 뒤틀림을 계산하는 단계는:
상기 제1 요소들의 상기 이방성 속성들 및 상기 제2 요소들의 상기 등방성 속성들에 기반하여 상기 뒤틀림을 계산하는 단계를 포함하는 프로세서-구현 시스템.
제12항에 있어서,
상기 인쇄회로 기판의 상기 레이아웃을 상기 동일한 사이즈를 갖는 상기 요소들로 분할하는 단계는:
상기 레이아웃에 서로 수직한 제1 방향의 제1 선들, 제2 방향의 제2 선들, 그리고 제3 방향의 제3 선들을 적용하는 단계; 그리고
상기 제1 선들, 상기 제2 선들 및 상기 제3 선들에 의해 분할되는 상기 레이아웃의 육면체들을 상기 요소들로 선택하는 단계를 포함하는 프로세서-구현 시스템.
제13항에 있어서,
상기 제2 요소들의 상기 등방성 속성들을 계산하는 단계는:
상기 제2 요소들 중 하나의 요소에서 상기 제1 방향, 상기 제2 방향 및 상기 제3 방향 중 적어도 하나의 방향에 대한 물성(physical property)을 계산하는 단계를 포함하는 프로세서-구현 시스템.
제14항에 있어서,
상기 등방성 속성들을 상기 제2 요소들에 각각 할당하는 단계는:
상기 물성을 상기 제2 요소들 각각의 상기 제1 방향, 상기 제2 방향, 그리고 상기 제3 방향에 대한 물성들로 할당하는 단계를 포함하는 프로세서-구현 시스템.
제14항에 있어서,
상기 물성은 상기 적어도 하나의 방향에 대한 인장 강도, 포와송 비, 전단 강도, 그리고 열팽창 계수 중 적어도 하나를 포함하는 프로세서-구현 시스템.
제13항에 있어서,
상기 이방성 속성들을 계산하는 단계는:
상기 제1 요소들의 각각에서, 상기 제1 방향, 상기 제2 방향 및 상기 제3 방향에 대한 물성들을 계산하는 단계를 포함하는 프로세서-구현 시스템.
제11항에 있어서,
상기 다음 동작들은:
상기 뒤틀림에 기반하여, 상기 인쇄 회로 기판의 적합성을 판단하는 단계를 더 포함하는 프로세서-구현 시스템.
프로세서에 의해 실행된 때에 상기 프로세서가 다음의 동작들을 수행하도록 유발하는 명령들을 저장하는 비임시의(non-transitory) 컴퓨터로 독출 가능한(computer-readable) 저장 매체에 있어서:
상기 다음의 동작들은:
인쇄회로 기판의 레이아웃을 동일한 사이즈를 갖는 요소들로 분할하는 단계;
상기 요소들 중에서 적어도 두 개의 물질들을 포함하는 제1 요소들을 검출하는 단계;
상기 제1 요소들의 이방성(anisotropic) 속성들을 계산하고, 상기 이방성 속성들을 상기 제1 요소들에 각각 할당하는 단계;
상기 요소들 중에서 단일 물질을 포함하는 제2 요소들을 검출하는 단계;
상기 제2 요소들의 등방성(isotropic) 속성들을 계산하고, 상기 등방성 속성들을 상기 제2 요소들에 각각 할당하는 단계; 그리고
상기 제1 요소들의 상기 이방성 속성들 및 상기 제2 요소들의 상기 등방성 속성들에 기반하여 상기 인쇄 회로 기판의 뒤틀림(warpage)을 계산하는 단계를 포함하는 저장 매체.
제19항에 있어서,
상기 제1 요소들의 상기 이방성 속성들을 계산하는 단계는:
상기 제1 요소들의 각각에서 적어도 두 개의 방향들에 따른 물성들을 계산하는 단계를 포함하고,
상기 제2 요소들의 상기 등방성 속성들을 계산하는 단계는:
상기 제2 요소들 중 하나에서 하나의 방향에 따른 물성들을 계산하는 단계를 포함하는 저장 매체.