JP4972270B2 - 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法 - Google Patents

Description

本発明は、高周波用配線構造、該高周波配線構造を用いた高周波用実装基板、集積回路及び高周波用実装基板、高周波用配線構造の形成方法並びに高周波信号の波形整形方法に関するものである。

ＶＬＳＩ（超大規模集積回路）の内部信号の高速化に伴い、ＶＬＳＩを実装するプリント基板やセラミック基板（高周波用実装基板）上の信号も高速化（高周波化）する必要がある。最近では、高周波用実装回路基板の伝送線上を伝播する信号の周波数がＭＨｚからＧＨｚへと増加しようとしている。このような高速化により、基板上の高周波信号（２００ＭＨｚ以上の周波数）の電気長（波長）は基板上の配線の平均的な長さに比べて短くなっており、従って、基板上の配線は伝送線と見なして設計する必要がある。この点に関しては非特許文献１及び２に記載されている。実際に伝送線として見ると、伝送線となる配線上には様々な特性インピーダンスの不整合箇所が存在するために伝送線上では反射ノイズが発生する。そして、これが原因で配線を伝搬する信号に波形歪みが発生する。波形歪みは信号の品質を著しく劣化させることになり、特に、最も重要な信号であるクロック信号にこれらの歪みが発生した場合、ＶＬＳＩ（超大規模集積回路）の誤動作に直結することが多い。従って、クロック信号については特に歪みの少ない理想に近い信号品質を保つ必要がある。また高周波化が進むと、クロック信号だけでなく、データバスやアドレスバス上を伝送する信号でも波形歪は誤動作の原因となる。

インピーダンス不整合によって生ずる波形歪みの問題を図２１に示す。ＶＬＳＩから送出された信号（ディジタル信号）は、特性インピーダンスＺ_０の配線を伝わり、終端抵抗で終端される。ここで、配線にＶＬＳＩやモジュールなどの部品が接続された場合、これらの部品は等価的に容量性負荷Ｃ_Ｌと見なすことができる。これらの負荷は一様な特性インピーダンスＺ_０の配線上においてインピーダンス不整合点となり、この点で反射ノイズが発生する。反射ノイズは配線上を反射しながら伝搬し、これがディジタル信号に重畳されて大きな波形歪みを引き起こす。

従来より基板上配線のインピーダンス整合には、インピーダンス不整合点の近傍でインピーダンスを調整する「負荷トレース手法」（非特許文献３）や「Ｓｔｕｂ Ｓｅｒｉｅｓ Ｔｅｒｍｉｎａｔｅｄ Ｌｏｇｉｃ法」（非特許文献４）が用いられてきた。

また従来技術として、反射波を打ち消す信号を発生する集積回路を伝送線に付加するという技術も提案されている（非特許文献５）。
碓井有三著の"ギガヘルツ時代の高速伝送線路設計"、信学技報 ＦＴＳ２００１−３４， Ｖｏｌ．１０１， Ｎｏ．４７５， ｐｐ．２１−２８， ２００１年発行 遠矢弘和著の"高速／微細プロセスに適する、信号を電磁波とみなした配線設計法"、信学論（Ｃ），Ｖｏｌ． Ｊ８５−Ｃ Ｎｏ．３， ＰＰ．１１７−１２４，２００２年発行 上野典彦及び中村祥恵著の"高速デジタルシステム設計法詳説"、日経ＢＰ社，２００１年発行 Ｍａｓａｏ ＴＡＧＵＣＨＩ著の"Ｈｉｇｈ−Ｓｐｅｅｄ， Ｓｍａｌｌ−Ａｍｐｌｉｔｕｄｅ Ｉ／Ｏ Ｉｎｔｅｒｆａｃｅ Ｃｉｒｃｕｉｔｓ ｆｏｒ Ｍｅｍｏｒｙ Ｂｕｓ Ａｐｐｌｉｃａｔｉｏ" ＩＥＩＣＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ． Ｅ７７−Ｃ， Ｎｏ．１２， ｐｐ．１９４４−１９５０，１９９４年発行 田村泰考，後藤公太郎，斎藤美寿，張 子誠，若山繁俊，小川淳二，加藤好治，田口眞男及び今村 健共著の"チップ間高速信号伝送用イコライズ技術"、信学論（Ｃ−ＩＩ）， Ｖｏｌ． Ｊ８２−Ｃ−ＩＩ Ｎｏ．５， ＰＰ．２３９−２４６， １９９９年及び情報処理 Ｖｏｌ．４０， Ｎｏ．８， ｐｐ．７９５−８００， １９９９年発行

しかしながら、前述の非特許文献３及び４に記載の手法では、局所的にインピーダンスを整合するため完全に反射を消すことが難しく、不整合点が多い場合には反射波同士が重畳して大きな信号劣化を生ずることがあった。また非特許文献５に記載の技術では、特別な集積回路を用意する必要がある。

信号の高速化は今後も不可欠であり、高速化するほど電気長の短い高周波成分が増加することになる。従って、インピーダンス不整合による波形歪みは一層大きくなる。このため、高い信号品質を実現できる新たな信号配線構造とその設計手法（配線構造の形成方法；波形整形方法）が必要とされている。

本発明の目的は、高周波信号の波形歪を減少させることができる高周波用配線構造、高周波配線構造を用いた高周波用実装基板、集積回路及び高周波用実装基板、高周波用配線構造の形成方法並びに高周波信号の波形整形方法を提供することにある。

また本発明の他の目的は、ＶＬＳＩ等を実装する高周波用実装基板用の新たな配線構造とその設計手法を提供することにある。

本発明は、配線パターンを複数のセグメントに分割することで、従来のような局所的な調整ではなく、大域的にインピーダンスを調整して反射波を打ち消す伝送線構造すなわち高周波配線構造を提案する。本願明細書では、この伝送線をセグメント分割伝送線（ＳＴＬ：Ｓｅｇｍｅｎｔａｌ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ）と呼ぶ。

まず本発明は、高周波信号（２００ＭＨｚ以上の周波数の信号）が伝送される伝送線を構成する配線パターンを備えた高周波用配線構造を改良の対象とする。本発明では、配線パターンを形状の相違により特性インピーダンスが異なる複数のセグメントにより構成する。そして複数のセグメントのそれぞれの特性インピーダンスを、伝送線を伝播する信号の波形歪を減少させる反射波を隣接する二つのセグメントどうしの境界で発生させるように定める。本発明の基本的は思想は、反射波が発生しないようにしてきた従来の配線設計の発想を逆転し、伝送線の隣接する二つのセグメントどうしの境界で積極的に反射を発生させ、反射波を重ね合わせることによって信号の波形歪みを減少させることにある。言換えると、本発明の技術的思想は、複数のセグメントのそれぞれの特性インピーダンスを、各セグメントどうしの境界で発生する反射ノイズが重畳し合うことにより伝送線を伝播する信号の波形が整形されるように定めることでにある。このようにすると、特別な集積回路等を用意することなく、配線パターンの形状だけで、従来の技術よりも確実に波形歪を減少させることができる。

本発明の高周波配線構造は、絶縁基板上に備えた高周波用実装基板に適用できるのは勿論であるが、本発明の高周波配線構造をマイクロプロセッサ等の集積回路の内部の配線パターンに採用してもよいのは勿論である。信号の周波数が更に高くなれば、集積回路中の配線パターンでも反射の問題は当然にして発生することになるが、集積回路の中でも本発明は有効に効果を発揮する。

本発明を絶縁性基板の表面上に２００ＭＨｚ以上の高周波信号が伝送される伝送線を構成する配線パターンを備え且つ配線パターンに電気的に接続される集積回路が実装される高周波用実装基板に適用する場合には、配線パターンを形状の相違により特性インピーダンスが異なる複数のセグメントにより構成し、複数のセグメントのそれぞれの特性インピーダンスを、各セグメントで発生する反射ノイズが重畳し合うことにより伝送線を伝播する信号の波形が整形されるように定められばよい。

ここでセグメントの特性インピーダンスは、セグメントの幅寸法、長さ寸法及び厚み寸法の少なくとも一つを変えることにより所定の値に設定することができる。特に、セグメントの特性インピーダンスを、セグメントの長さ寸法を一定として、その幅寸法を変えることにより設定すると、比較的特性インピーダンスの設定が容易である。

本発明の方法は、高周波信号が伝送される伝送線を構成する配線パターンを備えた高周波用配線構造を、形状の相違により特性インピーダンスが異なる複数のセグメントにより形成する方法である。本発明の方法では、遺伝的アルゴリズム等の最適化アルゴリズムを用いて、伝送線を伝播する信号の波形歪を減少させる反射波を隣接する二つのセグメントどうしの境界で発生させるように（複数のセグメントのそれぞれの特性インピーダンスを、各セグメントで発生する反射ノイズが重畳し合うことにより伝送線を伝播する信号の波形が整形されるように）、複数のセグメントのそれぞれの特性インピーダンスを設計する。本発明で適用可能な最適化アルゴリズムとしては、遺伝的アルゴリズムの他に他の公知の適宜の最適化アルゴリズムを使用することができる。

ここで最適化アルゴリズムの一つである遺伝的アルゴリズムや遺伝的プログラミング（Ｇｅｎｅｔｉｃ Ｐｒｏｇｒａｍｉｎｇ）等の進化計算については下記の文献（１）及び（２）に記載されている。そして下記の文献（１）及び（２）に記載の技術をハードウェアの設計に用いる試みは、近年、「進化ハードウェア」の枠組の中で盛んに報告がなされるようになってきた[下記の文献（３）（４）（５）参照］。その中で、回路設計にＧＡ、ＧＰを適用した報告もいくつかなされている[下記の文献（６）（７）（８）参照］。しかし、これらは、トランジスタやキャパシタンス等の回路部品の値を回路のゲインを最適化するように決定するといった試みであり、伝送線の設計にかかわるものではない。また、Ｃｈｅｌｄａｖｉ等は、伝送線のＳパラメータの決定に遺伝的アルゴリズムを用いているが、これは、構造が既にわかっている伝送線のＳパラメータの推定に関する研究である［下記の文献（９）参照］。従って、従来公知の遺伝的アルゴリズムを用いる手法は、発明で提案するセグメントに分割された伝送線とは対象構造が異なり、かつ、その目的や手法も異なるものである。

文献（１）：Ｄ．Ｅ．Ｇｏｌｄｂｅｒｇ著の“Ｇｅｎｅｔｉｃ Ａｌｇｏｒｉｔｈｍｓ ｉｎ Ｓｅａｒｃｈ Ｏｐｔｉｍｉｚａｔｉｏｎ” Ｍａｃｈｉｎｅ Ｌｅａｒｎｉｎｇ， Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ， １９８９年発行
文献（２）：Ｊｏｈｎ Ｒ． Ｋｏｚａ著の“Ｇｅｎｅｔｉｃ Ｐｒｏｇｒａｍｍｉｎｇ”Ｏｎ ｔｈｅ Ｐｒｏｇｒａｍｍｉｎｇ ｏｆ Ｃｏｍｐｕｔｅｒｓ ｂｙ ｍｅａｎｓ ｏｆ Ｎａｔｕｒａｌ Ｓｅｌｅｃｔｉｏｎ， ＭＩＴ Ｐｒｅｓｓ，１９９２発行
文献（３）：樋口哲也著の“進化型ハードウェア”情報処理，Ｖｏｌ．４０，Ｎｏ．８，ｐｐ．７９５−８００，１９９９発行
文献（４）：辺見 均，五味隆志著の“進化するハードウェア”電子情報通信学会論文誌，Ｖｏｌ．Ｊ８４−Ｃ，Ｎｏ．７，ｐｐ．５４３−５５１，２００１発行
文献（５）：Ｍｏｓｈｅ Ｓｉｐｐｅｒ及びＤａｎｉｅｌ Ｍａｎｇｅ，Ｅｄｓ著の“Ｓｐｅｃｉａｌ Ｉｓｓｕｅ ｏｎ ｆｒｏｍ Ｂｉｏｌｏｇｙ ｔｏ Ｈａｒｄｗａｒｅ ａｎｄ Ｂａｃ”ＩＥＥＥ Ｔｒａｎｓ． Ｅｖｏｌｕｔｉｏｎａｒｙ Ｃｏｍｐｕｔａｔｉｏｎ，Ｖｏｌ．３，Ｎｏ．３，ｐｐ．１６５−２５０．
文献（６）：Ｆｏｒｒｅｓｔ Ｈ．Ｂｅｎｎｅｔｔ ＩＩＩ，及びＪｏｈｎ Ｒ．Ｋｏｚａ，Ｊｅｓｓｅｎ Ｙｕ及びＷｉｌｌｉａｍ Ｍｙｄｌｏｗｅｃ著の“Ａｕｔｏｍａｔｉｃ Ｓｙｎｔｈｅｓｉｓ， Ｐｌａｃｅｍｅｎｔ，ａｎｄ Ｒｏｕｔｉｎｇ ｏｆ ａｎ Ａｍｐｌｉｆｉｅｒ Ｃｉｒｃｕｉｔ ｂｙ Ｍｅａｎｓ ｏｆ Ｇｅｎｅｔｉｃ Ｐｒｏｇｒａｍｍｉｎｇ”Ｐｒｏｃ．Ｉｎｔ’ｌ Ｃｏｎｆ．Ｅｖｏｌｖａｂｌｅ Ｓｙｓｔｅｍｓ ２０００ （ＩＣＥＳ２０００），ｐｐ．１−１０，Ｅｄｉｎｂｕｒｇｈ，２０００発行
文献（７）：Ｇｉｏｖａｎｉ Ｇｏｍｅｚ Ｅｓｔｒａｄａ著の“Ａ Ｎｏｔｅ ｏｎ Ｄｅｓｉｇｎｉｎｇ Ｌｏｇｉｃａｌ Ｃｉｒｃｕｉｔｓ Ｕｓｉｎｇ ＳＡＴ”Ｐｒｏｃ． Ｉｎｔ’ｌ Ｃｏｎｆ． Ｅｖｏｌｖａｂｌｅ Ｓｙｓｔｅｍｓ ２００３（ＩＣＥＳ２００３），ｐｐ．４１０−４２１，Ｔｒｏｎｄｈｅｉｍ，２００３年発行
文献（８）：Ｔｈｏｍａｓ Ｂｅｉｅｌｓｔｅｉｎ，Ｊａｎ Ｄｉｅｎｓｔｕｈｌ，Ｃｈｒｉｓｔｉａｎ Ｆｅｉｓｔ及びＭａｒｃ Ｐｏｍｐｌ著の“Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ Ｕｓｉｎｇ Ｅｖｏｌｕｔｉｏｎａｒｙ Ａｌｇｏｒｉｔｈｍｓ”Ｐｒｏｃ． Ｃｏｎｇｒｅｓｓ ｏｎ Ｅｖｏｌｕｔｉｏｎａｒｙ Ｃｏｍｐｕｔａｔｉｏｎ ２００３ （ＣＥＣ２００３）， ＣＤ−ＲＯＭ，Ｈｏｎｏｌｕｌｕ，２００３年発行
文献（９）：Ａｈｍａｄ ＣＨＥＬＤＡＶＩ及びＧｈｏｌａｍａｌｉ ＲＥＺＡＩ−ＲＡＤ著の“Ｍｏｄｅｌｉｎｇ ｏｆ Ｎｏｎｕｎｉｆｏｒｍ Ｃｏｐｐｌｅｄ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅｓ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｕｓｉｎｇ Ｇｅｎｅｔｉｃ Ａｌｇｏｒｉｔｈｍ” ＩＥＩＣＥ Ｔｒａｎｓ． Ｆｕｎｄａｍｅｎｔａｌｓ，
Ｖｏｌ． Ｅ８３−Ａ， Ｎｏ．１０， ｐｐ．２０２３−２０３４， ２０００年発行
本発明は、高周波信号が伝送される伝送線を構成する配線パターンを備えた高周波用配線構造を変えることにより高周波信号を波形整形する方法としても特定することができる。この場合でも、配線パターンを形状の相違により特性インピーダンスが異なる複数のセグメントにより構成し、複数のセグメントのそれぞれの特性インピーダンスを、各セグメントで発生する反射ノイズを重畳して伝送線を伝播する前記高周波信号の波形を整形するように定める。そして前述の遺伝的アルゴリズムを用いて、複数のセグメントの形状を設計すればよい。

本発明によれば、特別な集積回路等を用意することなく、配線パターンの形状だけで、従来の技術よりも確実に波形歪を減少させることができる利点が得られる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１に示すように、本発明の実施の形態では、例えば、絶縁性基板の表面上に２００ＭＨｚ以上の高周波信号が伝送される伝送線を構成する配線パターンを備え且つ配線パターンに電気的に接続される集積回路が実装される高周波用実装基板上の配線パターンを複数個のセグメントＳ_０〜Ｓ_１１に分割する。そして各セグメントＳ_０〜Ｓ_１１毎に独立した特性インピーダンスＺ_ｉ（Ｚ_０〜Ｚ_１１）を与える。これにより、隣接する二つのセグメントどうしの境界（Ｓ_０とＳ_１の境界、Ｓ_１とＳ_２の境界等）で特性インピーダンスの不整合点が発生し、反射波が発生する。本実施の形態では、各境界で発生するこれらの反射波が、容量性負荷Ｃ_Ｌによって発生した反射波も含めて重畳し合い、互いに打ち消しあうように個々のセグメントＳ_０〜Ｓ_１１の特性インピーダンスＺ_ｉ（Ｚ_０〜Ｚ_１１）を調整する。すなわち、本実施の形態では、反射波が発生しないようにしてきた従来の配線設計の発想を逆転し、積極的に各セグメントの境界で反射を発生させることでこれらの重ね合わせによって波形歪みを減少させる。

ここで、セグメントの数をｍ、各セグメントのとり得る特性インピーダンスの値をｎ通りとすると、全体で可能な組合せはｎ^ｍ通りとなる。例えば、ｍ＝１０、ｎ＝１００（１００Ωの範囲で１Ωきざみ）とすると、１００^１０通りとなり、全検探索は不可能となる。そこで実施の形態では、各セグメントの特性インピーダンスの決定に遺伝的アルゴリズムを適用する。図２に示すように、セグメント分割された伝送線の各特性インピーダンスＺ_０〜Ｚ_１１をそのまま個体の染色体（Ｃｈｒｏｍｏｓｏｍｅ）上の遺伝子にマッピングすることが可能であり、基本的にこのまま遺伝的アルゴリズムの遺伝操作を適用することが可能である。なお、後述するように、具体的には、各セグメントＳ_０〜Ｓ_１１の特性インピーダンスＺ_ｉ（Ｚ_０〜Ｚ_１１）の他に伝送線の終端抵抗Ｒ_Ｔやダンピング抵抗Ｒ_Ｏも設計パラメータとなり、これらも含めて遺伝子にマッピングする。

各セグメントＳ_０〜Ｓ_１１の特性インピーダンスＺ_ｉ（Ｚ_０〜Ｚ_１１）を決定した後、Ｚ_ｉを実現するように各セグメントの形状を設計する。具体的には、特性インピーダンスＺ_ｉは配線の幅Ｗ_ｉ、厚さＴ_ｉ、絶縁体の厚さＤ_ｉ、及び基板の絶縁体の比誘電率ε_ｒの関数である（Ｚ_ｉ＝ｆ（Ｗ_ｉ，Ｔ_ｉ，Ｄ_ｉ，ε_ｒ））。実際には、厚さＴ_ｉ及び絶縁体の厚さＤ_ｉは基板上の全ての配線パターンで一定（すなわち、ＴとＤ）であることが一般的である。そこで、セグメントＳ_０〜Ｓ_１１毎に幅寸法Ｗ_ｉを変えて特性インピーダンスＺ_ｉを実現する。図３に高周波実装用回路基板としてのプリント基板上のマイクロストリップラインを対象としたセグメント分割伝送線の例を示す。図３において、上段には配線パターンの平面図を示してあり、下段には各部の横断面図を個別に示してある。図３の例では、各セグメントの長さＬが等しい。しかし本発明を適用する場合には、セグメントの長さＬも可変として、セグメント毎に長さを異ならせてもよい。この場合、各セグメントの長さＬ_ｉによって反射波の伝搬長が異なることになるため、セグメントの長さＬ_ｉも特性インピーダンスＺ_ｉと同様のパラメータとして遺伝的アルゴリズムにより決定する必要がある。

次に、セグメント分割伝送線設計支援システムについて説明する。本発明の方法を実現するために、セグメント分割伝送線の設計支援システムを作成した。図４は、このシステムの構成を示す。本願明細書においては、作成した設計統括用のプログラムをＳＴＬデザイナー（ＳＴＬ Ｄｅｓｉｇｎｅｒ）呼び、このプログラムと既存の電子回路シミュレータ（ＳＰＩＣＥ）とからこのシステムは構成される。ここでＳＴＬデザイナーは、セグメント分割伝送線（ＳＴＬ）設計全体のフロー制御、遺伝的アルゴリズムによる最適化計算、電子回路シミュレータ（ＳＰＩＣＥ）の起動、そしてＯＳ［現在はＵｎｉｘ（登録商標）を使用］のシェルとのインタフェースを実行する。電子回路シミュレータ（ＳＰＩＣＥ）は１９６０年台後半から開発に着手されて以来、広く世界中で使用されている電子回路シミュレータであり、「ｈｔｔｐ：／／ｂｗｒｃ．ｅｅｃｓ．ｂｅｒｋｅｌｅｙ．ｅｄｕ／Ｃｌａｓｓｅｓ／ＩｃＢｏｏｋ／ＳＰＩＣＥ／」及び「Ｒｅｓｖｅ Ｓａｌｅｈ，井上隆秀及び井戸幸彦共著の“回路シミュレータの現状と展望−−シミュレータへの期待と海外研究動向
を踏まえた実現上の課題”信学論（Ａ），Ｖｏｌ．Ｊ７４−Ａ Ｎｏ．８，ＰＰ．１１８８−１１９６，１９９１発行」に詳しく説明されている。また電子回路シミュレータ（ＳＰＩＣＥ）を用いた伝送線に関する実験結果もこれまで多く報告されており、その信頼性の高さは広く認められている。例えば、「廣瀬 啓及び安浦寛人著の“クロストークを考慮したバス遅延削減手法”信学論（Ａ），Ｖｏｌ．Ｊ８３−Ａ Ｎｏ．８，ＰＰ．９８９−９９８，２０００発行」、「遠藤哲郎，船木寿彦、中村広記、桜庭 弘及び舛岡富士男著の“新しい基板コンタクト型パストランジスタ”信学論（Ｃ），Ｖｏｌ．Ｊ８４−Ｃ Ｎｏ．３，ＰＰ．１９２−１９８，２００１発行」及び「関根敏和，小林邦勝及び横川泉二著の“損失のある不均一線路のＦＤＴＤ法を用いた時間領域解析”信学論（Ａ），Ｖｏｌ．Ｊ８４−Ａ Ｎｏ．８，ＰＰ．１０１８−１０２６，２００１発行」に報告がある。

ＳＴＬデザイナーは、スクリプト言語「ｐｅｒｌ」で書かれたスクリプトであり、電子回路シミュレータＳＰＩＣＥとＳＴＬデザイナーは以下の連係動作を行なう。

１．ＳＴＬデザイナーは回路モデルのパラメータ（セグメント分割伝送線の各セグメントの特性インピーダンスと終端抵抗値等）に対してＧＡ計算（遺伝操作）を行なう。電子回路シミュレータ（ＳＰＩＣＥ）は、このＧＡ計算（遺伝操作）の中の適応度評価の際に用いられる。具体的には、ＧＡ計算の適応度評価（ｆｉｔｎｅｓｓ ｅｖａｌｕａｔｉｏｎ）の中で、入出回路を含めたセグメント分割伝送線の回路記述をファイル（ｃｉｒｃｕｉｔ ｄｅｓｃｒｉｐｔｉｏｎ ｆｉｌｅ）として出力する。

２．ＳＴＬデザイナーは回路記述ファイルを出力後、電子回路シミュレータ（ＳＰＩＣＥ）に起動をかける。

３．電子回路シミュレータ（ＳＰＩＣＥ）は回路記述ファイルを読み込み、これを解析した後に解析結果を信号波形結果ファイル（ｓｉｇｎａｌ ｗａｖｅ ｆｏｒｍ ｆｉｌｅ）として出力する。

４．ＳＴＬデザイナーは信号波形結果ファイルを読み込み、これより適応度（ｆｉｔｎｅｓｓ）を計算しＧＡ計算（遺伝操作）を続けて実行する。

次に遺伝操作について説明する。図３に示すように、セグメントに分割された伝送線の各特性インピーダンス（Ｚ_０〜Ｚ_１１）は、そのまま個体の遺伝子にマッピングすることが可能である。このマッピングにより、交差、突然変異、選択操作をそのまま致死遺伝子を発生させることなく適用することができる。

適応度評価のための適応度関数は、「理想的な伝送波形にどれだけ近いか」によって定義することができる。すなわち、Ｉ（ｔ）をインピーダンス整合が完全にとれた理想的な伝搬波形（Ｉｄｅａｌ Ｗａｖｅ Ｆｏｒｍ）、Ｒ（ｔ）を本発明の方法で整形対象とする伝搬波形（Ｗａｖｅ Ｆｏｒｍ Ｕｎｄｅｒ Ａｄｊｕｓｔｉｎｇ）とし、Ｔを周期としたとき、

として定義することができる。

図５は、理想的な伝送波形（Ｉｄｅａｌ Ｗａｖｅ Ｆｏｒｍ）と整形対象である伝送波形（Ｗａｖｅ Ｆｏｒｍ Ｕｎｄｅｒ Ａｄｊｕｓｔｉｎｇ）の関係を示している。ここで、Ｄｉｆｆは、図５の斜線部が示すＩ（ｔ）とＲ（ｔ）の差分の絶対値に等しい。

次に、実際のプリント基板の配線を対象として、セグメント分割伝送線の評価を行った。対象とした具体的な配線系は、パーソナルコンピュータなどで用いられているＤＩＭＭ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）のクロック供給配線である。図６に設計対象とした配線系を示す。図６において、ＤＩＭＭはプリント基板上に実装し、メイン・メモリを構成するメモリモジュールであり、これがＣＰＵに対していかに広い帯域のメモリバンド幅を供給できるかがシステム性能を大きく左右する。メモリバンド幅は転送速度とデータ幅の積で決まるため、ＤＩＭＭを高速動作させるためには、高速で高品質なクロック信号を供給する必要がある。そして基板上で高速かつ高品質な信号を伝搬させるためには、反射の少ない理想的な伝送構造を実現する必要がある。ＤＩＭＭのクロック供給配線系では、ＤＩＭＭ自体が伝送構造に対するインピーダンス不整合点となり、波形歪みを引き起こす。現在のパーソナルコンピュータではこのような理想的なクロック信号を供給することが難しく、ＣＰＵのクロック周波数が数ＧＨｚに達する性能向上を示している半面で、基板上のクロック信号速度は、数百ＭＨｚ程度に留まっている。

図６に示すように通常のクロック信号供給系では、クロックドライバ（Ｃｌｏｃｋ Ｄｒｉｖｅｒ）から出力されたクロック信号は、ダンピング抵抗Ｒ_Ｄを通った後、基板上の伝送線（図中のクロックライン（Ｃｌｏｃｋ ｌｉｎｅ））を伝搬して、終端抵抗Ｒ_Ｔで終端される。伝送線の特性インピーダンスＺ_０は、通常７０Ω程度が用いられる。この評価実験では、実際の配線系の実測値からＺ_０＝７６Ωとした。

この伝送線にＤＩＭＭのクロック信号ピン（図中のＣｌｏｃｋ Ｉｎ）を接続し、クロック信号はここからＤＩＭＭに供給される。通常のＤＩＭＭでは、ＤＩＭＭの片面に対して２つのクロック信号ピンがあり、図６もこれに対応している。なお、本評価対象では、伝送線の長さを１０ｃｍとしている。この長さは、典型的なクロック信号配線長（数ｃｍから２０ｃｍ程度）の範囲である。

図６に対する回路図を図７に示す。伝送線は複数のセグメントに分割され、それぞれ異なった特性インピーダンスＺ_ｉをもつ（本図では、Ｚ_１からＺ_１０の１０個のセグメントに分割した例を示している）。ＤＩＭＭはそのクロック信号ピンの位置で負荷容量Ｃ_ｌと等価であり、今回の評価ではその実測値からＣ_ｌ＝１０ｐＦとした。また、クロックドライバは、信号源Ｖと内部抵抗Ｒ_ｏｎとして表される。

設計目標は、クロック信号入力点（観測点）Ｐ１、Ｐ２において理想的なクロック信号を実現する各セグメントの特性インピーダンスＺ_ｉを求めることであり、前述した「セグメント分割伝送線設計支援システム」を用いる。

以下評価結果について説明する。

［実験１］
伝送するクロック信号の切り替わり時間（立上り／立下がり）を２０ｐｓ、信号振幅を３．３Ｖ、周期を１０ｎｓとしたときの実験結果を図８乃至図１３に示す。図８は、観察点Ｐ１における基本整合配線系における観測波形を示しており、図９は観察点Ｐ２における基本整合配線系における観測波形を示している。また図１０は、セグメント分割伝送系における観察点Ｐ１における観測波形を示しており、図１１はセグメント分割伝送系における観察点Ｐ２における観測波形を示している。そして図１２は負荷トレース系（従来手法）における観測点１における観測波形を示しており、図１３は負荷トレース系（従来手法）における観測点２における観測波形を示している。信号の切り替わり部分は高い周波数成分を含むため、この切り替わりが原因で大きな反射ノイズが発生する。この実験では、この信号切り替わりにおけるセグメント分割伝送線の効果を評価するために非常に短い立上り時間（２０ｐｓ）を設定し、クロックの周波数は１００ＭＨｚと遅いものとした。なお、切り替わり時間２０ｐｓは現在のクロック信号の切り替わり時間に比べて短い値であるが、今後、ＶＬＩＳ（超大規模集積回路）内においては１０ＧＨｚ級のクロック信号が要求されることから、プリント基板上においてもＧＨｚ級のクロック伝送が望まれ、この要求を実現するためには十分現実的な値である。なお、信号の振幅は３．３［Ｖ］とした。

図８及び図９は、それぞれ基本整合配線系にＤＩＭＭを接続したときに観測点Ｐ１，Ｐ２で観測された波形である。ここで、基本整合配線系とは無負荷時（ＤＩＭＭなどの負荷が接続されていないとき）に完全にインピーダンス整合のとれた理想的な伝送系のことである。図８及び図９には、この基本整合配線系のみ（負荷無し）のときに観測点Ｐ１，Ｐ２において観測された波形（図中のＩｄｅａｌ Ｗａｖｅ Ｆｏｒｍ）も同時に示している。基本整合配線系のみの場合には、クロック信号は歪みを生じることなくそのまま理想的な波形で伝搬する。一方、この基本整合配線系にＤＩＭＭが接続された場合、ＤＩＭＭがインピーダンス不整合点となり反射ノイズ（図中の反射ノイズ：Ｒｅｆｌｅｃｔｉｏｎ Ｎｏｉｓｅ）が発生し理想的波形に大きな歪みが発生している。さらにこの波形歪みが信号の伝送遅延（図中のＤｅｌａｙ）を引き起こしている。

図１０及び図１１は、図７に示すセグメント分割伝送線による観測点Ｐ１，Ｐ２での観測波形である。比較のために、図８に示した理想波形（Ｉｄｅａｌ Ｗａｖｅ Ｆｏｒｍ）も示している。わずかな伝送遅延（図中のＤｅｌａｙ）とレベルの振動が観測されるが、遅延時間は２００ｐｓ程度（観測点Ｐ２）であり、図８における遅延時間の約１／５である。またレベルの振動も誤動作を生ずるほど大きくはなく、ほぼ理想的な信号伝送を実現している。なお、本セグメント分割伝送線の設計のために用いたＧＡの個体数は１０であり、約３００世代進化させた結果を用いた。

ここで、式（１）、（２）による適応度値で、基本整合配線系（Ｚ_０＝７６Ω）にＤＩＭＭを接続した時の適応度値をｆ_{ｏｒｉｇｉｎａｌ}、セグメント分割伝送線によって得られた適応度値をｆ_ＳＴＬとして改善率ｒ_ｉｍｐを両者の比と定義すると

となる。この改善率からも、セグメント分割伝送線によって、伝送信号の信号品質が大幅に改善されたことがわかる。

図１２及び図１３は、従来技術である負荷トレース法を用いたときの観測点Ｐ１，Ｐ２における観測波形である（比較のために図８に示した理想波形（Ｉｄｅａｌ Ｗａｖｅ Ｆｏｒｍ）も示している）。負荷トレース法は、図１４に示すように、伝送線（特性インピーダンスＺ_０）に接続された負荷Ｃ_Ｌに対して、その近傍の配線の特性インピーダンスを局所的に調整し（特性インピーダンスＺ’に変更）、Ｃ_ＬとＺ’の合成インピーダンスをＺ_０に近づける手法である。具体的に今回の実験では、図１５に示す伝送系を用いた。負荷トレースの長さはＣ_ｌの両側でそれぞれ長さ１ｃｍとし、その特性インピーダンスＺ’は特性インピーダンスの整合計算よりＺ’＝５２６Ωとした（詳細は付録に記載）。ここで、Ｚ’＝５２６Ωのような高インピーダンス配線を実現することは製造プロセス上困難であり、実際には１００〜１５０Ω程度（製造可能な範囲でできるだけ高い値）の配線を用いる。しかしながら今回は、比較のためにこの理論的な整合計算値Ｚ’＝５２６［Ω］を用いた。なお、前述の通り、その他のパラメータＺ_０、Ｒ_Ｔ、（Ｒ_ｏｎ＋Ｒ_Ｄ）７６Ωとした。図１２及び図１３では、図８で示した大きな反射ノイズは無くなっているが、遅延時間（Ｄｅｌａｙ）が増加しており、また信号レベルの大きな振動（Ｂｏｕｎｃｅ Ｎｏｉｓｅ）が観測される。これは、負荷Ｃ_ｌの影響を局所的なインピーダンスＺ’で消そうとしたため、結果的にＺ’の値がとても大きくなり、従って、局所的にインダクタンスが非常に高くなったためと考えられる。このような局所的なインピーダンス整合は、ディジタル信号の切り替わり時間が長い時、すなわち、信号の切り替わりにおける周波数の成分が低い場合は効果がある。しかし、高速な切り替わりでは、負荷トレース部が集中定数ではなく分布定数となるので本結果が示すように効果が少なくなる。

本設計で得られたセグメント分割伝送線の結果を表１に示す。表中の配線幅（ｔｒａｎｓｍｉｓｓｉｏｎ−ｌｉｎｅ−ｗｉｄｔｈ）Ｗ_ｉは特性インピーダンスＺ_ｉと配線形状の関係式

によって求められる。ここで、Ｄ（＝１４０ｍμ）とＴ（＝３５ｍμ）は、それぞれ、基板の絶縁体の厚さと配線の厚さである（図３参照）。また、ε_ｒ（＝４．２）は、絶縁体の誘電率である．
［実験２］
信号切り替わり時間の依存性を評価するため、実験１の立上り時間をｔ_ｒ＝２００ｐｓに変えた場合の結果を表２にまとめる。この実験においてもセグメント分割伝送線による改善率はｒ_ｉｍｐ＝２．６６となり、高い効果が得られている。

図１６の表１と図１７の表２の比較からわかるように、両者の対応するセグメントの特性インピーダンスＺ_ｉは異なっている。特に、立上り時間２０ｐｓの時、Ｚ_６は６４Ωと全セグメントの中で最も高い特性インピーダンス値となっている（図１６）。一方、立上り時間２００ｐｓの時、Ｚ_６は２２Ωと全セグメントの中で最も低い特性インピーダンス値となっている（図１６）。これは、両者の信号切り替わりにおける周波数成分が異るために異なった反射ノイズが発生するためである。セグメント分割伝送線はこれらの異なった反射ノイズに適応し、それぞれのケースにおいて個々のセグメントの特性インピーダンスを調整することで理想的な伝送信号を実現している。

［実験３］
実験１と実験２では、特に大きな波形歪みが生じる信号の切り替わりに注目して実験を行った。このため、クロック周波数については１００ＭＨｚという遅い値を用いた。本実験では、信号周期（クロック周波数）を５００ＭＨＨｚとして実験を行った。５００ＭＨＨｚの信号波長は伝送線長１０ｃｍ（図７）とほぼ等しく、従って実験１、実験２以上に多くの多重反射が発生すると考えられる。そこで本実験では、セグメント数を２０として自由度をさらに増やすことでこれに対応した（その他の設定値は全て実験２と同じである）。結果を図２０の表３にまとめる。また、Ｐ１において観測される波形を図１８と図１９に示す。図１８は、基本整合配線系にＤＩＭＭを接続した時の観測波形（Ｗａｖｅ Ｆｏｒｍ ｕｎｄｅｒ Ｃａｐａｃｉｔａｎｃｅ）とＤＩＭＭが無い時の理想波形（Ｉｄｅａｌ Ｗａｖｅ Ｆｏｒｍ）である。ＤＩＭＭを接続した影響により、大きな反射ノイズが発生し、矩形波の切り替わり部分（立上りと立ち下がり部分）が大きく削り取られて正弦波形のように歪んでいることがわかる。図１９は、セグメント分割伝送線の波形（Ｗａｖｅ Ｆｏｒｍ ｕｎｄｅｒ Ｃａｐａｃｉｔａｎｃｅ）と理想波形（Ｉｄｅａｌ Ｗａｖｅ Ｆｏｒｍ）である。図１８において大きく削り取られた信号切り替わり部分が改善され、理想波形に近付い波形に整形されていることがわかる。この実験においてもｒ_ｉｍｐ＝２．１３となり、良好な改善効果が得られている。

上記実験から、設計した伝送線上の伝送波形と従来伝送線上の伝送波形を比較評価し、伝送波形の品質が２倍以上改善され、理想的な伝送波形が得られることが分かった。

なお配線の特性インピーダンスＺ’は、キャパシタンスＣ’とインダクタンスＬ’に以下のように分解される。

ここで、ｔ_ｐｄは配線基板の絶縁体の誘電率で決定される伝送遅延時間である。負荷容量Ｃ_Ｌの接続された負荷トレースの特性インピーダンスは、Ｃ’，Ｌ’，ｔ_ｐｄ及びＣ_Ｌで計算することができ、また、この値をＺ_０と等しくすることから

と表される。これより、Ｚ_０＝７６Ω，Ｃ’＝１０［ｐＦ］、ｔ_ｐｄ＝１１２［ｐｓ］を代入することで、Ｚ’＝５２６［Ω］を得る。

セグメント分割伝送線の概念を示す回路図である。 図１のセグメント分割伝送線の特性インピーダンスと抵抗の染色体上へのマッピングを示す図である。 セグメント分割伝送線の例を示す図である。 セグメント分割伝送線設計支援システムの構成を示す図である。 整形対象波形と理想波形の差による適応度値を示す図である。 プリント基板上のクロック配線に接続されたメモリモジュールの構成を示す図である。 図６の回路を示す図である。 観察点Ｐ１における基本整合配線系における観測波形を示す図である。 観察点Ｐ２における基本整合配線系における観測波形を示す図である。 セグメント分割伝送系における観察点Ｐ１における観測波形を示す図である。 セグメント分割伝送系における観察点Ｐ２における観測波形を示す図である。 負荷トレース系（従来手法）における観測点１における観測波形を示す図である。 負荷トレース系（従来手法）における観測点２における観測波形を示す図である。 従来のインピーダンス整合手法（負荷トレース法）を説明するために用いる図である。 メモリモジュール系に対する負荷トレースの設計を説明するための図である。 実験１の結果を示す図表である。 実験２の結果を示す図表である。 基本整合配線系の観測点Ｐ１の波形を示す図である。 セグメント分割伝送系の観測点Ｐ１の波形を示す図である。 実験３の結果を示す図表である。 超大規模集積回路実装基板上の配線と反射ノイズの関係を示す図である。

符号の説明

Ｓ_０〜Ｓ_１１ セグメント
Ｚ_０〜Ｚ_１１ 特性インピーダンス
Ｒ_Ｔ 終端抵抗
Ｒ_Ｏ ダンピング抵抗

Claims (11)

1. 高周波信号が伝送される伝送線を構成する配線パターンを備えた高周波用配線構造であって、
   前記配線パターンは形状の相違により特性インピーダンスが異なる複数のセグメントにより構成され、
   前記複数のセグメントのそれぞれの前記特性インピーダンスは、前記伝送線を伝播する前記信号の波形歪を減少させる反射波を隣接する二つの前記セグメントどうしの境界で発生させ、各境界で発生する反射波が、重畳し合い、互いに打ち消しあって、前記伝送線を伝播する前記信号の波形が整形されるように定められていることを特徴とする高周波用配線構造。
2. 請求項１に記載の高周波配線構造を絶縁基板上に備えた高周波用実装基板。
3. 請求項１に記載の高周波配線構造を内部の配線パターン中に備えた集積回路。
4. 前記絶縁基板が、表面上に２００ＭＨｚ以上の高周波信号が伝送される伝送線を構成する配線パターンを備えている請求項２に記載の高周波用実装基板。
5. 前記セグメントの前記特性インピーダンスは、前記セグメントの幅寸法、長さ寸法及び厚み寸法の少なくとも一つを変えることにより所定の値に設定されている請求項２に記載の高周波用実装基板。
6. 前記セグメントの前記特性インピーダンスは、前記セグメントの長さ寸法を一定として、その幅寸法を変えることにより設定されている請求項２に記載の高周波用実装基板。
7. 高周波信号が伝送される伝送線を構成する配線パターンを備えた高周波用配線構造を、形状の相違により特性インピーダンスが異なる複数のセグメントにより形成する方法であって、
   最適化アルゴリズムを用いて、前記伝送線を伝播する前記信号の波形歪を減少させる反射波を隣接する二つの前記セグメントどうしの境界で発生させ、各境界で発生する反射波が、重畳し合い、互いに打ち消しあって、前記伝送線を伝播する前記信号の波形が整形されるように、前記複数のセグメントのそれぞれの前記特性インピーダンスを設計することを特徴とする高周波用配線構造の形成方法。
8. 前記セグメントの長さ寸法を一定として、その幅寸法を設計することにより前記特性インピーダンスを設計することを特徴とする請求項７に記載の高周波用配線構造の形成方法。
9. 前記最適化アルゴリズムが遺伝的アルゴリズムである請求項７に記載の高周波用配意線構造の形成方法。
10. 高周波信号が伝送される伝送線を構成する配線パターンを備えた高周波用配線構造を変えることにより前記高周波信号を波形整形する方法であって、
    前記配線パターンを形状の相違により特性インピーダンスが異なる複数のセグメントにより構成し、
    前記複数のセグメントのそれぞれの前記特性インピーダンスを、記伝送線を伝播する前記信号の波形歪を減少させる反射波を隣接する二つの前記セグメントどうしの境界で発生させ、各境界で発生する反射波が、重畳し合い、互いに打ち消しあって、前記伝送線を伝播する前記信号の波形を整形するように定めることを特徴とする高周波信号の波形整形方法。
11. 最適化アルゴリズムを用いて、前記複数のセグメントの形状を設計することを特徴とする請求項１０に記載の高周波信号の波形整形方法。

Images