JP2016219615A - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP2016219615A JP2016219615A JP2015103417A JP2015103417A JP2016219615A JP 2016219615 A JP2016219615 A JP 2016219615A JP 2015103417 A JP2015103417 A JP 2015103417A JP 2015103417 A JP2015103417 A JP 2015103417A JP 2016219615 A JP2016219615 A JP 2016219615A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring board
- printed wiring
- circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】外来の高周波ノイズ(EMS)による誤動作に対して、複数層の基板の使用を前提としたり、狭ピッチの信号配線が出来ないという課題があった。
【解決手段】プリント配線基板1上における特定の回路Aと回路Bを電気的に接続する配線パターンにおいて、配線パターンの全長内でパターン幅Wを一定にしないことにより、外来の高周波ノイズ(EMS)による誤動作に対し、ノイズ対策部品等を付加することなく対応することができる。
【選択図】図1
【解決手段】プリント配線基板1上における特定の回路Aと回路Bを電気的に接続する配線パターンにおいて、配線パターンの全長内でパターン幅Wを一定にしないことにより、外来の高周波ノイズ(EMS)による誤動作に対し、ノイズ対策部品等を付加することなく対応することができる。
【選択図】図1
Description
本発明は、電子機器のプリント配線基板のパターンに関するものである。
近年、無線通信技術の発展により生活の中には高周波の電波があふれている。その為、その様な環境で使用されても誤動作をしない電子機器が求められ、電子機器の設計時には耐高周波ノイズ性を向上させた設計を行う。
一般的には、高周波ノイズ対策部品を付加したり、ノイズを受けにくいパターンとして、出来るだけ短いパターン配線にしたり、配線が1周して元に繋がるループ配線にならない様にしたりする。また、多層基板構成が可能な場合には、間の層に電源層やグランド層を設けたりする。
その様な設計手段とは別に、図4のようにプリント配線基板の特定パターンの間隔を一定以上空ける事により共振周波数をずらす技術が開示されている。(特許文献1)
しかしながら、前記特許によるプリント配線基板では、電源層やベタグランド層(電源の接地側)、信号線層などの複数層の基板の使用を前提とし、また、一定以上の間隔を空ける必要があることから狭ピッチの信号配線が出来ないという課題があった。
本発明は、前記従来の課題を解決するもので、プリント配線基板上の回路と回路を電気的に接続する配線パターンにおいて、配線パターンの全長内でパターン幅を一定としない形状とすることで、電源やグランドを利用せずに周囲から受ける高周波ノイズによる影響を受けにくくするプリント配線基板を提供することを目的とする。
本発明のプリント配線基板は、プリント配線基板上における特定の回路と回路を電気的に接続する配線パターンの全長内で、パターン幅を一定にしないようにしたものである。
これによって、外来の高周波ノイズ(EMS)による誤動作に対し、ノイズ対策部品等を付加することなく対応することができる。
また、電源層やベタグランド層、信号線層などの複数層の基板を必要とせず単層の基板でも対応でき、且つ、パターン間隔を空ける必要もないことから狭ピッチの信号配線も可能とすることができる。
本発明のプリント配線基板の配線パターンを用いることにより、外来の高周波ノイズ(EMS)による誤動作に対し、ノイズ対策部品等を付加することなく対応することができる。
また、電源層やベタグランド層、信号線層などの複数層の基板を必要とせず単層の基板でも対応でき、且つ、パターン間隔を空ける必要もないことから狭ピッチの信号配線も可能とすることができる。
以下、本発明の実施の形態について、図面に基づいて説明する。尚、この実施の形態によって本発明が限定されるものではない。
図4は、従来のプリント配線基板の配線パターンにおける回路と回路を接続する配線パターンの構成図、図5は、従来のプリント配線基板の配線パターンを示す斜視図を示す。回路Aと回路Bを接続する配線パターン部を「P1」とする(以後、配線パターン部をパターンと呼ぶ)。プリント配線基板上におけるパターン「P1」のインダクタンスID1は、「P1」のパターンが図2の様な寸法とすると、
L:パターンの長さ(mm)
W:パターンの幅(mm)
H:パターンの高さ(mm)
で表される。
W:パターンの幅(mm)
H:パターンの高さ(mm)
で表される。
また、一般的に、パターンが影響をうける共振周波数は、
f:共振周波数(Hz)
L:パターンのインダクタンス(H)
C:パターンのキャパシタンス(F)
で表される。
L:パターンのインダクタンス(H)
C:パターンのキャパシタンス(F)
で表される。
そして、パターンのキャパシタンスCは、基板の厚みとパターンの面積、基板の比誘電率から求められ、
ε:基板の比誘電率
A:パターンの面積
d:基板の厚み
で表されるので、基板の材質(比誘電率)と厚みが変わらなければパターンのキャパシタンスCはパターンの面積に依存することになる。
A:パターンの面積
d:基板の厚み
で表されるので、基板の材質(比誘電率)と厚みが変わらなければパターンのキャパシタンスCはパターンの面積に依存することになる。
以上の事から、数式1から数式3を用いてパターン「P1」の共振周波数f1を求めると、
パターンの面積AはL×Wなので、
パターンの面積AはL×Wなので、
となる。
図1は、本発明に係るプリント配線基板の配線パターンにおける回路と回路を接続する配線パターンの構成図、図2は、同プリント配線基板の配線パターンを示す斜視図である。
図1に示すように、回路Aと回路Bを接続するパターン部を一定の幅でなく、途中で幅の大きさを変化させたパターンとする。変化させたパターンを同じ幅毎のブロックに分けると、回路A側から、「P2」、「P3」、「P4」、「P5」、「P6」となる。
これらのパターンブロックがそれぞれ図2の様な寸法とすると、それぞれの共振周波数をf2からf6とし、数式4にあてはめると、
となる。
以上の式を用いて、特定寸法の基板パターンの共振周波数を具体的に求める。
従来の基板パターンである図2の各寸法を、L=50、W=2、H=0.00002、d=1.6、ε=4.3とすると、数式4より共振周波数f1は、491MHzであることが分かる。
次に、本発明のプリント配線基板のパターンである図2の各寸法を、
L2=L3=L4=L5=L6=10、W1=1、W2=2、H=0.00002、
d=1.6、ε=4.3とする。
L2=L3=L4=L5=L6=10、W1=1、W2=2、H=0.00002、
d=1.6、ε=4.3とする。
この寸法にすることで、回路Aから回路Bへのパターンの全長は従来の基板パターンと同じになり、パターンの幅も太い箇所で従来のパターンと同じで、特定の3ヶ所が細くなったパターンになる。
そして、この寸法を数式4にあてはめると共振周波数はそれぞれ次の様になる。
f2=f4=f6=3892MHz、f3=f5=3059MHz
これにより、従来の基板パターンの製品では、外来の高周波ノイズが490MHz近辺であった場合、共振して誤動作していたものが、同じパターン全長であっても、基板パターンの形状を変更することで、3GHz以上へ共振周波数をずらすことが出来る為、490MHz近辺での誤動作を回避させることができる。
これにより、従来の基板パターンの製品では、外来の高周波ノイズが490MHz近辺であった場合、共振して誤動作していたものが、同じパターン全長であっても、基板パターンの形状を変更することで、3GHz以上へ共振周波数をずらすことが出来る為、490MHz近辺での誤動作を回避させることができる。
以上のように、本発明の実施形態においては、プリント配線基板1上における特定の回路Aと回路Bを電気的に接続する配線パターンにおいて、配線パターンの全長内でパターン幅Wを一定にしないことにより、外来の高周波ノイズ(EMS)による誤動作に対し、ノイズ対策部品等を付加することなく対応することができる。
また、電源層やベタグランド層、信号線層などの複数層の基板を必要とせず単層の基板でも対応でき、且つ、パターン間隔を空ける必要もないことから狭ピッチの信号配線も可能とすることができる。
次に、パターンブロックとパターンブロックの接合形状について説明する。図3は、同プリント配線基板の別形態の配線パターンを示す斜視図である。
基板パターン上を流れる電気信号が高周波的な要素を持つ場合、電気信号が流れるパターンに壁の様な形状があると、その箇所で電気信号の反射が発生し、この反射が積み重なって輻射ノイズの発生に繋がる場合がある。
その為、図3の様に、隣接するパターンブロックとパターンブロックの接合箇所の幅W1とW2の寸法差を徐々に収束して接合する様な形状とする。
これにより、電気信号に高周波成分が含まれる場合の余計な輻射ノイズの発生を抑えることができる。
以上のように、本発明の実施形態においては、配線パターンは複数のパターンブロックP2〜P6からなり、隣接するパターンブロックのパターン幅が変化する形状を緩やかにしたことにより、電気信号に高周波成分が含まれる場合の余計な輻射ノイズの発生を抑えることができる。
なお、本実施の形態では、パターンブロックを2パターンとする為、Lの値を1種類、Wの値を2種類としたが、寸法のパラメータをより多くして、パターンブロックの種類を多くしたり、逆に少なくしても良い。
以上のように、本発明にかかるプリント配線基板は、高周波ノイズの影響を受ける電子機器のプリント配線基板に有用である。
1 プリント配線基板
2 回路A
3 回路B
4 パターンP1
5 パターンP2
6 パターンP3
7 パターンP4
8 パターンP5
9 パターンP6
2 回路A
3 回路B
4 パターンP1
5 パターンP2
6 パターンP3
7 パターンP4
8 パターンP5
9 パターンP6
Claims (2)
- プリント配線基板上における特定の回路と回路を電気的に接続する配線パターンにおいて、前記配線パターンの全長内でパターン幅を一定にしないことを特徴とするプリント配線基板。
- 前記配線パターンは複数のパターンブロックからなり、隣接するパターンブロックのパターン幅が変化する形状を緩やかにしたことを特徴とした請求項1記載のプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015103417A JP2016219615A (ja) | 2015-05-21 | 2015-05-21 | プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015103417A JP2016219615A (ja) | 2015-05-21 | 2015-05-21 | プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016219615A true JP2016219615A (ja) | 2016-12-22 |
Family
ID=57581492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015103417A Pending JP2016219615A (ja) | 2015-05-21 | 2015-05-21 | プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016219615A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0918201A (ja) * | 1995-06-29 | 1997-01-17 | Fujitsu Ltd | 高周波回路内の直流回路 |
JP2003258394A (ja) * | 2002-03-06 | 2003-09-12 | Toshiba Corp | 配線基板 |
JP2005150644A (ja) * | 2003-11-19 | 2005-06-09 | Japan Science & Technology Agency | 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法 |
JP2009105630A (ja) * | 2007-10-23 | 2009-05-14 | Nitto Denko Corp | 配線回路基板 |
-
2015
- 2015-05-21 JP JP2015103417A patent/JP2016219615A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0918201A (ja) * | 1995-06-29 | 1997-01-17 | Fujitsu Ltd | 高周波回路内の直流回路 |
JP2003258394A (ja) * | 2002-03-06 | 2003-09-12 | Toshiba Corp | 配線基板 |
JP2005150644A (ja) * | 2003-11-19 | 2005-06-09 | Japan Science & Technology Agency | 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法 |
JP2009105630A (ja) * | 2007-10-23 | 2009-05-14 | Nitto Denko Corp | 配線回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9326370B2 (en) | Printed circuit board | |
US20120325523A1 (en) | Structure, wiring board, and method of manufacturing wiring board | |
US10721821B2 (en) | Printed circuit board | |
US9699887B2 (en) | Circuit board and electronic device | |
US8242377B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
JP6176242B2 (ja) | Ebg特性を有する導波路構造 | |
US20130170167A1 (en) | Printed circuit board | |
US20150222003A1 (en) | Microwave circuit | |
JP2006270026A (ja) | 配線構造、プリント配線板、集積回路および電子機器 | |
US10111318B2 (en) | Circuit substrate, and noise reduction method for circuit substrate | |
US8314341B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
US9674942B2 (en) | Structure, wiring board and electronic device | |
US10079415B2 (en) | Structure and wiring substrate | |
JP2016219615A (ja) | プリント配線基板 | |
US9036364B1 (en) | Circuit board with signal layers of different dimensions to communicate signals of different frequencies | |
JP2010258659A (ja) | 方向性結合器 | |
JP6479288B1 (ja) | プリント基板 | |
KR20120050175A (ko) | 마이크로스트립 구조 | |
JP6804261B2 (ja) | 中継用印刷配線板 | |
KR20160059811A (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP6399969B2 (ja) | プリント基板 | |
US10230143B2 (en) | Structure and wiring substrate | |
JP2015018944A (ja) | プリント回路板 | |
CN217363377U (zh) | 传输线路以及电子设备 | |
JP2019075444A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190423 |