KR20160059811A

KR20160059811A - 다층 인쇄회로기판 및 그 제조 방법

Info

Publication number: KR20160059811A
Application number: KR1020140161829A
Authority: KR
Inventors: 김기석; 이신애; 정혜영; 이상경
Original assignee: 삼성전기주식회사
Priority date: 2014-11-19
Filing date: 2014-11-19
Publication date: 2016-05-27
Also published as: KR102262908B1

Abstract

다층 인쇄회로기판 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따른 다층 인쇄회로기판은 복수의 절연층 각각에 분할되어 형성되는 전원패턴부 및 각 절연층에 형성된 전원패턴부를 길이 방향을 따라 연속적으로 연결하는 층간연결부를 포함한다.

Description

다층 인쇄회로기판 및 그 제조 방법{MULTI LAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}

본 발명은 다층 인쇄회로기판 및 그 제조 방법에 관한 것이다.

최근 전자 제품의 소형화, 박형화 그리고 외형 디자인의 중요성이 증가하고 있다. 이를 만족하는 전자 제품을 구현하기 위해서, 전자 제품의 내부에 삽입되는 인쇄회로기판의 중요성이 부각되고 있다.

이러한 인쇄회로기판은 층수에 따라 절연층의 한쪽 면에만 배선이 형성된 단면 인쇄회로기판(Single Side PCB), 절연층의 양쪽 면에 배선이 형성된 양면 인쇄회로기판(Double Side PCB) 및 다층으로 배선된 다층 인쇄회로기판(Multi layer PCB)으로 분류될 수 있다.

한편, 전자 제품의 소형화 및 박형화에 대응하면서도 변형 및 방열에 적절히 대응될 수 있도록 하기 위해, 전자 제품에 삽입되는 인쇄회로기판의 구조가 보다 다양해지고 있는 실정이다.

특히, 최근에는 다양한 기능의 스마트폰, 타블렛 PC를 넘어 시계형, 팔찌형 및 목걸이형의 착용형(Wearable) 제품의 개발이 활발히 진행되고 있으며, 이러한 착용형 제품을 구현할 수 있는 다양한 구조와 디자인의 기판이 요구되고 있다.

한국공개특허 제10-2014-0042326호 (2014. 04. 07. 공개)

본 발명의 실시예는 전원패턴부를 복수의 절연층 각각에 분할하여 형성하고, 이와 같이 각 절연층에 형성된 전원패턴부를 길이 방향을 따라 연속적으로 층간 연결하는 다층 인쇄회로기판 및 그 제조 방법에 관한 것이다.

여기서, 각 절연층에 형성되는 전원패턴은 종방향의 위치가 대응되고 단면적이 서로 동일하게 형성될 수 있다.

그리고, 각 절연층에 형성된 전원패턴부의 층간 연결은 스티칭비아를 반복적으로 형성하여 이루어질 수 있다.

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 분해 사시도.
도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판에서 전원패턴부의 분할 형성을 개념적으로 나타내는 도면.
도 4는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법을 나타내는 순서도.

본 발명에 따른 다층 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다. 도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 분해 사시도이다. 도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판에서 전원패턴부의 분할 형성을 개념적으로 나타내는 도면이다.

도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)은 전원패턴부(100) 및 층간연결부(200)를 포함하고, 외부단자(300)를 더 포함할 수 있다.

전원패턴부(100)는 복수의 절연층(10, 20) 각각에 분할되어 형성되는 금속 패턴층으로, 본 실시예에 따른 다층 인쇄회로기판(1000)에서 전원이 공급되는 통로 역할을 수행할 수 있다.

특히, 다층 인쇄회로기판(1000) 설계 상 전원패턴부(100)는 전원 공급을 위해 요구되는 일정 이상의 단면적을 확보할 필요가 있다. 그러나, 특정한 하나의 층에 모든 전원패턴부(100)가 형성되는 경우, 평면상 공간 확보가 어려울 수 있는 등 다양한 형상의 다층 인쇄회로기판(1000)을 제작하는 점에 제약이 있을 수 있다.

또한, 특정한 하나의 층에 모든 전원패턴부(100)가 형성되는 경우, 해당 층에서 발열이 가장 크게 발생하여 다층 인쇄회로기판(1000)의 방열이 불균일하게 일어날 수 있다.

따라서, 본 실시예에 따른 다층 인쇄회로기판(1000)은 도 3에 도시된 바와 같이 전원패턴부(100)를 복수로 분할하여 각 절연층(10, 20)에 별개로 형성함으로써, 전체적인 단면적에서는 전원 공급을 위해 요구되는 수준을 만족하면서도 평면상 공간 확보가 용이하고 발열량을 분산시킬 수 있다.

이 경우, 전원패턴부(100)는 각 절연층(10, 20)에 적층된 금속층을 노광 및 에칭 등의 방법으로 가공하여 특정한 형상의 패턴으로 형성할 수 있다. 예를 들어, 전원패턴부(100)는 제조공정에 따라 서브트랙티브 방식(Subtractive Process) 또는 에디티브 방식(Additive Process), 수정된 세미-어디티브 방식(Modified Semi Additive Process; MSAP) 등으로 형성될 수 있다.

층간연결부(200)는 각 절연층(10, 20)에 형성된 전원패턴부(100)를 길이 방향을 따라 연속적으로 연결하는 부분으로, 각 절연층(10, 20)에 형성된 전원패턴부(100)가 일체로 형성된 것과 유사하게 전원 공급을 하도록 할 수 있다.

즉, 각 절연층(10, 20)에 형성된 전원패턴부(100)가 일체로 전원 공급을 하지 못하고, 서로 독자적으로 전원 공급을 하거나 전원 공급 과정에서 전원 손실이 발생하게 된다면, 다층 인쇄회로기판(1000) 설계 상 전원 공급을 위해 요구되는 단면적이 충분히 확보되지 못하게 된다.

예를 들어, 각 절연층(10, 20)에 형성된 전원패턴부(100)의 양단이 층간 비아 등으로 전기적으로 연결되는 경우, 양단의 층간 비아 사이에서 전기 루프(loop)가 발생되어 전원 손실이 발생할 수 있다.

따라서, 이와 같은 전기 루프를 최소화하기 위해서, 각 절연층(10, 20)에 형성된 전원패턴부(100)는 단속적이 아닌 연속적으로 층간 연결될 필요가 있다.

이에 따라, 본 실시예에 따른 다층 인쇄회로기판(1000)은 층간연결부(200)를 통해 각 층의 전원패턴부(100)를 연속적으로 층간 연결함으로써, 전원패턴부(100)가 각 절연층(10, 20)에 분할 형성되더라도 전원 공급 기능이 충분히 확보되도록 할 수 있다.

구체적으로, 본 실시예에 따른 다층 인쇄회로기판(1000)에서, 전원패턴부(100)는 제1 전원패턴(110) 및 제2 전원패턴(120)을 포함할 수 있다.

제1 전원패턴(110)은 제1 절연층(10)에 형성되는 금속 패턴으로, 도 3에 도시된 바와 같이, 전원패턴부(100)를 분할하였을 때 어느 하나의 부분일 수 있다. 그리고, 제2 전원패턴(120)은 제2 절연층(20)에 형성되는 금속 패턴으로, 도 3에 도시된 바와 같이, 전원패턴부(100)를 분할하였을 때 다른 하나의 부분일 수 있다.

이 경우, 도 2에 도시된 바와 같이, 제2 절연층(20)은 제1 절연층(10) 상에 적층되어 형성되고, 제2 전원패턴(120)은 종방향의 위치가 제1 전원패턴(110)에 대응되도록 형성될 수 있다. 즉, 제1 전원패턴(110)과 제2 전원패턴(120)은 다층 인쇄회로기판(1000)의 평면상 동일한 위치에 형성될 수 있다.

이로 인해, 각 절연층(10, 20)에 분할되어 형성된 제1 전원패턴(110)과 제2 전원패턴(120) 간의 거리를 최소화할 수 있으므로, 제1 전원패턴(110)과 제2 전원패턴(120) 간의 층간 연결을 보다 용이하게 할 수 있다.

즉, 제1 전원패턴(110)과 제2 전원패턴(120) 간의 거리를 최소화하여, 제1 전원패턴(110)과 제2 전원패턴(120)을 연결하는 층간연결부(200)의 규모를 최소화할 수 있다.

여기서, 제1 전원패턴(110) 및 제2 전원패턴(120)은 각각의 단면적이 동일하게 형성될 수 있다. 즉, 전원의 공급 통로 역할을 수행하는 제1 전원패턴(110) 및 제2 전원패턴(120)은 각각의 단면적이 동일하게 형성되어, 공급하는 전원량이 사실상 동일할 수 있다.

이로 인해, 각 절연층(10, 20)에서 사실상 동일한 발열이 발생하게 되므로, 다층 인쇄회로기판(1000)에서 종방향으로 균일한 방열이 이루어지도록 하여 방열 성능을 보다 향상시킬 수 있다.

본 실시예에 따른 다층 인쇄회로기판(1000)에서, 층간연결부(200)는 제1 전원패턴(110) 및 제2 전원패턴(120) 사이에 반복적으로 형성되는 스티칭비아(210)를 포함할 수 있다.

즉, 도 1 및 도 2에 도시된 바와 같이, 복수의 스티칭비아(210)가 전원패턴부(100)의 길이 방향을 따라 반복적으로 형성되어 제1 전원패턴(110) 및 제2 전원패턴(120)을 층간 연결할 수 있다.

상술한 바와 같이, 각 절연층(10, 20)에 형성된 전원패턴부(100)가 일체로 전원 공급을 하기 위해서는, 층간연결부(200)가 제1 전원패턴(110) 및 제2 전원패턴(120) 사이에 빠짐 없이 완전하게 충전되는 것이 가장 바람직할 수 있다.

그러나, 이와 같이 층간연결부(200)가 완전하게 충전되는 것은 다층 인쇄회로기판(1000)의 제조 공정 상 비경제적이고 비효율적일 수 있다.

따라서, 다층 인쇄회로기판(1000)의 제조 공정에서 일반적으로 적용 가능한 스티칭비아(210)를 전원패턴부(100)의 길이 방향을 따라 반복적으로 형성함으로써, 1 전원패턴(110) 및 제2 전원패턴(120) 사이에 도전층이 완전하게 충전된 것과 사실상 동일한 효과를 얻을 수 있다.

이 경우, 각 스티칭비아(210) 사이의 이격 거리에 따른 전기 루프 현상 및 그로 인한 전원 손실은 복수의 스티칭비아(210) 자체의 도전 면적으로 충분히 상쇄될 수 있다.

이와 같이, 본 실시예에 따른 다층 인쇄회로기판(1000)은 층간연결부(200)가 스티칭비아(210)를 포함하여 그 제조를 보다 경제적이고 용이하게 할 수 있다.

여기서, 스티칭비아(210)는 일부분이 중첩된 한 쌍의 정공으로 형성될 수 있다. 즉, 도 1에 도시된 바와 같이, 스티칭비아(210)는 정공 형상의 비아 한 쌍을 일부분이 중첩되게 결합하여 형성할 수 있다.

이로 인해, 정공 형상의 비아를 서로 이격되게 형성하였을 때 발생하는 전원 손실을 방지하면서도, 스티칭비아(210) 각각의 단면적을 효율적으로 확보할 수 있다.

외부단자(300)는 제1 전원패턴(110) 및 제2 전원패턴(120) 중 어느 하나와 전기적으로 연결되어 외부로 노출되는 부분으로, 외부 전원을 공급받거나 외부 기기와 접속되는 역할을 수행할 수 있다.

이러한 외부단자(300)는 전원패턴부(100)와 연결될 필요가 있다. 다만, 상술한 바와 같이, 각 절연층(10, 20)에 분할되어 형성되는 전원패턴부(100)가 층간연결부(200)를 통해 일체로 전원 공급을 수행하므로, 외부단자(300)는 각각의 전원패턴(110, 120)마다 모두 연결될 필요는 없을 수 있다.

따라서, 본 실시예에 따른 다층 인쇄회로기판(1000)은 외부단자(300)가 제1 전원패턴(110) 및 제2 전원패턴(120) 중 어느 하나와 전기적으로 연결되는 것만으로도 원활하게 외부 전원의 공급이나 외부 기기와의 연결이 이루어질 수 있다.

도 4는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법을 나타내는 순서도이다. 이 경우, 설명의 편의를 위해 본 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 설명되는 주요 구성은 도 1 내지 도 3을 참조하여 설명하도록 한다.

도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법은, 전원 공급을 위해 요구되는 전원패턴부(100)를 설계하는 단계(S100)로부터 시작된다.

다층 인쇄회로기판(1000) 설계 상 전원패턴부(100)는 전원 공급을 위해 요구되는 일정 이상의 단면적을 확보할 필요가 있다. 이에 따라, 도 3에 도시된 바와 같이, 설계 상 요구되는 전원패턴부(100)의 규모를 설정할 수 있다.

다음으로, 복수의 절연층(10, 20) 각각에 전원패턴부(100)를 분할하여 형성한다(S200). 즉, 도 3에 도시된 바와 같이 전원패턴부(100)를 복수로 분할하여 각 절연층(10, 20)에 별개로 형성함으로써, 전체적인 단면적에서는 전원 공급을 위해 요구되는 수준을 만족하면서도 평면상 공간 확보가 용이하고 발열량을 분산시킬 수 있다.

다음으로, 각 절연층(10, 20)에 형성된 전원패턴부(100)를 길이 방향을 따라 연속적으로 층간 연결한다(S300). 즉, 층간연결부(200)를 통해 각 층의 전원패턴부(100)를 연속적으로 층간 연결함으로써, 전원패턴부(100)가 각 절연층(10, 20)에 분할 형성되더라도 전원 공급 기능이 충분히 확보되도록 할 수 있다.

본 실시예에 따른 다층 인쇄회로기판의 제조 방법에서, S200 단계는, 제1 절연층(10)에 제1 전원패턴(110)을 형성하는 단계(S210) 및 제2 절연층(20)에 제2 전원패턴(120)을 형성하는 단계(S220)를 포함할 수 있다.

이 경우, 제2 절연층(20)은 제1 절연층(10) 상에 적층되어 형성되고, 제2 전원패턴(120)은 종방향의 위치가 제1 전원패턴(110)에 대응되도록 형성될 수 있다.

여기서, 제1 전원패턴(110) 및 제2 전원패턴(120)은 각각의 단면적이 동일하게 형성될 수 있다.

본 실시예에 따른 다층 인쇄회로기판의 제조 방법에서, S300 단계는, 제1 전원패턴(110) 및 제2 전원패턴(120) 사이에 스티칭비아(210)를 반복적으로 형성하는 단계(S310)를 포함할 수 있다.

즉, 복수의 스티칭비아(210)가 전원패턴부(100)의 길이 방향을 따라 반복적으로 형성되어 제1 전원패턴(110) 및 제2 전원패턴(120)을 층간 연결할 수 있다.

여기서, 스티칭비아(210)는 일부분이 중첩된 한 쌍의 정공으로 형성될 수 있다. 이로 인해, 정공 형상의 비아를 서로 이격되게 형성하였을 때 발생하는 전원 손실을 방지하면서도, 스티칭비아(210) 각각의 단면적을 효율적으로 확보할 수 있다.

본 실시예에 따른 다층 인쇄회로기판의 제조 방법은, 제1 전원패턴(110) 및 제2 전원패턴(120) 중 어느 하나와 전기적으로 연결되어 외부로 노출되는 외부단자(300)를 형성하는 단계(S400)를 더 포함할 수 있다.

따라서, 본 실시예에 따른 다층 인쇄회로기판의 제조 방법은 외부단자(300)를 제1 전원패턴(110) 및 제2 전원패턴(120) 중 어느 하나와 전기적으로 연결시키는 것만으로도 원활하게 외부 전원의 공급이나 외부 기기와의 연결이 이루어지도록 할 수 있다.

한편, 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법의 주요 구성에 관하여는 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)에서 상세히 설명하였으므로, 중복되는 내용에 한하여 구체적인 설명은 생략하도록 한다.

이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

10: 제1 절연층
20: 제2 절연층
100: 전원패턴부
110: 제1 전원패턴
120: 제2 전원패턴
200: 층간연결부
210: 스티칭비아
211: 정공
300: 외부단자
1000: 다층 인쇄회로기판

Claims

복수의 절연층 각각에 분할되어 형성되는 전원패턴부; 및
각 절연층에 형성된 상기 전원패턴부를 길이 방향을 따라 연속적으로 연결하는 층간연결부;
를 포함하는 다층 인쇄회로기판.
제1항에 있어서,
상기 전원패턴부는
제1 절연층에 형성되는 제1 전원패턴 및
상기 제1 절연층 상에 적층된 제2 절연층에 형성되고, 종방향의 위치가 상기 제1 전원패턴에 대응되도록 형성되는 제2 전원패턴을 포함하는, 다층 인쇄회로기판.
제2항에 있어서,
상기 제1 전원패턴 및 상기 제2 전원패턴은 각각의 단면적이 동일하게 형성되는, 다층 인쇄회로기판.
제2항 또는 제3항에 있어서,
상기 층간연결부는
상기 제1 전원패턴 및 상기 제2 전원패턴 사이에 반복적으로 형성되는 스티칭비아를 포함하는, 다층 인쇄회로기판.
제4항에 있어서,
상기 스티칭비아는 일부분이 중첩된 한 쌍의 정공으로 형성되는, 다층 인쇄회로기판.
제2항 또는 제3항에 있어서,
상기 제1 전원패턴 및 상기 제2 전원패턴 중 어느 하나와 전기적으로 연결되어 외부로 노출되는 외부단자;
를 더 포함하는 다층 인쇄회로기판.
전원 공급을 위해 요구되는 전원패턴부를 설계하는 단계;
복수의 절연층 각각에 상기 전원패턴부를 분할하여 형성하는 단계; 및
각 절연층에 형성된 상기 전원패턴부를 길이 방향을 따라 연속적으로 층간 연결하는 단계;
를 포함하는 다층 인쇄회로기판의 제조 방법.
제7항에 있어서,
상기 전원패턴부를 분할하여 형성하는 단계는,
제1 절연층에 제1 전원패턴을 형성하는 단계 및
상기 제1 절연층 상에 적층된 제2 절연층에 종방향의 위치가 상기 제1 전원패턴에 대응되도록 제2 전원패턴을 형성하는 단계를 포함하는, 다층 인쇄회로기판의 제조 방법.
제8항에 있어서,
상기 제1 전원패턴 및 상기 제2 전원패턴은 각각의 단면적이 동일하게 형성되는, 다층 인쇄회로기판의 제조 방법.
제8항 또는 제9항에 있어서,
상기 전원패턴부를 층간 연결하는 단계는,
상기 제1 전원패턴 및 상기 제2 전원패턴 사이에 스티칭비아를 반복적으로 형성하는 단계를 포함하는, 다층 인쇄회로기판의 제조 방법.
제10항에 있어서,
상기 스티칭비아는 일부분이 중첩된 한 쌍의 정공으로 형성되는, 다층 인쇄회로기판의 제조 방법.
제8항 또는 제9항에 있어서,
상기 제1 전원패턴 및 상기 제2 전원패턴 중 어느 하나와 전기적으로 연결되어 외부로 노출되는 외부단자를 형성하는 단계;
를 더 포함하는 다층 인쇄회로기판의 제조 방법.