TWI713428B - 用於先進可穿戴式電子設備之多層可撓/可伸展的電子封裝體及用於製作可撓可穿戴式電路之方法 - Google Patents

用於先進可穿戴式電子設備之多層可撓/可伸展的電子封裝體及用於製作可撓可穿戴式電路之方法 Download PDF

Info

Publication number
TWI713428B
TWI713428B TW105134951A TW105134951A TWI713428B TW I713428 B TWI713428 B TW I713428B TW 105134951 A TW105134951 A TW 105134951A TW 105134951 A TW105134951 A TW 105134951A TW I713428 B TWI713428 B TW I713428B
Authority
TW
Taiwan
Prior art keywords
flexible conductor
layer
dielectric
flexible
forming
Prior art date
Application number
TW105134951A
Other languages
English (en)
Other versions
TW201733423A (zh
Inventor
席魯提 R. 傑伊溫特
拉傑特 葛耶爾
亞歷山大 亞歷克索夫
賈維爾 索托岡薩雷斯
焦美姿
奧斯卡 奧傑達
沙希 S. 坎達努爾
史利尼維斯 派坦巴拉姆
羅伊 迪特勒
迪蘭 塞納維拉特納
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201733423A publication Critical patent/TW201733423A/zh
Application granted granted Critical
Publication of TWI713428B publication Critical patent/TWI713428B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本案提供用於可撓且可伸展電路之設備及方法。在實例中，方法可包括：在基板上形成第一可撓導體，該第一可撓導體包括由第一介電質圍繞在三個側面上之第一傳導跡線；以及在該第一可撓導體之頂部上形成第二可撓導體，該第一可撓導體位於該第二可撓導體與該基板之間，該第二可撓導體包括由第二介電質圍繞之第二傳導跡線。

Description

用於先進可穿戴式電子設備之多層可撓/可伸展的電子封裝體及用於製作可撓可穿戴式電路之方法 發明領域
本文中之揭示案總體上係關於可穿戴式電子設備，且更具體而言，係關於多層可撓且可伸展的可穿戴式電子設備。
發明背景
電子設備持續發展使其更小且在計算及功能上更強大。機遇及挑戰不斷出現，從而推動電子設計者之創意企業提供小的強大電子產品，該等電子產品在便利封裝體中提供所要使用者功能性。已開發可穿戴式電子設備但未能獲得廣泛使用，因為它們實體上剛性、笨重或缺乏計算或功能容量。
依據本發明之一實施例，係特地提出一種用於製作一可撓、可穿戴式電路之方法，該方法包含：在一基板上形成一第一可撓導體，該第一可撓導體包括一第一傳導跡線及一第一介電質；以及在該第一可撓導體之頂部上形成一第二可撓導體，該第一可撓導體位於該第二可撓導體與該基板之間，該第二可撓導體包括一第二傳導跡線及一第二介電質。
101:輸入/輸出(I/O)裝置
102:連接器
103、203、503:裝置區域
104:電源
105:可撓且可伸展互連件
107:可撓且可伸展電子電路
108:可穿戴式基板
205:曲折跡線或互連件/曲折跡線/多層跡線
305:可撓且可伸展導體
306:矩陣交點
400:多層、可撓且可伸展、可穿戴式電子電路/電路/可伸展且可撓電 子電路
403:多層裝置區域/裝置區域
405:多層互連件/互連區域/多層互連區域
410、523、527:傳導材料
411、524、528:介電質
412:通孔
413:晶片
414:彈性體材料
505:互連區域/可撓互連區域
513:部件/電路部件
514:彈性體
520:載體
521:晶種層/晶種材料
522:抗蝕劑
525:第二晶種層
526:第二抗蝕劑/抗蝕劑
530:附加傳導層/附加層
531:介電質焊料抗蝕劑/介電質材料
533:焊料/電氣互連件
535:非傳導底部填充材料
601-610、701-708、801-803:步驟
700、800:方法
圖1總體上例示示例性多層、可撓且可伸展、可穿戴式電子電路之方框圖。
圖2A及圖2B總體上例示多層可撓電路之空間節省態樣。
圖3總體上例示示例性多層、可撓且可伸展、可穿戴式電子電路300之一部分。
圖4例示示例性多層、可撓且可伸展、可穿戴式電子電路400之至少一部分的橫截面。
圖5A至圖5L總體上例示製作多層、可撓、可伸展電子電路之示例性方法。
圖6總體上例示製作可伸展及可撓多層電路之示例性方法。
圖7總體上例示在曲折跡線之第一層上添加曲折跡線之附加層的示例性方法之流程圖。
圖8總體上例示用於將部件附接至分層裝置區域之示例性方法的流程圖，該分層裝置區域例如像圖5K中所展示之裝置區域503。
較佳實施例之詳細說明
以下描述及圖式充分地例示特定實施例以使熟習此項技術者能夠實踐該等實施例。其他實施例可併入結構變化、邏輯變化、電氣變化、過程變化及其他變化。一些實施例之部分及特徵可包括於其他實施例之彼等部分及特徵中，或者代替其他實施例之彼等部分及特徵。在申請專利範圍中闡述之實施例涵蓋彼等申請專利範圍之所有可利用的等效物。
圖1總體上例示示例性多層、可撓且可伸展、可穿戴式電子電路100之方框圖。在某些實例中，電子電路100可包括一或多個 輸入/輸出(I/O)裝置101、一或多個連接器102、裝置區域103、任擇的電源104以及一或多個可撓且可伸展互連件105，該等可撓且可伸展互連件用於製作其他各種部件之間的連接。在某些實例中，一或多個輸入/輸出(I/O)裝置101可包括，但不限於，感測器、致動器、顯示器、輸入端或其組合。在某些實例中，感測器、致動器、顯示器及輸入裝置可包括大量領域之裝置，包括但不限於，多層裝置、顯示器、鍵盤或其組合。在某些實例中，一或多個連接器可包括用於其他電源之連接器、用於與諸如但不限於電力供應充電器、資料記錄器的非可穿戴式部件介接之連接器、以及用於使一或多個第二、可撓且可伸展、可穿戴式電子電路互連之連接器。在某些實例中，裝置區域103可包括更複雜的電路系統，該電路系統包括處理器、記憶體、專用電路、混合電路、系統封裝體(SIP)、系統單晶片(SOC)、通訊部件或其組合。在一些實例中，通訊部件可包括有線或無線發射器、接收器、收發器或其組合。在某些實例中，裝置區域103通常可包括非可撓電路部件，該等非可撓電路部件耦接至可撓且可伸展電路，該可撓且可伸展電路路由如以下所論述之元件或互連件105。在一些實例中，裝置區域103或可撓且可伸展互連件105或裝置區域103以及可撓且可伸展互連件105可包括多個可撓且可伸展層。在某些實例中，包括多層裝置區域或多層互連件之可撓且可伸展電子電路107可與可穿戴式基板108分開生產，且可例如在組裝及測試電子電路後施加至可穿戴式基板108。在某些實例中，可撓且可伸展電子電路107可包括中間基板，以允許可撓且可伸展電子電路107附接至諸如織物之可穿戴式基板108。在某些實例中，可撓且可伸展電子電路107可附接至活體，諸如人或動物之皮膚或機器或工具之可撓薄膜。
圖2A及圖2B總體上例示多層可撓電路之空間節省態樣。圖2A及圖2B例示裝置區域203及自裝置區域203延伸之八個曲折跡線或互連件205。圖2A為單層形式且圖2B為具有兩層曲折跡線205之示例性多層形式。附加空間節省可藉由添加附加層來實現。在一些實例 中，圖2B之多層跡線205可具有可允許空間節省之曲折振幅的增加，及可容許附加伸展且可提供附加可撓性之電路跡線。
圖3總體上例示示例性多層、可撓且可伸展、可穿戴式電子電路300之一部分。該部分包括相交的可撓且可伸展導體305之矩陣。在某些實例中，可撓且可伸展導體305可在矩陣交點306中之一或多者處電氣連接。在一些實例中，可撓且可伸展導體305可在矩陣交點306中之一或多者處與其他導體隔離。此類矩陣結構可用於產生例如可伸展且可撓顯示器或鍵盤裝置。呈單層形式之此類結構係可能的，但較可需要極大的佈局以防止上覆導體。
圖4例示示例性多層、可撓且可伸展、可穿戴式電子電路400之至少一部分的橫截面。以下參考圖5A至圖5L論述用於製作此類結構之方法。在實例中，電路400可包括多層裝置區域403及多層互連件405。在一些實例中，裝置區域403可為單層。在一些實例中，互連區域405可為單層。在某些實例中，多層互連區域405之每一層可包括用介電質411覆蓋之傳導材料410。裝置區域403及互連區域405兩者可包括通孔412，該等通孔穿過一或多個層延伸至垂直互連傳導材料。在某些實例中，通孔412可用來連接至與可伸展且可撓電子電路400分開製造之其他裝置，諸如與用於可穿戴式衣服的織物或附接至使用者的皮膚之另一裝置整合的其他裝置。在一些實例中，通孔412可用來互連層，或在層之間互連裝置。在一些實例中，通孔412可用來連接其他電路裝置，諸如其他電路板、晶片413、處理器、記憶體等。在某些實例中，彈性體材料414可覆蓋裝置區域403及互連區域405。
圖5A至圖5L總體上例示製作多層、可撓、可伸展電子電路之示例性方法。在圖5A中，諸如臨時載體之載體520可鍍有傳導材料之晶種層521，並且然後可將抗蝕劑522施加至晶種層521。抗蝕劑522可經處理以界定裝置區域503或用於互連區域505之曲折路線、跡線或路徑中的觸點。
在圖5B中，傳導材料523可沉積於晶種層521上以形成 裝置區域503觸點或互連區域之曲折傳導互連件。在某些實例中，傳導材料之曲折路徑或圖案可產生可撓且可伸展導體。在某些實例中，曲折路徑可類似於正弦圖案。在某些實例中，重複圖案之振幅可為界定對可撓且可伸展導體之可伸展極限的因子。在某些實例中，傳導材料可包括，但不限於，銅、鎳、鋁或其組合。在沉積傳導材料523後，可移除抗蝕劑。應注意，圖5B之傳導材料523展示為兩層材料。在某些實例中，傳導材料523可包括更多或更少層傳導材料。在一些實例中，單層傳導材料可包括多個材料之混合物。在圖5C中，介電質524可經施加以覆蓋傳導觸點/跡線。在某些實例中，介電質524可層疊至下伏結構。在某些層中，介電質可圍繞傳導材料之至少三個側面，且載體520及晶種材料521可封閉與介電質524協作之傳導材料523。在一些實例中，介電質524可諸如藉由蝕刻來經處理以便準備多層、可撓、可伸展電子電路之第二層的製造。在一些實例中，介電質可為可光成像介電質(PID)，且可經暴露以移除多餘介電質，如圖5D中所示，以用於第一層與第二層之間的通孔。在某些實例中，介電質524可經固化以便準備多層、可撓、可伸展電子電路之第二層的製造。在一些實例中，介電質可經處理或去塗抹來製備用於附加層之介電質。在一些實例中，可化學地清潔及粗糙化介電質表面。介電質表面之清潔及粗糙化可移除來自較早製程之殘餘物，且可增強介電質與下一層之材料之間的黏附。在圖5E處，第二晶種層525可施加至介電質。在某些實例中，第二晶種層525可包括銅。在一些實例中，第二晶種層525可使用無電沉積來沉積。在一些實例中，第二晶種層525可使用濺鍍沉積來施加。
在圖5F處，第二抗蝕劑526可施加至第二晶種層525。在某些實例中，第二抗蝕劑526可層疊至下伏結構。在圖5G處，抗蝕劑526可諸如藉由PID之暴露及顯影來經處理以便界定第二層之金屬區。應注意，在圖5G之示例性裝置中，互連區域505之跡線僅為單層，且裝置區域503為多層。在圖5H處，諸如銅之傳導材料527施加至第二晶種層525，以便形成裝置區域503中之第二位準觸點及可撓互連區域 505中之第二位準跡線。在圖5I處，可移除抗蝕劑526。在某些實例中，可移除第二晶種層525之額外材料。在一些實例中，傳導材料527可經粗糙化以增強可放置於傳導材料527之頂部上的材料之黏附。
在圖5J處，介電質528可經施加以包封傳導材料527。在圖5K處，介電質可經圖案化以移除多餘介電質且界定通孔529。在某些實例中，晶種層可經施加且方法可繼續以便將附加層添加至裝置區域503以及互連區域505中之附加層，如參考圖5D至圖5J所描述。應理解，在完成後，裝置區域503中可能存在與互連區域505中不同數目之層。
圖5L例示圖5K之結構，該結構具有附加傳導層530及附接至附加層530之傳導材料的介電質焊料抗蝕劑531。在某些實例中，介電質焊料抗蝕劑531可層疊至下伏結構，該下伏結構可經暴露、顯影及固化以形成通孔。焊料533可沉積於通孔中，且部件513可附接至焊料533。在某些實例中，在完成裝置區域503中之一或多個層後，諸如電路晶片之電路部件513例如可實體地且電氣地耦接至裝置區域503中之一或多個觸點。在一些實例中，可添加非傳導底部填充材料535。非傳導底部填充材料535可經添加來填充介電質材料531與部件513之間的空間，該等部件附接至電氣互連件533外部之區域中的可伸展封裝體。
當裝置區域503及互連區域505之所有層完成時，彈性體514可經施加來覆蓋裝置區域503及互連區域505。在某些實例中，彈性體514可經施加來覆蓋整個可撓且可伸展電路。在某些實例中，可移除載體520或犧牲層。在一些實例中，可移除原始晶種層521之多餘部分。在某些實例中，黏附層可代替載體520施加。用於黏附層之黏附劑可經選擇以符合電路應用於織物，諸如一件衣物之織物。在某些實例中，黏附層可經選擇以允許電路附接至使用者之皮膚。在一些實例中，黏附層可包括可剝離層以便在施加之前保護黏附劑。
圖6總體上例示製作可伸展且可撓多層電路之示例性 方法。在601處，可將晶種層施加至載體層。在602處，可將抗蝕劑施加至晶種層。在603處，可圖案化抗蝕劑，且可將傳導材料層疊在經暴露晶種層的頂上。在一些實例中，圖案化可包括圖案化穿過抗蝕劑之曲折跡線。在施加傳導材料後，跡線可在不打斷電氣連續性的情況下撓曲及伸展。在一些實例中，抗蝕劑可包括可光成像抗蝕劑。在某些實例中，傳導材料可包括，但不限於，銅、鎳、鋁、金、銀、錫或其組合。
在604處，可移除抗蝕劑。在605處，可施加介電質以便覆蓋晶種層及傳導材料之經暴露部分，且可圖案化介電質。在某些實例中，介電質可包括可光成像介電質。在某些實例中，介電質可經圖案化來形成至傳導材料之互連層的通孔。若需要曲折跡線及裝置互連件之附加層，則在606處，可將新的晶種層施加至介電質以便開始新的層，且可利用施加抗蝕劑等等來重複該方法。在完成最後的所要層後，結構之頂部可包括經圖案化介電質之層。
在607處，可附接電路部件。在某些實例中，附接電路部件可包括利用焊料填充互連通孔，且使用焊料附接該等部件。在一些實例中，可將底部填充材料施加至介電質，以便較好地適應用於部件之安裝表面。在608處，可施加彈性體以便覆蓋分層電路結構及分層互連區域。在一些實例中，彈性體之施加可包括模製彈性體以便覆蓋分層電路。在某些實例中，可在施加彈性體之前移除諸如來自第一晶種層之額外材料的額外材料。在609處，可移除載體層，且蝕刻底部晶種層以便移除多餘的晶種層材料。在一些實例中，在蝕刻底側晶種層後，可添加附加層以用於底側裝箱且用於最終產品黏附。在610處，可將可伸展且可撓電路施加至織物或使用者之皮膚。在一些實例中，整個結構可包括多個單獨電路且方法可包括使電路單一化。
圖7總體上例示在曲折跡線之第一層上添加曲折跡線之附加層的示例性方法之流程圖。該方法假定已施加介電質層來覆蓋曲折跡線之第一層。介電質可經圖案化，諸如圖5D中所示。在701處， 可任擇地製備介電質之表面來幫助晶種層或者跡線或數個跡線之傳導材料的黏附。此類製備可包括粗糙化該表面。在702處，可任擇地將晶種層施加至介電質。在703處，可將抗蝕劑施加至介電質或晶種層。在一些實例中，可將抗蝕劑層疊至介電質或晶種層。在704處，圖案化且固化抗蝕劑，以便產生用於曲折跡線之形式。在705處，可將傳導材料施加至晶種層。在一些實例中，介電質或晶種層之經暴露部分可鍍有傳導材料，以便形成新的層之曲折跡線。在某些實例中，施加傳導材料可包括沉積傳導材料。在706處，可移除剩餘抗蝕劑。在707處，可施加介電質以便覆蓋傳導曲折跡線之新的層。在一些實例中，可諸如藉由粗糙化來製備傳導材料之一或多個表面，以便較好地調節介電質之黏附。在一些實例中，可在移除抗蝕劑之後移除額外的晶種層材料。在某些實例中，可蝕刻介電質來移除多餘材料。在一些實例中，在708處，可任擇地圖案化或蝕刻介電質以允許諸如藉由通孔至下伏傳導材料之連接。可重複方法700來按需要添加曲折跡線之附加層。在某些實例中，該方法可經調適來添加附加裝置區域層。此類調適可包括蝕刻或圖案化介電質來形成用於垂直互連件之通孔，並且然後重複用於附加層之方法。
圖8總體上例示用於將部件附接至分層裝置區域之示例性方法的流程圖，該分層裝置區域例如像圖5K中所展示之裝置區域503。該方法可包括，在801處，模版印刷通孔上之焊料。在802處，放置部件，該等部件具有適當地放置於對應焊料連接件上之部件終端。在803處，使焊料回流以便將部件電氣連接至下伏電路連接件及曲折跡線。在一些實例中，底部填充材料可經施加以便填充部件下之任何間隙。在某些實例中，任擇的水清潔可完成方法800。
注釋及額外實例
在實例1中，用於製作可撓且可伸展、可穿戴式電路之方法可包括：在基板上形成第一可撓導體，該第一可撓導體包括第一傳導跡線及第一介電質，以及在第一可撓導體之頂部上形成第二可撓 導體，該第一可撓導體位於第二可撓導體與基板之間，第二可撓導體包括第二傳導跡線及第二介電質。
在實例2中，實例1之形成第一可撓導體及形成第二可撓導體任擇地包括：使每一可撓導體形成有具有振幅之曲折、重複圖案，其中可撓可穿戴式電路經組配來伸展；以及其中可撓導體中之每一者的伸展極限係振幅之一函數。
在實例3中，實例1至2中任一或多者之形成第一可撓導體任擇地包括：將第一抗蝕劑層附接至基板，該第一抗蝕劑層界定第一可撓導體之曲折路徑。
在實例4中，實例1至3中任一或多者之形成第一可撓導體任擇地包括：使用由抗蝕劑層界定之曲折路徑來形成第一傳導跡線。
在實例5中，實例1至4中任一或多者之形成第一可撓導體任擇地包括：移除抗蝕劑層。
在實例6中，實例1至5中任一或多者之形成第一可撓導體任擇地包括：利用第一介電質層來覆蓋第一傳導跡線。
在實例7中，實例1至6中任一或多者之覆蓋第一傳導跡線任擇地包括：利用介電質層來層疊第一傳導跡線。
在實例8中，實例1至7中任一或多者之覆蓋第一傳導跡線任擇地包括：利用可光成像介電質(PID)層來層疊第一傳導跡線。
在實例9中，實例1至8中任一或多者之形成第二可撓導體任擇地包括：在介電質上施加晶種層。
在實例10中，實例1至9中任一或多者之形成第二可撓導體任擇地包括：在晶種層上施加抗蝕劑層。
在實例11中，實例1至10中任一或多者之形成第二可撓導體任擇地包括：暴露抗蝕劑層來界定第二可撓導體之曲折路徑。
在實例12中，實例1至11中任一或多者之形成第二可撓導體任擇地包括：使晶種層之經暴露部分鍍有傳導材料，以便提供第二傳導跡線。
在實例13中，實例1至12中任一或多者之形成第一可撓導體任擇地包括：利用第二介電質層來覆蓋第一傳導跡線。
在實例14中，實例1至13中任一或多者之方法任擇地包括：利用彈性體來覆蓋第二介電質層。
在實例15中，實例1至14中任一或多者之形成第一傳導層任擇地包括：在沿著第一可撓傳導之曲折路徑的位置處形成裝置區域之第一層。
在實例16中，實例1至15中任一或多者之形成第二傳導層任擇地包括：形成裝置區域之第二層，以及利用第二介電質層來覆蓋裝置之第二層。
在實例17中，實例1至16中任一或多者之方法任擇地包括：將電路晶片附接至裝置區域之第一層及第二層。
在實例18中，實例1至17中任一或多者之方法任擇地包括：利用彈性體覆蓋第二介電質層及電路晶片。
在實例19中，實例1至18中任一或多者之附接電路晶片任擇地包括：暴露及顯影第二介電質層內之裝置接觸通孔。
在實例20中，經組配來由使用者穿戴之電路可包括多層互連區域，該多層互連區域經組配來耦接電路之兩個或更多裝置，其中該多層互連區域可包括：第一材料，該第一材料經組配來將電路附接至織物或皮膚；相鄰於第一材料之第一可撓導體，該第一可撓導體包括由第一介電質圍繞在三個側面上之第一傳導跡線；相鄰於第一可撓導體之第二可撓導體，第一可撓導體位於第二可撓導體與第一材料之間，第二可撓導體包括由第二介電質圍繞之第二傳導跡線；以及彈性體，該彈性體覆蓋第一可撓導體及第二可撓導體。
在實例21中，實例1至20中任一或多者之第一介電質或第二介電質中的至少一者任擇地包括為可光成像介電質。
在實例22中，實例1至21中任一或多者之電路任擇地包括裝置區域，該裝置區域包括第一材料、彈性體及兩個或更多裝置中 之一個裝置。該裝置區域可包括第一連接材料，該第一連接材料電氣耦接至第一可撓導體；以及第二連接材料，該第二連接材料藉由第三介電質與第一連接材料分離，第一連接材料位於第一材料與第二連接材料之間。
在實例23中，實例1至22中任一或多者之電路任擇地包括第四介電質，其中第二連接材料位於第三介電質與第四介電質之間。
在實例24中，實例1至20中任一或多者之電路任擇地包括通孔，該通孔穿過第四介電質；以及焊料連接件，該焊料連接件延伸穿過該通孔，該焊料連接件電氣耦接至一個裝置之終端及第二連接材料。
此等非限制性實例中之每一者可主張其自身，或可與其他實例中之一或多個組合於任何置換或組合中。
以上詳細描述包括對隨附圖式之參考，該等隨附圖式形成詳細描述之一部分。圖式藉由圖解展示出特定實施例，本發明可實踐於該等特定實施例中。此等實施例在本文中亦被稱為「實例」。此等實例可包括除所示或所描述之彼等元件之外的元件。然而，本發明者亦涵蓋僅提供所示或所描述之該等元件之實例。此外，本發明者亦涵蓋使用所示或所描述之該等元件之任何組合或置換(或其一或多個態樣)，相對於特定實例(或其一或多個態樣)，或相對於本文所示或所描述之其他實例(或其一或多個態樣)的實例。
在此文獻中，使用「一」或「一種」等詞(如專利文獻中常見的)以包括一個或多於一個，與「至少一個」或「一或多個」之任何其他實例或用法無關。在此文獻中，「或」一詞用以代表非排他或，使得「A或B」包括「A而非B」、「B而非A」及「A及B」，除非另有指示。在此文獻中，「包括」及「其中」等詞被用作個別「包含」及「在其中」等詞之通俗英語等效物。另外，在以下申請專利範圍中，「包括」及「包含」等詞係開放式的，亦即，包括除在請求項中之此術語之後列表之該等元件之外的元件之系統、裝置、物件、組 成、配方或過程仍被視為落入該請求項之範疇內。此外，在以下申請專利範圍中，「第一」、「第二」及「第三」等詞僅用作標記，且並非意欲將數值要求強加於其物件。
以上描述意欲為例示性的，而非限制性的。例如，以上所描述之實例(或該等實例之一或多個態樣)可彼此組合地使用。其他實施例可諸如由此項技術之一般技術者在回顧以上描述之後使用。提供摘要以遵守37 C.F.R.§1.72(b)，以允許讀者快速確定技術揭示之本性。在理解摘要將不用以解釋或限制申請專利範圍之範疇或意義的情況下提交摘要。又，在以上詳細描述中，各種特徵可被集合在一起以使本揭示案合理化。此不應解釋為意欲使未主張之揭示特徵對任何請求項為必不可少。更確切而言，發明標的可位於少於特定揭示實施例之所有特徵中。因此，以下申請專利範圍因此併入詳細描述中，其中每一請求項主張其自身作為單獨的實施例，且設想在於此等實施例可彼此組合於各種組合或置換中。本發明之範疇以及等效物之全部範疇應參閱隨附申請專利範圍來確定，此等請求項授予該等等效物權利。
400:多層、可撓且可伸展、可穿戴式電子電路/電路/可伸展且可撓電子電路
403:多層裝置區域/裝置區域
405:多層互連件/互連區域/多層互連區域
410:傳導材料
411:介電質
412:通孔
413:晶片
414:彈性體材料

Claims (24)

  1. 一種用於製作一可撓、可穿戴式電路之方法，該方法包含：形成一第一可撓導體，該第一可撓導體包括一第一傳導跡線及一第一介電質；以及在該第一可撓導體之頂部上形成一第二可撓導體，該第一可撓導體位於該第二可撓導體與一第一傳導晶種層之間，該第二可撓導體包括一第二傳導跡線及一第二介電質；其中形成該第一可撓導體包括在一臨時基板上沉積該第一傳導晶種層。
  2. 如請求項1之方法，其中形成該第一可撓導體包括：將一第一抗蝕劑層附接至該第一傳導晶種層，該第一抗蝕劑層界定該第一可撓導體之一曲折路徑。
  3. 如請求項2之方法，其中形成該第一可撓導體包括：使用由該第一抗蝕劑層所界定之該曲折路徑來形成該第一傳導跡線。
  4. 如請求項3之方法，其中形成該第一可撓導體包括：移除該第一抗蝕劑層。
  5. 如請求項4之方法，其中形成該第一可撓導體包括利用一第一介電質層來覆蓋該第一傳導跡線。
  6. 如請求項4之方法，其中覆蓋該第一傳導跡線包括：利用一介電質層層疊該第一傳導跡線。
  7. 如請求項4之方法，其中覆蓋該第一傳導跡線包括：利用一可光成像介電質(PID)層來層疊該第一傳導跡線。
  8. 如請求項5之方法，其中形成該第二可撓導體包括：在該第一介電質層上施加一第二傳導晶種層。
  9. 如請求項8之方法，其中形成該第二可撓導體包括：在該第二傳導晶種層上施加一第二抗蝕劑層。
  10. 如請求項9之方法，其中形成該第二可撓導體包括：暴露該第二抗蝕劑層來界定該第二可撓導體之一曲折路徑。
  11. 如請求項10之方法，其中形成該第二可撓導體包括：使該第二傳導晶種層之經暴露部分鍍有一傳導材料，以便提供該第二傳導跡線；移除該第二抗蝕劑層之剩餘部分；以及移除該第二傳導晶種層之剩餘之經暴露部分。
  12. 如請求項11之方法，其中形成該第一可撓導體包括利用一第二介電質層來覆蓋該第一傳導跡線。
  13. 如請求項12之方法，其包括：利用一彈性體來覆蓋該第二介電質層。
  14. 如請求項12之方法，其中形成該第一傳導跡線包括：在沿著該第一可撓導體之該曲折路徑的一位置處形成一裝置區域之一第一層。
  15. 如請求項14之方法，其中形成該第二傳導跡線包括：形成該裝置區域之一第二層；以及利用該第二介電質層來覆蓋該裝置區域之該第二層。
  16. 如請求項15之方法，其包括：將一電路晶片附接至該裝置區域之該第一層及該第二層。
  17. 如請求項16之方法，其包括：利用一彈性體覆蓋該第二介電質層及該電路晶片。
  18. 如請求項16之方法，其中附接該電路晶片包括：暴露及顯影該第二介電質層內之裝置接觸通孔。
  19. 如請求項1之方法，其包括：移除該臨時基板；以及移除該第一傳導晶種層之部分。
  20. 一種經組配來由一使用者穿戴之電路，該電路包 含：一多層互連區域，其經組配來耦接該電路之兩個或更多裝置，其中該多層互連區域包括：一第一材料，其經組配來將該電路附接至一織物或皮膚；相鄰於該第一材料之一第一可撓導體，該第一可撓導體包括由一第一介電質圍繞在三個側面上之一第一傳導跡線；相鄰於該第一可撓導體之一第二可撓導體，該第一可撓導體位於該第二可撓導體與該第一材料之間，該第二可撓導體包括由一第二介電質圍繞之一第二傳導跡線；以及一彈性體，其覆蓋該第一可撓導體及該第二可撓導體。
  21. 如請求項20之電路，其中該第一介電質或該第二介電質中之至少一者為一可光成像介電質。
  22. 如請求項21之電路，其包括一裝置區域，該裝置區域包括該第一材料、該彈性體及該等兩個或更多裝置中之一個裝置，該裝置區域進一步包括：一第一連接材料，其電氣耦接至該第一可撓導體；以及一第二連接材料，其藉由一第三介電質與該第一連接材料分離，該第一連接材料位於該第一材料與該第二連接材料之間。
  23. 如請求項22之電路，其包括一第四介電質，其中該第二連接材料係位於該第三介電質與該第四介電質之間。
  24. 如請求項22之電路，其包括：一通孔，其穿過該第四介電質；以及一焊料連接件，其延伸穿過該通孔，該焊料連接件電氣耦接至該一個裝置之一終端及該第二連接材料。
TW105134951A 2015-12-11 2016-10-28 用於先進可穿戴式電子設備之多層可撓/可伸展的電子封裝體及用於製作可撓可穿戴式電路之方法 TWI713428B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/65257 2015-12-11
PCT/US2015/065257 WO2017099795A1 (en) 2015-12-11 2015-12-11 Multi-layer flexible/stretchable electronic package for advanced wearable electronics

Publications (2)

Publication Number Publication Date
TW201733423A TW201733423A (zh) 2017-09-16
TWI713428B true TWI713428B (zh) 2020-12-11

Family

ID=59013915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134951A TWI713428B (zh) 2015-12-11 2016-10-28 用於先進可穿戴式電子設備之多層可撓/可伸展的電子封裝體及用於製作可撓可穿戴式電路之方法

Country Status (3)

Country Link
US (1) US10798817B2 (zh)
TW (1) TWI713428B (zh)
WO (1) WO2017099795A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017099795A1 (en) 2015-12-11 2017-06-15 Intel Corporation Multi-layer flexible/stretchable electronic package for advanced wearable electronics
US10477688B2 (en) 2015-12-24 2019-11-12 Intel Corporation Stretchable electronic assembly
KR102433137B1 (ko) * 2018-05-03 2022-08-19 한국전자통신연구원 신축성 전자 장치 및 그 제조 방법
KR102264463B1 (ko) * 2019-05-21 2021-06-16 한국생산기술연구원 전자부품이 장착된 돌출전극을 가지는 스트레처블 배선 기판 및 그 제작 방법
TWI706706B (zh) * 2019-06-26 2020-10-01 南亞電路板股份有限公司 電路板結構及其製造方法
KR102291668B1 (ko) * 2019-07-29 2021-08-24 한국생산기술연구원 비아도선 구비 비아몰드를 이용한 돌출전극을 가지는 스트레처블 배선 기판 제작 방법 및 스트레처블 배선 기판
US20210307170A1 (en) * 2020-03-30 2021-09-30 Sanctuary Cognitive Systems Corporation Sensory array for use with artificial skin and artificial skin with sensory array, useful in robotics
CN114567966B (zh) * 2022-03-01 2023-03-24 清华大学 柔性可拉伸电路及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223236A1 (en) * 2005-03-30 2006-10-05 Shinko Electric Industries Co., Ltd. Method of manufacturing flexible circuit substrate
TW200638824A (en) * 2004-12-21 2006-11-01 3M Innovative Properties Co Flexible circuits and method of making same
WO2012161517A2 (ko) * 2011-05-23 2012-11-29 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875076B2 (ja) * 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板
JP2002110717A (ja) * 2000-10-02 2002-04-12 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US7337012B2 (en) * 2003-04-30 2008-02-26 Lawrence Livermore National Security, Llc Stretchable polymer-based electronic device
US7265298B2 (en) * 2003-05-30 2007-09-04 The Regents Of The University Of California Serpentine and corduroy circuits to enhance the stretchability of a stretchable electronic device
TWI339087B (en) * 2007-04-18 2011-03-11 Ind Tech Res Inst Stretchable flexible printed circuit (fpc) and fabricating method thereof
TW201014977A (en) * 2008-10-02 2010-04-16 Univ Nat Taiwan Thermo-pneumatic peristaltic pump
JP5446198B2 (ja) * 2008-10-03 2014-03-19 富士通株式会社 画像予測装置及び方法、画像符号化装置、画像復号化装置
US8389862B2 (en) * 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
WO2010086416A1 (en) * 2009-01-30 2010-08-05 Imec Stretchable electronic device
WO2010086033A1 (en) * 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
AT12319U1 (de) 2009-07-10 2012-03-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
KR101130697B1 (ko) * 2010-05-07 2012-04-02 삼성전자주식회사 복수 층의 신축성 배선
US9247637B2 (en) * 2012-06-11 2016-01-26 Mc10, Inc. Strain relief structures for stretchable interconnects
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9706647B2 (en) * 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
US10154583B1 (en) * 2015-03-27 2018-12-11 Flex Ltd Mechanical strain reduction on flexible and rigid-flexible circuits
WO2017099795A1 (en) 2015-12-11 2017-06-15 Intel Corporation Multi-layer flexible/stretchable electronic package for advanced wearable electronics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200638824A (en) * 2004-12-21 2006-11-01 3M Innovative Properties Co Flexible circuits and method of making same
US20060223236A1 (en) * 2005-03-30 2006-10-05 Shinko Electric Industries Co., Ltd. Method of manufacturing flexible circuit substrate
WO2012161517A2 (ko) * 2011-05-23 2012-11-29 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Also Published As

Publication number Publication date
US20180376585A1 (en) 2018-12-27
TW201733423A (zh) 2017-09-16
US10798817B2 (en) 2020-10-06
WO2017099795A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
TWI713428B (zh) 用於先進可穿戴式電子設備之多層可撓/可伸展的電子封裝體及用於製作可撓可穿戴式電路之方法
US8237255B2 (en) Multi-layer printed circuit board having built-in integrated circuit package
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
CN105555014B (zh) 印刷电路板、制造印刷电路板的方法以及模块
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US8648449B2 (en) Electrical connectivity for circuit applications
CN104952741B (zh) 柔性基板上的电气电路
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
US7585419B2 (en) Substrate structure and the fabrication method thereof
CN102378487A (zh) 印刷电路板及其制造方法
CN103579173A (zh) 半导体封装件及其制法
KR20120016814A (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
JP4672290B2 (ja) 回路基板、パッケージ基板の製造方法及びパッケージ基板
TWI599283B (zh) 印刷電路板及其製作方法
JP2548584B2 (ja) ハンダバンプ付き回路基板の製造方法
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
TWI550745B (zh) 封裝基板及其製作方法
JP2012134502A (ja) 多層印刷回路基板及びその製造方法
JP5835735B2 (ja) 配線基板の製造方法
KR20120006338A (ko) 이미지 센서 패키지
CN112153802B (zh) 电路板结构及其制造方法