JP6804261B2 - 中継用印刷配線板 - Google Patents

Description

本開示は、中継用印刷配線板に関する。

半導体（ＩＣ）のパッケージ基板設計において、設計段階であれば、パッケージ基板上にコンデンサを配置して電源ノイズの対策や検討を行うことができる。しかし、設計終了後に、ＩＣの電源ノイズが想定以上に大きいことが判明すると、マザーボード上で電源ノイズの対策を行う必要がある（例えば、特許文献１）。電源ノイズの対策をマザーボード上で行う場合、インダクタンスが増大する。そのため、マザーボード上では、高周波（例えば、１ＧＨｚ以上）の電源ノイズに対する対策が行いにくい。

特開２００５−１５０４９０号公報

本開示の中継用印刷配線板は、基板と、基板に内蔵または実装されたコンデンサとを含み、コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている。

図１は、本開示の一実施形態に係る中継用印刷配線板の使用状態を示す説明図である。 図２は、本開示の一実施形態に係る中継用印刷配線板の内部の要部を示す拡大説明図である。 図３は、本開示の他の実施形態に係る中継用印刷配線板の内部の要部を示す拡大説明図である。 図４（Ａ）は、本開示の他の実施形態に係る中継用印刷配線板に設けられたＥＢＧ構造の一実施形態を示す説明図であり、図４（Ｂ）はＥＢＧ構造に含まれる電源層パターンを示す説明図であり、図４（Ｃ）はＥＢＧ構造に含まれる容量結合素子を示す説明図である。 図５は、図４（Ａ）に示すＥＢＧ単位セルの共振回路の共振周波数を求めるための電磁界シミュレーション結果を示すグラフである。

インダクタンスは、ＩＣの電源端子からマザーボード上で電源ノイズに対する対策を行うコンデンサまでの距離に応じて発生する。発生するインダクタンスを小さくすることができれば、高周波まで対策が可能となる。しかし、ＩＣの電源端子からマザーボードまでの距離が長いと、インダクタンスが増大する。

本開示の中継用印刷配線板は、コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている。その結果、ＩＣの電源端子からコンデンサまでの距離を短くすることができ、発生するインダクタンスを小さくすることができる。したがって、高周波まで電源ノイズの対策を有効に行うことができる。以下、本開示の中継用印刷配線板について詳細に説明する。

図１に示すように、本開示の一実施形態に係る中継用印刷配線板１は、ＩＣパッケージ２とマザーボード３とを、はんだボール４を用いて電気的に接続するように使用される。中継用印刷配線板１は、基板１１とコンデンサ１２とを含む。

基板１１は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの有機樹脂などが挙げられる。これらの有機樹脂は２種以上を混合して用いてもよい。絶縁性を有する素材として有機樹脂を使用する場合、有機樹脂に補強材を配合してもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は２種以上を併用してもよい。さらに、絶縁性を有する素材には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。

図２に示すように、基板１１には、電源プレーン１３およびグランド１４が形成されている。電源プレーン１３およびグランド１４は導体で形成されており、導体としては、例えば銅、アルミニウム、金、銀などが挙げられる。加工性およびコストの観点から銅が望ましい。

基板１１の表面に形成された電源プレーン１３およびグランド１４の少なくとも一部は、端子１５として作用する。端子１５は、ＩＣパッケージ側の端子とマザーボード側の端子とを含む。図２に示すように、端子１５は、基板１１の両表面に同じピッチで配置され、基板１１を挟んで面対称に形成されていてもよい。

コンデンサ１２は、ＩＣパッケージ側の端子１５とマザーボード側の端子１５とを介するように、基板１１に内蔵されている。コンデンサ１２がこのように内蔵されることによって、ＩＣ２２の電源端子からの経路とマザーボード３のグランドへの経路とが、コンデンサ１２を介して電気的に接続される。コンデンサ１２の内蔵位置は特に限定されないが、例えば基板１１の厚み方向において、中心からＩＣパッケージ側に内蔵されていている方がよい。

電源プレーン１３の間やグランド１４の間、あるいはこれらとコンデンサ１２との間を電気的に接続するために、ビア１６が形成されている。ビア１６は特に限定されず、例えば導体で形成されている。導体としては、例えば銅、アルミニウム、金、銀などが挙げられる。加工性およびコストの観点から銅であるのがよい。ビア１６は、ビア形成用の穴の内壁面に被着されていてもよく、ビア形成用の穴を充填するフィルドビアの形態であってもよい。

次に、本開示の一実施形態に係る中継用印刷配線板１の使用方法を説明する。図１に示すように、中継用印刷配線板１を、マザーボード３の表面にはんだボール４を介して接続する。さらに、ＩＣパッケージ２を、中継用印刷配線板１の表面にはんだボール４を介して接続する。このように、中継用印刷配線板１を介して、ＩＣパッケージ２とマザーボード３とが接続される。ＩＣパッケージ２およびマザーボード３としては特に限定されず、従来使用されている一般的なＩＣパッケージおよびマザーボードが挙げられる。

中継用印刷配線板１をこのように使用することによって、ＩＣパッケージ２に含まれるＩＣ２２の電源端子から中継用印刷配線板１に含まれるコンデンサ１２までの距離を短くすることができる。その結果、インダクタンスを小さくすることができ、ＩＣパッケージ２に含まれるＩＣ２２の高周波の電源ノイズについて、対策や検討を行うことができる。例えば、１ＧＨｚを超えるような高周波の電源ノイズであっても、対策や検討を行うことができる。

次に、本開示の他の実施形態に係る中継用印刷配線板について説明する。図３に示すように、他の実施形態に係る中継用印刷配線板１’は、少なくとも１つのＥＢＧ単位セルで構成されるＥＢＧ構造５を含む。「ＥＢＧ」とは、電磁バンドギャップ（Electromagnetic band gap）のことである。ＥＢＧ構造５を設ける位置は、ＩＣパッケージ側の端子１５に接続する電源プレーン１３において、コンデンサ１２と接続した箇所よりマザーボード３側に設けられる。中継用印刷配線板１’はＥＢＧ構造５を含んでいる以外は、中継用印刷配線板１とほぼ同じ構造を有している。したがって、ＥＢＧ構造５以外の部材については、中継用印刷配線板１と同じ符号を付して、詳細な説明は省略する。さらに図３では、要部と直接関係のないはんだボール４の一部や端子１５の一部は、省略している。

中継用印刷配線板１’に含まれるＥＢＧ構造５は特に限定されない。ＥＢＧ構造５の一実施形態について、図４（Ａ）〜（Ｃ）を参照して説明する。

図４（Ａ）は、中継用印刷配線板１’に設けられたＥＢＧ構造５の一部分を示す。図４（Ａ）に示すように、ＥＢＧ構造５は、複数のＥＢＧ単位セル５１で形成されている。図４（Ａ）は、ブランチ５２２に沿った方向に３つ並べて配置したＥＢＧ単位セル５１を抜き出して示している。

図４（Ａ）に示すＥＢＧ単位セル５１は、電源層パターン５２の電源層配線５２３および容量結合素子５３の容量結合素子配線５３２は、図４（Ｂ）および（Ｃ）に示すように、略矩形状の電源層電極５２１および略矩形状の容量結合素子本体５３１の周囲をそれぞれ、略一辺および略半周分囲んでいる。

具体的には、図４（Ｂ）に示すように、電源層パターン５２は、電源層の一部において、スリットを形成することによって、電源層電極５２１、ブランチ５２２および電源層配線５２３に区別されている。電源層電極５２１は略矩形を有している。電源層配線５２３は、電源層電極５２１の１つの角部５２１ａから隣接する一方の角部５２１ｂまで、電源層電極５２１の略一辺の長さを有している。ブランチ５２２は、隣接する電源層配線５２３を介して、その先端部で電源層電極５２１の１つの角部と接続されている。ブランチ５２２と電源層電極５２１の１つの角部との接続は、隣接する電源層配線５２３を介さないで、両者の一部で直接接続されるのでもよい。

図４（Ｃ）に示すように、容量結合素子本体５３１は略矩形を有しており、電源層電極５２１と略同じ大きさである。容量結合素子配線５３２は、ブランチ５２２の１つの角部５２１ａと略同じ位置となるように、容量結合素子本体５３１の周囲を半周以上囲むように形成されている。

電源層電極５２１と容量結合素子５３とは絶縁層を介して容量結合されている。一方、電源層電極５２１の一部とブランチ５２２は隣接する電源層配線５２３を介するなどして接続され、同時に、容量結合素子５３から延在している容量結合素子配線５３２の先端部でビア５４を介してブランチ５２２と接続されている。ビア５４は、例えば銅などの導電性材料で形成されている。

図５は、ＥＢＧ単位セル５１の共振回路の共振周波数を求めるための電磁界シミュレーション結果を示すグラフである。この共振解析結果から、ＥＢＧ構造５は、２．４ＧＨｚ付近の帯域に電磁ノイズ伝搬を抑制する阻止域を設定できることがわかる。したがって、中継用印刷配線板にＥＢＧ構造が含まれると、より高周波の電源ノイズであっても、ノイズがマザーボードに伝搬されるのを抑制することができ、対策や検討を行うことができる。

本開示の中継用印刷配線板は、上述の実施形態に限定されない。上述の実施形態では、コンデンサ１２は、いずれも基板１１に内蔵されている。しかし、コンデンサは、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に実装されていてもよい。この場合、ＩＣの電源端子からコンデンサまでの距離をより短くするために、コンデンサは、基板のＩＣパッケージ側に実装されている方がよい。

上述の実施形態では、端子１５は、基板１１の両表面に同じピッチで配置され、基板１１を挟んで面対称に形成されている。しかし、端子の配置は特に限定されず、基板を挟んで面対称に形成されていなくてもよく、中継用印刷配線板が、パッケージ基板を兼用できるように、上側をＩＣ２２のはんだボール４のピッチに合わせ、下側より狭いピッチにしてもよい。

１、１’ 中継用印刷配線板
１１ 基板
１２ コンデンサ
１３ 電源プレーン
１４ グランド
１５ 端子
１６ ビア
２ ＩＣパッケージ
２１ パッケージ基板
２２ ＩＣ
３ マザーボード
４ はんだボール
５ ＥＢＧ構造
５１ ＥＢＧ単位セル
５２ 電源層パターン
５２１ 電源層電極
５２１ａ、５２１ｂ 角部
５２２ ブランチ
５２３ 電源層配線
５３ 容量結合素子
５３１ 容量結合素子本体
５３２ 容量結合素子配線
５４ ビア

Claims (6)

1. 基板と、
   コンデンサと
   を含み、
   前記基板が、電源プレーンおよびグランドを含み、
   前記電源プレーンが、ＥＢＧ単位セルが周期的に配置されたＥＢＧ構造を有し、
   前記コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、前記基板に内蔵または実装されており、
   前記ＥＢＧ単位セルは、電源層およびグラウンド層を含み、
   前記電源層に形成される電源層パターンが、隣接する前記ＥＢＧ単位セル間を接続する直流給電路であるブランチと、電源層電極とを含み、
   容量結合素子本体を含む容量結合素子が、前記電源層電極と対向するように層間を設けて配置され、
   前記電源層パターンが、前記電源層電極から延在して該電極周囲の少なくとも一部を囲むように形成された電源層配線を含むか、
   前記容量結合素子が、前記容量結合素子本体から延在して該本体周囲の少なくとも一部を囲むように形成された容量結合素子配線を含むか、
   前記電源層パターンが前記電源層配線を含みかつ前記容量結合素子が前記容量結合素子配線を含むか、
   のいずれかであり、
   前記電源層パターンと前記容量結合素子とが、前記電源層配線および前記容量結合素子配線の少なくとも一方に接続されたビアを介して接続されている、
   中継用印刷配線板。
2. 前記コンデンサが、前記基板に内蔵されている請求項１に記載の中継用印刷配線板。
3. 前記基板が、両表面に同じピッチで、かつ前記基板を挟んで面対称に形成された端子をさらに備えており、前記基板を挟んで面対称に形成された端子同士が、電気的に接続されている請求項１または２に記載の中継用印刷配線板。
4. 前記電源層電極および前記容量結合素子本体が略矩形で略同じ大きさを有しており、
   前記ブランチが、スリットを形成することによって区別されている電源層電極の１つの角部から隣接する一方の角部近傍まで延在し、
   前記容量結合素子配線が、容量結合素子本体の角部からブランチが延在している方向に延在し、
   ブランチと容量結合素子配線とが、それぞれの先端部でビアを介して接続されている請求項１〜３のいずれかに記載の中継用印刷配線板。
5. 前記電源層電極および前記容量結合素子本体が略矩形で略同じ大きさを有しており、前記電源層配線が電源層電極周囲を少なくとも略一辺の長さを有しており、前記容量結合素子配線が容量結合素子本体周囲を少なくとも半周囲み、
   電源層配線と容量結合素子配線とが、それぞれの先端部でビアを介して接続されている請求項１〜４のいずれかに記載の中継用印刷配線板。
6. 前記電源層パターンと前記容量結合素子との層間の厚みが２５μｍ以下である請求項１〜５のいずれかに記載の中継用印刷配線板。
   

Images