JP2005064220A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2005064220A JP2005064220A JP2003292085A JP2003292085A JP2005064220A JP 2005064220 A JP2005064220 A JP 2005064220A JP 2003292085 A JP2003292085 A JP 2003292085A JP 2003292085 A JP2003292085 A JP 2003292085A JP 2005064220 A JP2005064220 A JP 2005064220A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- signal
- conductor
- core
- hole conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】板状金属コアに形成された信号スルーホール及びグランドスルーホール導体又は電源スルーホール導体のインピーダンスを低減できる配線基板を提供する。
【解決手段】高周波に対して接地された板状金属コアMCに穿設されたコア貫通孔CH10Aの断面形状を平滑にし、その内に一対以上の信号スルーホール導体SP11及び電源スルーホール導体PP11あるいはグランドスルーホール導体GP101を隣接配置し、各1対の信号スルーホール導体SP11及電源スルーホール導体PP11あるいはグランドスルーホール導体GP11を流れる、それぞれの電流の位相が逆相になるように電流経路を定めることにより課題を解決する。
【選択図】図4
【解決手段】高周波に対して接地された板状金属コアMCに穿設されたコア貫通孔CH10Aの断面形状を平滑にし、その内に一対以上の信号スルーホール導体SP11及び電源スルーホール導体PP11あるいはグランドスルーホール導体GP101を隣接配置し、各1対の信号スルーホール導体SP11及電源スルーホール導体PP11あるいはグランドスルーホール導体GP11を流れる、それぞれの電流の位相が逆相になるように電流経路を定めることにより課題を解決する。
【選択図】図4
Description
本発明は多層構造を有する配線基板に関するものである。
LSIやICなどの半導体部品を搭載したり、あるいは基板内部に伝送線路、フィルタなどの回路素子を形成した配線基板として、ガラス強化樹脂層等で構成された板状コアの両面に、樹脂誘電体層と金属導体層を交互に積層した配線基板が使用されている。しかし、配線基板の強度あるいは放熱性能などを向上するため、銅合金からなる板状金属コアを有する配線基板も使用され始めている。このような配線基板の板状コアに信号用あるいは電源用(直流電源の供給)、グランド用(信号の接地)などの複数のスルーホール導体を形成し、信号線の特性インピーダンスの精度並びに周波数特性を安定向上させることが行なわれている。例えば、多層基板の両面に形成された信号伝送線路の特性インピーダンスとスルーホール導体の特性インピーダンスを整合させる方法が特許文献1に提案されている。即ち、この両面に形成された信号伝送線路を接続する信号スルーホール導体に隣接してグランドスルーホールを配置することで、信号スルーホール導体の特性インピーダンスを前記信号伝送線路の特性インピーダンスに精度良く一致させる。これによって、高速論理回路の信号波形の劣化を最小にしてその伝播を向上させる、というものである。
しかし、このようなスルーホール導体においては、クロック周波数100MHz以上の高速論理回路にこの配線基板を適用する場合には、前記配線基板に内層された電源層(直流電源供給用)あるいはグランド層(電気信号接地用)に接続するグランドスルーホール導体あるいは電源スルーホール導体の高周波帯における特性インピーダンスZSが問題となる。特に、高速論理回路として、CPU、DSPあるいはRAMなどのLSIを配線基板に実装し、LSIの消費電流として数百mA以上の高速大電流ICがそのLSIと該配線基板間を流れる場合には、前記特性インピーダンスZSによって定まる直列インダクタンスLで発生する電圧eL[ eL =|jωL×IC| ---(1)、但し、ω:高周波信号の角周波数]が、LSIに供給される直流電源の電圧降下あるいはLSIからグランド(接地)に流れ込むグランド電圧の上昇を招き、LSIの高速論理回路の性能に少なからぬ影響(ノイズ・マージンの低下、信号波形の劣化など)を及ぼすことが多い。
本発明の課題は、電源スルーホール導体あるいはグランドスルーホール導体の特性インピーダンスを低減する配線基板を提供することにある。
上記課題を解決するためにその第一の構成は、板状金属コアの第一主表面と第二主表面とのそれぞれに金属導体層と誘電体層とが交互に積層され、導体層の少なくとも1層は電源用面導体が形成された電源層とされ、少なくとも他の1層はグランド用面導体が形成されたグランド層とされ、又少なくとも1層には主体的に電気信号を取り扱う信号導体が形成され、
グランド層あるいは電源層に導通された板状金属コアにコア貫通孔が形成され、コア貫通孔の軸線と直交する断面においてコア貫通孔の内側に、3つ以上のスルーホール導体が断面上の周経路に沿って配列され、
断面において、各スルーホール導体の断面幾何学的重心を周経路に沿って順次連結して得られる多角形の外側において、隣接するスルーホール導体の外形線に対する共接線とそれら共接線の隣接するもの同士を結合するスルーホール導体の外形線部分とからなる閉曲線領域の外側に、コア貫通孔の内周縁全体が位置してなることを特徴とする。
グランド層あるいは電源層に導通された板状金属コアにコア貫通孔が形成され、コア貫通孔の軸線と直交する断面においてコア貫通孔の内側に、3つ以上のスルーホール導体が断面上の周経路に沿って配列され、
断面において、各スルーホール導体の断面幾何学的重心を周経路に沿って順次連結して得られる多角形の外側において、隣接するスルーホール導体の外形線に対する共接線とそれら共接線の隣接するもの同士を結合するスルーホール導体の外形線部分とからなる閉曲線領域の外側に、コア貫通孔の内周縁全体が位置してなることを特徴とする。
上記本発明の配線基板は、板状金属コアを貫通するコア貫通孔CH1Aに3つ以上のスルーホール導体PTH-A、PTH-B、PTH-Cを隣接して平行に配置して結合分布定数線路として働かせ、全てのスルーホール導体に密接し全スルーホール導体を包み込む包絡閉曲線CEL(図1参照:各スルーホール導体の円形断面の外形線及び、隣接するスルーホール導体の外形線に対する共通接線で構成される)の外側にコア貫通孔の内縁IELが位置するようにする。これによって各スルーホール導体PTH(Plated Through Hole)の特性インピーダンス(以降、特性インピーダンスは「線路インピーダンス」ともいう、特にスルーホール導体を伝送線路と考えてその電気的特性全般を説明する場合にはこの線路インピーダンスを使用する)ZSを広帯域の高周波信号である電気信号に対して安定かつ低インピーダンスにすることができる。その理由は、「スルーホール導体をコア貫通孔にこのように配置することで、隣接するスルーホール導体間の結合をコア貫通孔CH1Aの内縁に殆ど干渉されずに、高周波信号の広帯域に亙って安定・向上させることができる」ことによる。
即ち,各スルーホール導体が有する直列インダクタンスLはその線路インピーダンスZSで定まる{L≒(ZS・le)/(λg・f)---(2)、但し、le:スルーホール導体の長さ、λg:スルーホール導体上の線路波長、f:高周波信号の周波数}ので、そこに生じる電圧e[前記(1)式で与えられる]も小さくなる。この結果、本発明の配線基板を使用し、その上に高速論理回路である集積回路素子を実装した電気信号回路(以後、単に、「電気信号回路」という)は、その高速信号性能、例えばノイズ・マージン、クロストークあるいは信号波形の伝播などを向上させることができる。
次に、本発明の配線基板は、グランド層あるいは電源層に導通された板状金属コアにコア貫通孔が形成され、コア貫通孔内には、これを充填する誘電体材料により互いにかつ板状金属コアから空間的に隔てられた形で、第一主表面側の導体層と前記第二主表面側の導体層とを互いに接続する3つ以上のスルーホール導体が配置され、
スルーホール導体として、電源層に導通する電源スルーホール導体と、グランド層に導通するグランドスルーホール導体と、信号導体に導通する信号スルーホール導体との3要素のいずれか2つが選定され、かつ2つのスルーホール導体を流れる電流の位相が互いに逆相になるように電流経路を定めると共に、
隣接配置されたそれら2つのスルーホール導体の軸線間隔をSとし、両スルーホール導体の軸線方向の単位長当たりの結合容量をC12とする一方、板状金属コアに半径Sのコア貫通孔を形成し、その中心にスルーホール導体を単一配置したと考えたときに仮想的な同軸線路の単位長当たりの容量を基準容量CSとし、
C12≧(1/2)CSの条件を満たすようにコア貫通孔の断面形状並びにスルーホール導体の配置を定めた構成とすることもできる。
スルーホール導体として、電源層に導通する電源スルーホール導体と、グランド層に導通するグランドスルーホール導体と、信号導体に導通する信号スルーホール導体との3要素のいずれか2つが選定され、かつ2つのスルーホール導体を流れる電流の位相が互いに逆相になるように電流経路を定めると共に、
隣接配置されたそれら2つのスルーホール導体の軸線間隔をSとし、両スルーホール導体の軸線方向の単位長当たりの結合容量をC12とする一方、板状金属コアに半径Sのコア貫通孔を形成し、その中心にスルーホール導体を単一配置したと考えたときに仮想的な同軸線路の単位長当たりの容量を基準容量CSとし、
C12≧(1/2)CSの条件を満たすようにコア貫通孔の断面形状並びにスルーホール導体の配置を定めた構成とすることもできる。
このようにすると、コア貫通孔に比誘電率εrの誘電体が充填され各スルーホール導体間の絶縁性並びに各スルーホール導体と板状金属コアとの間の絶縁性を向上すると共に、隣接するスルーホール導体間の結合容量C12をεr倍に増大してその線間結合を向上する。さらに、隣接する2つのスルーホール導体に流れる電流の大きさが等しくその位相が逆相となる場合には両スルーホール導体は奇モード励振の結合になりその特性インピーダンス(各線路のインピーダンス)Zodは、各スルーホール導体がコア貫通孔を有する板状金属コアに対する単独線路(図1においてPTH-B、PTH-Cを除去した場合)として機能するときの単独線路特性インピーダンスZ0(ZodはZ0に正比例)と、前記結合容量C12(ZodはC12に対して負の比例)とをパラメータとする関数Zod≒f(Z0、C12)---(4)で与えられることが分かった(詳細は図2及び図3参照)。その結果、前式(3)を満たす本発明の配線基板は結合容量C12の増大に応じて、特性インピーダンスZodを一層小さくすることができる。この結果、この配線基板を使用した電気信号回路はその高速信号性能をさらに向上させることができる。なお、基準容量CSは、内導体の外径をd、外導体の内側半径をSとしたときの同軸線路の単位長当たりの容量になり、基準容量CSはCS=(2π)/loge(2S/d)---(5)で与えられることはよく知られている。
又、本発明の配線基板は、グランド層に導通された板状金属コアと電源スルーホール導体とは、論理回路のグランド端子と電源端子とにそれぞれ接続され、又信号スルーホール導体が論理回路の信号出力端子に接続され、
電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
電気信号において、論理回路から板状金属コアに流れる接地電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第一レベルとなる期間内で互いに逆相となり、又電源スルーホール導体を流れる電源電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第二レベルとなる期間内で互いに逆相となるように、板状金属コアと信号スルーホール導体との電流経路、及び電源スルーホール導体と信号スルーホール導体の電流経路を定めた構成とすることもできる。
電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
電気信号において、論理回路から板状金属コアに流れる接地電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第一レベルとなる期間内で互いに逆相となり、又電源スルーホール導体を流れる電源電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第二レベルとなる期間内で互いに逆相となるように、板状金属コアと信号スルーホール導体との電流経路、及び電源スルーホール導体と信号スルーホール導体の電流経路を定めた構成とすることもできる。
このようにすると、信号スルーホール導体を流れる信号電流と、板状金属コアに流れる接地電流(この信号スルーホール導体が配置されているコア貫通孔の壁面を上面:第一主表面から下面:第二主表面に向かって流れる接地電流)は、電気信号の各周期においてその電圧が第一レベルとなる期間内で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。又、信号スルーホール導体を流れる信号電流と電源スルーホール導体を流れる電源電流は、電気信号の各周期においてその電圧が第二レベルとなる期間内で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。即ち、電気信号の全期間を通して信号スルーホール導体は板状金属コア(第一レベルの期間に対して)又は電源スルーホール導体(第二レベルの期間に対して)から常に、奇モード励振された結合になり、その特性インピーダンスZodは通常モード励振の場合の特性インピーダンスZSの半分[Zod=
ZS/2 ---(6)、詳細後述の(10)式参照]になる。このとき前式(2)と同様に特性インピーダンスZodによって、各スルーホール導体に生じる直列インダクタンスLodは次のように定まる。Lod≒(Zod・le)/(λg・f)---(7)、但し、le:スルーホール導体の長さ、λg:スルーホール導体上の線路波長、f:高周波信号の周波数。、この結果、各スルーホール導体に生じる直列インダクタンスLod並びにそれによって発生する前記電圧降下あるいは前記電圧上昇も1/2となって電気信号回路の前記高速信号性能を向上することができる。なお、電源スルーホール導体又はグランドスルーホール導体を流れる電気信号の電流は、論理回路各部の基本動作を時間的に定めるクロックパルスに同期した時間的に規則性のある高速パルス信号電流(高調波成分を含めて広帯域高周波信号となる、「信号成分」)と、論理回路各部の動作に基づいて発生する個別電流を集合した時間的に不規則な集合電流(いわゆる、「雑音成分」)とを重畳した複雑な混合電流となり、本発明では電源スルーホール導体又はグランドスルーホール導体を流れるそれぞれの電流の上記の高周波信号成分と雑音成分を合せて「電気信号」と称する。
ZS/2 ---(6)、詳細後述の(10)式参照]になる。このとき前式(2)と同様に特性インピーダンスZodによって、各スルーホール導体に生じる直列インダクタンスLodは次のように定まる。Lod≒(Zod・le)/(λg・f)---(7)、但し、le:スルーホール導体の長さ、λg:スルーホール導体上の線路波長、f:高周波信号の周波数。、この結果、各スルーホール導体に生じる直列インダクタンスLod並びにそれによって発生する前記電圧降下あるいは前記電圧上昇も1/2となって電気信号回路の前記高速信号性能を向上することができる。なお、電源スルーホール導体又はグランドスルーホール導体を流れる電気信号の電流は、論理回路各部の基本動作を時間的に定めるクロックパルスに同期した時間的に規則性のある高速パルス信号電流(高調波成分を含めて広帯域高周波信号となる、「信号成分」)と、論理回路各部の動作に基づいて発生する個別電流を集合した時間的に不規則な集合電流(いわゆる、「雑音成分」)とを重畳した複雑な混合電流となり、本発明では電源スルーホール導体又はグランドスルーホール導体を流れるそれぞれの電流の上記の高周波信号成分と雑音成分を合せて「電気信号」と称する。
又、本発明の配線基板は、電源層に導通された板状金属コアとグランドスルーホール導体とは、論理回路の電源端子とグランド端子とにそれぞれ接続され、又信号スルーホール導体が論理回路の信号出力端子に接続され、
電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
電気信号において、グランドスルーホール導体を流れる接地電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第一レベルとなる期間内で互いに逆相となり、論理回路から板状金属コアに流れる電源電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第二レベルとなる期間内で互いに逆相となるように、板状金属コアと信号スルーホール導体との電流経路、及び電源スルーホール導体と信号スルーホール導体の電流経路を定めた構成にしてもよい。
電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
電気信号において、グランドスルーホール導体を流れる接地電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第一レベルとなる期間内で互いに逆相となり、論理回路から板状金属コアに流れる電源電流と信号スルーホール導体を流れる信号電流との電流位相が、各周期において電圧が第二レベルとなる期間内で互いに逆相となるように、板状金属コアと信号スルーホール導体との電流経路、及び電源スルーホール導体と信号スルーホール導体の電流経路を定めた構成にしてもよい。
このようにすると、信号スルーホール導体を流れる信号電流と、板状金属コアに流れる電源電流(この信号スルーホール導体が配置されているコア貫通孔の壁面を下面:第二主表面から上面:第一主表面に向かって流れる電源電流)は電気信号の各周期において、その電圧が第二レベルとなる期間内でその電流の大きさが略等しくかつ互いの電流位相が逆相となる。又、信号スルーホール導体を流れる信号電流とグランドスルーホール導体を流れる接地電流は、電気信号の各周期内においてその電圧が第一レベルとなる期間内で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。即ち、電気信号の全期間を通して信号スルーホール導体は板状金属コア(第二レベルの期間に対して)又はグランドスルーホール導体(第一レベルの期間に対して)から常に、奇モード励振された結合になり、その特性インピーダンスZodは通常モード励振の場合の特性インピーダンスZSの半分[Zod=ZS/2 ---(6)、詳細後述の(10)式参照]になる。この結果、各スルーホール導体に生じる直列インダクタンスLod並びにそれによって発生する前記電圧降下あるいは前記電圧上昇も通常モードの場合の1/2となって電気信号回路の前記高速信号性能を向上することができる。
又、本発明の配線基板は、コア貫通孔に存在する3つ以上のスルーホール導体の内、少なくとも1つが、電源層に導通する電源スルーホール導体又はグランド層に導通するグランドスルーホール導体とされ、他の少なくとも一つが信号導体に導通する信号スルーホール導体とされ、
断面において、コア貫通孔の縁と各スルーホール導体の外形線との最小距離を間隙Aと定義し、
板状金属コアと同材質の平面状金属導体と、その上方に前記スルーホール導体を平行に配置し、かつ平面状金属導体とスルーホール導体の外周面の距離が間隙Aと等しくなるように配置した開放構造の仮想的な線路を考え、線路の特性インピーダンスを基準特性インピーダンスZ0Sとしたときに、
各スルーホール導体と板状金属コアとの間に生じる単独線路特性インピーダンスZ0が、基準特性インピーダンスZ0S以下(Z0≦Z0S)となるように、コア貫通孔の断面形状及びコア貫通孔対するスルーホール導体の配置を定めることもできる。
断面において、コア貫通孔の縁と各スルーホール導体の外形線との最小距離を間隙Aと定義し、
板状金属コアと同材質の平面状金属導体と、その上方に前記スルーホール導体を平行に配置し、かつ平面状金属導体とスルーホール導体の外周面の距離が間隙Aと等しくなるように配置した開放構造の仮想的な線路を考え、線路の特性インピーダンスを基準特性インピーダンスZ0Sとしたときに、
各スルーホール導体と板状金属コアとの間に生じる単独線路特性インピーダンスZ0が、基準特性インピーダンスZ0S以下(Z0≦Z0S)となるように、コア貫通孔の断面形状及びコア貫通孔対するスルーホール導体の配置を定めることもできる。
このようにすると、前述のように隣接する2つのスルーホール導体に流れる電流の大きさが等しくその位相が逆相となる場合には両スルーホール導体は奇モード励振の結合になりその特性インピーダンスZodは、各スルーホール導体がコア貫通孔を有する板状金属コアに対する単独線路として機能するときの単独線路特性インピーダンスZ0と、前記結合容量C12とをパラメータとする(4)式の関数で与えられる。特性インピーダンスZodは前記(4)式から特性インピーダンスZ0の比例関数になっているので、この基準特性インピーダンスZ0Sよりも小さな特性インピーダンスZ0を有し、かつ奇モード励振で結合された本発明の配線基板は各スルーホール導体の特性インピーダンスZodを、この単独線路特性インピーダンスZ0の減少に応じて一層小さくすることができる。この結果、この配線基板を使用した電気信号回路はその高速信号性能をさらに向上させることができる。なお、この開放構造の仮想的な線路(図2において電源スルーホール導体PPを除去し、線間結合をなくした単独線路の場合)の基準特性インピーダンスZ0Sは導体線路の外径をd、該線路の軸線に対する金属導体からの距離をA、空間を充填した誘電体の比誘電率をεrしたときに、Z0S={138/(εr)1/2 }log10{(2A/d)+[(2A/d)2−1]}---(7)で与えられることはよく知られている。
又、本発明の配線基板は、コア貫通孔内で互いに隣接した、グランドスルーホール導体あるいは電源スルーホール導体のいずれかと、信号スルーホール導体との2つがスルーホール・グループを構成し、その二グループ以上がコア貫通孔に配置されるようにしてもよい。
このように構成すると、一グループの場合には前記(6)式の奇モード励振の効果を得る。二グループ以上の場合には、グランドスルーホール導体あるいは電源スルーホール導体のいずれかと、信号スルーホール導体との対が、同一コア貫通孔内にグループ数Nに対応して、それぞれ複数N対存在する。従って、同様の機能を有する複数N対の信号スルーホール導体及び、電源スルーホール導体又はグランドスルーホール導体(以降、単に「同種スルーホール導体」という)は同種スルーホール導体毎に並列接続され、同様の電流がそれぞれの同種スルーホール導体を同時に流れる。この結果、同種スルーホール導体が並列にN本接続された合成インダクタンスLNは、前記(7)式で与えられる直列インダクタンスLodを、さらに1/Nに低減{LN=Lod/N ---(4)}した極めて小さいインダクタンスになる。この結果、この配線基板を使用した電気信号回路はその高速信号性能を大幅に向上させることができる。
又、本発明の配線基板は、断面において、コア貫通孔の内縁形状は、多角形の各頂点に対応したコーナー部を有し、そのコーナー部が各々、半径rの円形断面積を有するスルーホール導体の外形線よりも大きな曲率半径を有するアール部とされ、
それらのアール部を個別に包含する仮想円の隣接するもの同士を順次共接線にて連結して得られる基準経路に対し、コア貫通孔の内縁の基準経路への面内突出高がアール部の半径rよりも小さくなるように構成してもよい。
それらのアール部を個別に包含する仮想円の隣接するもの同士を順次共接線にて連結して得られる基準経路に対し、コア貫通孔の内縁の基準経路への面内突出高がアール部の半径rよりも小さくなるように構成してもよい。
このようにすると(図4参照)、隣接する各スルーホール導体間の結合をコア貫通孔の内縁が遮ることが殆ど無いか、あるいはその内縁上に存在する突起がその結合を少し遮ったとしてもその影響は軽微である。また、コア貫通孔内には電磁界が集中する鋭い突起や角が存在しないため、前記の単独線路特性インピーダンスZ0が増加したり、高周波信号の広帯域な周波数範囲で各スルーホール導体の特性インピーダンスが変化してその特性が不安定になることは無い。よって、この配線基板を使用した電気信号回路はその高速信号性能を大幅に向上(詳細後述)させることができる。
以下、添付の図面を参照しつつ本発明の最良形態を説明する。
まず図1を使用して本発明の配線基板の板状金属コアMCに設けられたコア貫通孔CH1Aとその中に配置されたスルーホール導体PTHの構造について簡単に説明し、本発明の配線基板の特長を明らかにする。多層構造の配線基板1(詳細後述)の主構成要素である板状金属コアMCの板厚方向に穿設されたコア貫通孔CH1Aに、信号スルーホール導体SP、電源スルーホール導体PP、グランドスルーホール導体GPのいずれかであるスルーホール導体PTHが隣接配置されている。該配線基板1は、前記コア貫通孔CH1Aに3つのスルーホール導体PTH-A、PTH-B、PTH-Cを隣接して平行に配置し、結合分布定数線路として働かせる。このコア貫通孔CH1Aの軸線と直交する断面形状において、全てのスルーホール導体PTHに密接し各スルーホール導体PTHを包み込む包絡閉曲線CEL(各スルーホール導体の円形断面の外形線及び、隣接するスルーホール導体の外形線に対する共通接線で構成される)の外側にコア貫通孔の内縁IELが位置するようにする。これによって各スルーホール導体PTHの線路インピーダンスZSを広帯域の高周波信号である電気信号に対して安定かつ低インピーダンスにすることができる。もし、コア貫通孔CH1Aの内縁IELが前記閉曲線CELの内側に入り、隣接するスルーホール導体PTH間の結合を遮るような場合には、各スルーホール導体PTHの線路インピーダンスが周波数に対して変化したり、高インピーダンスになって高周波信号に対して不安定になることが多い。本発明の配線基板1では、スルーホール導体PTHとコア貫通孔CH1A間のこのような配置によって、隣接するスルーホール導体間PTHの結合を高周波信号の広帯域に亙って安定・向上させている。
まず図1を使用して本発明の配線基板の板状金属コアMCに設けられたコア貫通孔CH1Aとその中に配置されたスルーホール導体PTHの構造について簡単に説明し、本発明の配線基板の特長を明らかにする。多層構造の配線基板1(詳細後述)の主構成要素である板状金属コアMCの板厚方向に穿設されたコア貫通孔CH1Aに、信号スルーホール導体SP、電源スルーホール導体PP、グランドスルーホール導体GPのいずれかであるスルーホール導体PTHが隣接配置されている。該配線基板1は、前記コア貫通孔CH1Aに3つのスルーホール導体PTH-A、PTH-B、PTH-Cを隣接して平行に配置し、結合分布定数線路として働かせる。このコア貫通孔CH1Aの軸線と直交する断面形状において、全てのスルーホール導体PTHに密接し各スルーホール導体PTHを包み込む包絡閉曲線CEL(各スルーホール導体の円形断面の外形線及び、隣接するスルーホール導体の外形線に対する共通接線で構成される)の外側にコア貫通孔の内縁IELが位置するようにする。これによって各スルーホール導体PTHの線路インピーダンスZSを広帯域の高周波信号である電気信号に対して安定かつ低インピーダンスにすることができる。もし、コア貫通孔CH1Aの内縁IELが前記閉曲線CELの内側に入り、隣接するスルーホール導体PTH間の結合を遮るような場合には、各スルーホール導体PTHの線路インピーダンスが周波数に対して変化したり、高インピーダンスになって高周波信号に対して不安定になることが多い。本発明の配線基板1では、スルーホール導体PTHとコア貫通孔CH1A間のこのような配置によって、隣接するスルーホール導体間PTHの結合を高周波信号の広帯域に亙って安定・向上させている。
即ち,各スルーホール導体PTHが有する直列インダクタンスLはその線路インピーダンスZSで定まる{L≒(ZS・le)/(λg・f)---(2)、但し、le:スルーホール導体の長さ、λg:スルーホール導体上の線路波長、f:高周波信号の周波数}ため、そこに発生する電圧e[前(1)式で与えられる]を小さくする。この結果、本発明の配線基板を使用し、その上にDSP、MPU、RAM等のLSIで構成される集積回路素子IC1を実装した電気信号回路は、その高速信号性能を向上させることができる。
次に、図2と図3を用いて金属導体(コア貫通孔CH1Aの内縁IELを想定)に接近して配置された2つのスルーホール導体、即ち信号導体MSに導通する信号スルーホール導体SP1と電源スルーホール導体PP1とにおいて、信号スルーホール導体SP1を流れる信号電流ISと電源スルーホール導体PP1を流れる電源電流IPの大きさが等しくそれぞれの電流位相が互いに逆相になる奇モード励振の結合を生じた場合について説明する。今、両スルーホール導体の軸間距離をSとし、その軸線と金属導体MCの距離をHとする。両スルーホール導体PTHの間の結合容量C12は主に前記軸間距離Sとスルーホール導体PTHの軸線に対する断面の外径dで定まる。又、各スルーホール導体が金属導体MCに対する単独線路として働く場合の単独線路特性インピーダンスZ0は、各スルーホール導体の外径d他で定まる単位長当たりのインダクタンスLUと、主にスルーホール導体の軸線と金属導体MC間の距離Hで定まる単独線路の単位長当たりの容量C11によって図3の(54)式にて定まる。
両スルーホール導体である信号スルーホール導体SP1と電源スルーホール導体PP(あるいはグランドスルーホール導体GPであってもよい)が前記のように、それぞれを流れる電流IS、IPの大きさが略等しくその位相が逆相になるときは、両スルーホール導体は奇モード励振の結合を行なって、各スルーホール導体の線路インピーダンス、即ち特性インピーダンスは図3の(51)式のように与えられる。このとき、関係のパラメータは(52)、(53),(54)式で定義される。一般に前記結合容量C12(単位長当たりの線間容量)は単独線路の単位長当たりの容量C11に比べてかなり小さい(S≒Hの場合を考えてみると、単独線路としてスルーホール導体が結合する金属導体MCの表面積に比して、線間結合する相手のスルーホール導体の表面積はかなり小さいため)ので(55)の近似式が大抵の場合には成立する。(55)式が成り立つと(56)の近似式が成立する。よって、この(56)式を(51)式に適用して(58)の近似式が得られ、この近似式は種々の検討結果として本発明の配線基板に適用できることが判った。(58)式から、奇モード励振結合の特性インピーダンスZodは、前記の単独線路特性インピーダンスZ0を減少(比誘電率εrを増大するか、あるいはスルーホール導体の外径dを増大する:(7)式参照)するかあるいは、線間結合容量C12を単独線路の容量C11に比して増大(実質的には軸間距離Sを軸線-金属導体MC間の距離Hに比して小さくする)すれば、そのインピーダンスを小さくできることが分かる。即ち、(58)式から導かれた結合容量C12の増大(請求項2の効果)及び単独線路特性インピーダンスZ0の減少(請求項5の効果)が、本発明の配線基板1の各スルーホール導体の特性インピーダンスZodを低減し、それを使用した電気信号回路(図6参照)の高速信号性能を向上させる設計指針の一つになる。
次に、本発明の配線基板1の最良構造と思われるコア貫通孔CH10Aの形状と各スルーホール導体の配置について図4を用いて説明する。グランド層GNDに導通する板状金属コアMCにコア貫通孔CH10Aが穿設されその中に2対の電源/信号スルーホール導体PP11/SP11、PP12/SP12が水平方向の軸間距離をSHとし、垂直方向の軸間距離をSVとし、各スルーホール導体の外周面(直径d、半径r、即ち、r=d/2)とコア貫通孔CH10Aの内縁IELのとの間隙をAとする。各スルーホール導体の軸線を中心とし、その半径RをR=A+rとする仮想円ImCの円弧と隣接した仮想円に対する外側に存在する共通接線で構成される閉曲線である基準経路STLが形成される。該コア貫通孔CH10Aの内縁IELは面内突出部を除いてこの基準経路STLに一致し、その内縁IELの突出部の高さhは(d/2)よりも小さい。
又、各一対の電源/信号スルーホール導体PP11/SP11とPP12/SP12には電流の大きさが等しくかつその位相が互いに逆相となる電源電流IPと信号電流ISがそれぞれに流れて奇モード励振の結合を生じると共に、同時にもう一つの奇モード励振の結合が、信号スルーホール導体SP11と電源スルーホール導体PP12及び信号スルーホール導体SP12と電源スルーホール導体PP11の間に生じる。即ち、信号スルーホール導体SP11についてみれば隣接する電源スルーホール導体PP11/PP12との間で同時に2つの奇モード励振の結合を生じることになり、その特性インピーダンスZduodは一つの奇モード励振の結合が存在する場合の特性インピーダンスZod[前(6)式参照]と比して、さらに特性インピーダンスが[20/(εr)1/2](Ω)小さくなる[詳細後述の(15)式参照]。
このようにすると、隣接するスルーホール導体間の結合(図2の結合容量C12に相当)は殆どコア貫通孔CH10Aの内縁IELで遮られることがなくかつコア貫通孔CH10Aは鋭い角/隅をもたないのでそこに電磁界が集中して各スルーホール導体の単独線路特性インピーダンスZ0を増大することも無い。この結果、隣接するスルーホール導体間には奇モード励振の2対結合が発生して、それぞれのスルーホール導体の特性インピーダンスZduodは最小になり、かつ広帯域の高周波信号に対して安定になる。これによって、高速論理回路である電気信号回路の高速信号性能を一層向上させることが出来る。
以降、本発明の配線基板1,21についてその詳細な構造並びに電気的特性に関わる具体的な説明を進める。先ず最初に、板状金属コアMCに穿設されたコア貫通孔CH100Aに一対の信号/電源スルーホール導体SP101/PP101を配置して、それぞれの大きさが略等しく、かつそれぞれの位相が互いに逆相となる信号電流ISと電源電流IPを通電する場合について図5−1及び図5−2を用いて説明する。図5−1及び図5−2は本発明の配線基板1の構造を示す。(5A)は該配線基板を厚さ方向に切断した模式的断面図であり、(5B)にそのBB断面の構造の一部を模式的に表す。さらに、集積回路素子IC1から配線基板1のグランド層GND並びに電源層PSに至る電流経路を(5C)にて説明する。まず、(5A)を用いて配線基板1の基本的構造を説明する。配線基板1は芯材として熱膨張係数の小さい板状金属コアMC(例えば、インバー:Fe-36.5%Ni、42アロイ:Fe-42%Ni、あるいはこれらにCuをクラッドした複合材)を有している。
板状金属コアMCの第一主表面MS1には、該板状金属コアMCに近い側から、第一誘電体層V1、第一導体層M1、第二誘電体層V2、第二導体層M2、第三誘電体層V3及び第一主表面電極パッドを含む第三導体層M3がこの順序にて積層形成されている。又,板状金属コアMCの第二主表面MS2には、該板状金属コアMCに近い側から、第四誘電体層V11、第四導体層M11、第五誘電体層V12、第五導体層M12、第六誘電体層V13及び第二主表面電極パッドを含む第六導体層M13がこの順序にて積層形成されている。なお、各誘電体層V1、V2、V3、V11、V12、V13は樹脂誘電体シートにて形成され、具体的には感光性樹脂にて構成されたビルドアップ層となっている。本配線基板において、該感光性樹脂組成物はエポキシ樹脂(例えば、FR4:Fiber Reinforced)等にて構成され比誘電率εrはεr=2〜4に調整されている。なお、前記誘電体層は熱硬化性樹脂あるいはセラミック誘電体で形成することも可能である。又、各導体層M1、M2、M3、M11、M12、M13と各誘電体層を貫通する複数のビア導体VA及び前記板状金属コアMCと誘電体層V1,V11を同時に貫通する複数のスルーホール導体GP(グランド用)/PP(電源用)/SP(信号用)は、前記誘電体の表面に下地となる無電解メッキを形成した後に、電解メッキを行なって所定厚(10〜40μmに調整)の銅箔を有する電極パッド(導体層)、ビア導体及びスルーホール導体を形成する。
この配線基板の最表面(前記第三導体層M3)に形成された複数の第一主表面電極パッド(PA111、PA121他)は前記の集積回路素子IC1、具体的には Flip Chip 等のベアチップあるいはCSP等のパッケージ実装のLSIをBGA(Ball Grid Array)実装するためのハンダボール(半田バンプ)SB101、SB111、SB121、SBA131、SB141、SB151、SB161を形成するための半田ランドであり、ハンダ付け用の表面処理として錫・鉛合金メッキ又は無電解Ni-Auメッキが施されている。又、配線基板1の最裏面(前記第六導体層M13)に形成された複数の第二主表面電極パッド(PA201、PA202他)は、この配線基板1をBGA(Ball Grid Array)等の周知の面実装形態でマザーボード等の主基板(接続用基板)に接続するハンダボール(半田バンプ)SB201、SB202、SB203、SB204を形成するための半田ランドであり、ハンダ付け用の表面処理として錫・鉛合金メッキ又は無電解Ni-Auメッキが施されている。そして、第三導体層M3及び第六導体層M13の上に感光性絶縁樹脂組成物よりなるソルダーレジスト層SR1及びSR2が形成され、配線基板1の部品実装工程(ソルダリング等)で生じる可能性のあるハンダ糸接触、ハンダブリッジ等による線間の短絡あるいは塵埃等による線間の絶縁不良を防止する。
次に、この配線基板1の具体的な構造と配置、並びに電気的特性などその特徴について説明を行なう。まず、断面図(5A)と、配線基板1と集積回路素子IC1間の電流経路を示す(5C)とを対比しながら説明する。前記集積回路素子IC1のグランド電極端子CB131から、接続用ハンダボールSB131を介して配線基板1のグランド層GNDに至る接地電流IGの経路は次の通りである。ハンダボールSB131に接続された第一主表面電極パッドPA131からグランド層GNDに至るメタルコアグランドラインMGL100Aは、第一主表面電極パッドPA131(前記第三導体層M3)、前記第三誘電体層V3を貫通するグランドビア導体VA131、グランド電極パッドER131(前記第二導体層M2)、前記第二誘電体層V2を貫通するグランドビア導体VA132、グランド電極パッドER132(前記第一導体層M1)、前記第一誘電体層V1を貫通するグランドビア導体VA133、コア貫通孔CH100Aを有するメタルコアMC及び前記第四誘電体V11を貫通するグランドビア導体で構成され、該接地電流IGはグランド電極端子CB131から前記コア貫通孔CH100Aの壁面を流れてグランド層GNDに至る。
次に、接続用ハンダボールSB111を介して前記配線基板1の電源層PSから前記集積回路素子IC1の電源電極端子 CB111に至る電源電流IPの経路は次の通りである。配線基板1の電源層PSからハンダボールSB111を経て前記集積回路素子IC1の電源電極端子CB111に至る電源ラインPL101は、第一主表面電極パッドPA111(第三導体層M3)、第三誘電体層V3を貫通する電源ビア導体VA111、電源電極パッドER111(第二導体層M2)、第二誘電体層V2を貫通する電源ビア導体VA112、電源電極パッドER112(第一導体層M1)、電源スルーホールPP101、電源電極パッドER113(前記第四導体層M11)、第五誘電体層V12を貫通する電源ビア導体VA113で構成され、配線基板1の電源層PSから前記集積回路素子IC1の電源電極パッドCB111まで電源電流IPを流す。
又、接続用ハンダボールSB121を介して集積回路素子IC1の信号電極端子 CB121から前記配線基板1の信号導体MS124に至る信号電流ISの経路は次の通りである。前記集積回路素子IC1の信号電極端子CB121からハンダボールSB121を経て配線基板1の信号導体MS124に至る信号ラインSL101は、第一主表面電極パッドPA121(第三導体層M3)、第三誘電体層V3を貫通する信号ビア導体VA121、信号電極パッドER121(第二導体層M2)、第二誘電体層V2を貫通する信号ビア導体VA122、信号電極パッドER122(第一導体層M1)、信号スルーホールSP101、信号電極パッドER123(前記第四導体層M11)、第五誘電体層V12を貫通する信号ビア導体VA123及び信号導体MS124で構成され、前記集積回路素子IC1の信号電極パッドCB121から配線基板1の信号導体MS124まで信号電流ISを流す。尚電気信号は周波数百MHzの高速クロック信号であり、その高調波信号成分を含めて、周波数帯域は100MHzから数GHzに及ぶ広帯域の高周波信号になっている。そのため、この電気信号を伝達する信号ラインSL101の電流経路は伝送路を構成する各構成要素(電極パッド/ビア導体/スルーホール導体/信号導体)のインピーダンスが安定化(伝送路の途中で各構成要素間の不整合によって生じる該電気信号反射を低減する)するように各構成要素の形状が最適化されている。特に、各構成要素の長さの点で、信号ラインSL101の電気的特性においてその支配的要因である信号用スルーホールSL101と信号導体MS124は両線路の特性インピーダンスを整合させることが大切であり、信号導体MS124にはマイクロストリップライン、ストリップライン等の分布定数線路が採用されている。
ここで前記の接地電流IG、電源電流IP及び該信号電流ISの関係について図6の回路図を用いて簡単に説明する。配線基板1の上面に面実装された集積回路素子IC1には低電圧・低消費電力を特長とするCMOS LSI(Complementary Metal-Oxide-SemiconductorのLSI)で構成される高速論理回路(MPU/DSP/RAMなど)が使用されている。LSI内のP channel MOS FET であるFET2がON(導通)した時に集積回路素子IC1から配線基板1に流れ出す信号流出電流ISHとN channel MOS FET であるFET 1 がONした時に配線基板1から集積回路素子IC1に流れ込む信号流入電流ISLととで信号電流ISが構成される。この信号電流ISと配線基板1の信号ラインSL101(それに接続される接続先基板を含め)インピーダンスによって集積回路素子IC1の電気信号出力Eoutが定まる。その信号電流ISの発生の様子は図7のタイムチャートに示したように、LSIの高速クロック(数百MHz以上)に対応した内部電気信号Einの繰り返し周期TP(TP≦10nsという高速周期)の内で、その電気信号(信号出力電圧)Eoutが第1レベルVoL(Low Level)になる期間TAで前記信号流入電流ISLを発生し、又電気信号Eoutが第二レベルVoH(High Level)となる期間TBで前記信号流出電流ISHを生じ、各周期TPに同期した交番信号として信号電流ISが発生することが分かる。
前記電気信号Eoutに伴なって、信号電極端子CB121から出力される信号電流ISは、接続用ハンダボールSB121を介して配線基板1の信号入力用第1主表面電極パッドPA121に入力される。そして、その信号電流ISは前記のビア導体・電極パッドで構成される複合層ML(第一主表面パッドPA121から信号導体MS124に至る電流経路上に存在する複数の信号パッドと複数の信号ビア導体で構成される)と信号スルーホール導体SP101と信号導体MS124で構成される信号ラインSL101を通電して該多層基板1の信号出力用第二主表面電極パッドPA202から接続先基板、例えばマザーボード等に伝送される。電源電流IPは配線基板1の電源層PS(接続先基板の直流電源に接続された)から電源ラインPL101の伝送路を通って信号電極端子CB111から集積回路素子IC1の電源線に流れ、前記FET2がONした時に、その信号電極端子CB121から信号流出電流ISHとなって信号ラインSL101に流れ込んで信号出力用第二主表面電極パッドPA202から接続先基板に出力される。
他方、接地電流IGは前記FET 1がONした時に、信号ラインSL101から信号電極端子CB121を経て集積回路素子IC1に流れ込み、導通状態のFET1を通ってグランド電極端子CB131から配線基板1に入り、前記複合層MLとコア貫通孔CH100Aを形成するメタルコアMCで構成されるメタルコアグランドラインMGL100Aを通ってグランド層GNDに至りそこで吸収される。このように電気信号Eoutの繰り返し周期TP毎にその電圧が第一レベルVoLとなる期間TAにおいて、電源電流IPと信号電流ISHは略等しく、かつ両電流の流れる向きが逆になるので両者の電流位相は逆相になる。又繰り返し周期TP毎にその電圧が第二レベルVoHとなる期間TBにおいて、電源電流IPと信号電流ISHは略等しく、その向きが逆になるので両電流の位相は互いに逆相となる。以上の結果を纏めると図8のように整理される。
因みに本発明の配線基板1では板状金属コアMCの厚さは約300μm、スルーホール導体SP101/PP101の長さleは約400μmで、各誘電体層V1、V2、V3、V11、V12、V13の厚さは約30μmで、各導体層M1、M2、M3、M11、M12、M13の厚さは約25μmとなっているので、導体層M1、M2、M3と誘電体層V2、V3で構成されるビア導体・電極パッドの複合層MLの厚さVMLは135μmとなる。この結果、両スルーホール導体SP101、PP101及び板状金属コアMCがメタルコアグランドラインMGL100A、電源ラインPL101及び信号ラインSL101の電気特性を決める支配的要因になっていることが分かる。なお、集積回路素子IC1とこの配線基板1を接続するハンダボールSB101、SB111、SB121、SB131、SB141、SB151、SB161の大きさは百数十μmでそれぞれのハンダボールの大きさは略等しい。
次に、配線基板1のBB断面図である(5B)を使用して、信号スルーホール導体SP101と電源スルーホール導体PP101及びコア貫通孔CH100Aを形成する板状金属コアMCとの間で生じる電気的特性について説明を行う。両スルーホール導体、すなわち、信号スルーホール導体SP101及び電源スルーホール導体PP101の外形をd、内径をdiとし、両スルーホール導体SP101、PP101の中心間(軸間)距離をS、板状金属コアMCに穿設されたコア貫通孔CH100Aの長さをD、さらに、両スルーホール導体の外表面と該コア貫通孔CH100Aとの間隙をAとする。この配線基板1では信号スルーホール導体SP101及び電源スルーホール導体PP101の外形dはd=100μm、内径diはdi=70μm、両スルーホール導体SP101、PP101の中心間距離(ピッチ)SはS=250μm、板状金属コアMCのコア貫通孔CH100Aの長さDはD=350μmになっている。なお、このコア貫通孔CH100Aと両スルーホール導体SP101、PP101間には比誘電率εrの誘電体樹脂(例えば、エポキシ系樹脂等)が充填され、信号スルーホール導体SP101と電源スルーホール導体PP101の絶縁性の向上並びに線路インピーダンスの安定性向上を図っている。
信号スルーホール導体SP101と電源スルーホール導体PP101及び板状金属コアMCのコア貫通孔CH100Aの壁面を流れるそれぞれの電流に特定の関係を有しない通常モード励振の場合に、両スルーホール導体SP101、PP101のなす特性インピーダンスZSは概ね次のように与えられる。ZS≒[276/(εr)1/2]log10{(2S/d)[1−(S/D)2]/[1+(S/D)2]}(Ω)---(8)。
これに対して、この配線基板1では前記の図8に纏められたように、電気信号の繰り返し周期TP内の期間TAでは信号電流ISと接地電流IGが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期TP内の期間TBでは信号電流ISと電源電流IPが大きさが略等しく両電流が互いに逆相になっている。両スルーホール導体SP101とPP101を流れる電流IS、IPとコア貫通孔CH100Aの壁面(板状金属コアMCの上面:第一主表面から下面:第二主表面に向かって)を流れる接地電流IGが発生するそれぞれの電磁界は対称的環境(導体の物理的形状とで定まる)ではないが、この3つの電流から生じる電磁界は概ねこのコア貫通孔CH100A内に殆ど閉じ込められて3つの電流の間には相互誘導作用/容量結合作用によって高い密結合が生じる。それによって期間TAでは信号電流ISと接地電流IGの間に奇モード励振を生じ、期間TBでは信号電流ISと電源電流IPの間に奇モード励振を生じるため、この繰り返し周期TPをもつ高速電気信号である各電流IS、IP、IGをフーリェ変換して求められる連続波としての前記の広帯域/高周波信号SRF(0.1GHz〜10GHz)に対してこれら3つの電流IG、IP、ISは相互に奇モード励振されて密結合していることになる。よって両スルーホール導体SP101、PP101及びメタルコアMCの貫通孔CH100Aが醸成する特性インピーダンス(すなわち線路インピーダンス)Zodは近似的に次のように与えられる。Zod≒[138/(εr)1/2
]log10{(2S/d)[1−(S/D)2]/[1+(S/D)2]}(Ω)---(9)。本発明の配線基板1は前述のように、信号スルーホール導体SP101と電源スルーホール導体PP101及びメタルコアMCの貫通孔CH100Aのそれぞれに流れる信号電流ISと電源電流IPおよび接地電流IGはその大きさが等しく、それぞれの電流位相が逆相になっているので、(5B)において、信号スルーホール導体SP101上の±記号と電源スルーホールPP101上の−記号及びメタルコアMCの電流方向を表す+記号は、それぞれを流れる電流の相対的位相を示している。
]log10{(2S/d)[1−(S/D)2]/[1+(S/D)2]}(Ω)---(9)。本発明の配線基板1は前述のように、信号スルーホール導体SP101と電源スルーホール導体PP101及びメタルコアMCの貫通孔CH100Aのそれぞれに流れる信号電流ISと電源電流IPおよび接地電流IGはその大きさが等しく、それぞれの電流位相が逆相になっているので、(5B)において、信号スルーホール導体SP101上の±記号と電源スルーホールPP101上の−記号及びメタルコアMCの電流方向を表す+記号は、それぞれを流れる電流の相対的位相を示している。
従って、この配線基板1の両スルーホール導体SP101、PP101及びメタルコアMCのコア貫通孔CH100Aのなす特性インピーダンス(すなわち線路インピーダンス)Zodは(8)式と(9)式を対比してみると、Zod=(1/2)ZS---(10)となり、通常モード励振の場合の特性インピーダンスZSの1/2となることが分かる。両スルーホール導体SP101、PP101のそれぞれに生じる直列インダクタンスLodは、スルーホール導体SP101、PP101の長さをle、スルーホール導体上の線路波長をλg、高周波信号SRFの周波数をfとしたときに、前式(2)と同様にその特性インピーダンスZodで次のように与えられることが良く知られている、Lod≒(Zod・le)/(λg・f) (Ω)---(11)。この直列インダクタンスLodに生じる電圧eL[前(1)式で与えられる]を従来の配線基板(通常モード励振)の場合の1/2に小さくすることができ、高速論理回路を使用した電気信号回路の高速信号性能(例えばノイズ・マージン、クロストークあるいは信号波形の伝播など)を大幅に向上させる。
次に、コア貫通孔に、隣接配置された電源スルーホール導体及び信号スルーホール導体の一対をグループとし、その二グループを同一のコア貫通孔CH300Aに配置した場合について図9−1及び図9−2を用いてその構造並びに電気的特性を説明する。(9A)はその配線基板21の板状金属コアMCを厚さ方向に切断した断面図であり、(9B)は(9A)のCC断面において、グランド層GNDに接続されたコア貫通孔CH300A内に電源スルーホール導体PP301,PP302及び信号スルーホール導体SP301、SP302を配置したことを表す。(9C)は断面図(9A)の一部である前記電源スルーホール導体PP301、PP302と信号スルーホール導体SP301、SP302および板状金属コアMCを流れるそれぞれの電流IG、IS1、IS2、IP1、IP2の電流経路を表す。まず、配線基板21の断面図(9A)とこの電流経路(9C)を対比させてその構造と電流経路を簡単に説明する。電極パッド、ビア導体、スルーホール導体並びにコア貫通孔CH300Aを穿設した板状金属コアMCで構成される電源ラインPL301,PL302と信号ラインSL301,SL302並びにメタルコアグランドラインMGL300Aの詳細構成については前記と同様であるで省略する。
配線基板21を流れる電源電流IP1、IP2、信号電流IS1、IS2と接地電流IGについてその流れと動作を説明すると次のようになる。接続先基板の電源に導通する電源層PSから、電源スルーホール導体PP301、PP302とビア導体・電極パッドの複合層MLでそれぞれに構成される電源ラインPL301、PL302を流れる電源電流IP1、IP2は接続用ハンダボールSB511、SB522を介して集積回路素子IC3(詳細後述)に流れ込む。接続先基板のグランドに導通するグランド層GNDに吸収される接地電流IGは、前記集積回路素子IC3からハンダボールSB531を介して、ビア導体・電極パッドの複合層MLとコア貫通孔CH300Aを穿設した板状金属コアMCで構成されるメタルコアグランドラインMGL300Aを導通してグランド層GNDに流れる。前記集積回路素子IC3から配線基板21に伝送される信号電流IS1、IS2は、ビア導体・電極パッドの複合層ML、信号スルーホール導体SP301、SP302及びマイクロストリップライン等の分布定数線路からなる信号導体MS524(2つの信号ラインSL301、SL302を結合するカップラーを含む)でそれぞれに構成される信号ラインSL301、SL302を導通して接続先基板に伝達される。
ここで、図10の回路図を参照して配線基板21を流れるこれらの5つの電流IG、IS1、IS2、IP1、IP2の働きについて以下に説明する。この2つの電源ラインPL301、PL302については電源層PSと集積回路素子IC3の電源Spの間に並列に接続され、又2つの信号ラインSL301、SL302は前記信号導体MS524と集積回路素子IC3の信号出力Eoutの間に並列に接続されている。従って、両信号電流IS1、IS2はIS1=IS2と等しく、又電源電流IP1、IP2はIP1=IP2と等しい。繰り返し周期TPを有する高速クロックの内部電気信号Einの変化に応じて電源とグランド間に直列に接続された2つのFET11とFET12が交互にON/OFFを繰り返す。このFET12のON/OFFに応じて電源層PSから前記電源ラインPL301/PL302を導通して電源電流IP=IP1+IP2がFET12を通って信号ラインSL301/SL302に流れ込んで信号流出電流ISH=ISH1+ISH2を発生する。他方、FET11のON/OFFに伴なって信号ラインSL301/SL302から集積回路IC3に信号電流ISが流れ込んで信号流入電流ISL=ISL1+ISL2を生じ、FET11を通って接地電流IGをメタルコアグランドラインMGL300Aに流し、その接地電流IGは前記グランド層GNDに吸収される。繰り返し周期TP内の期間TA(集積回路素子IC3の信号出力Eoutが第一レベルVoLとなる)で発生する前記信号流入電流ISL及び周期TB(集積回路素子IC3の信号出力Eoutが第二レベルVoHとなる)で生じる前記信号流出電流ISHで構成される信号電流IS=IS1+IS2はタイムチャート図7のように周期TPの交番信号になっている。期間TAで流れる前記信号流入電流ISLと接地電流IGは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ISと接地電流IGの位相は逆相になる。又、期間TBで流れる前記信号流出電流ISHと電源電流IPは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ISと電源電流IPの位相は逆相になる。{図8参照}。
このように、電気信号の繰り返し周期TP内の期間TAでは信号電流ISと接地電流IGが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期TP内の期間TBでは信号電流ISと電源電流IPが大きさが略等しく両電流が互いに逆相になっている。それによって期間TAでは信号電流ISと接地電流IGの間に奇モード励振を生じ、期間TBでは信号電流ISと電源電流IPの間に奇モード励振を生じるため、この繰り返し周期TPをもつ高速電気信号である各電流IS、IP、IGをフーリェ変換して求められる連続波としての前記の広帯域/高周波信号SRFに対してこれら3種の電流IG、IP、ISは相互に奇モード励振されて密結合していると考えられる。
よって両信号スルーホール導体SP301/SP302と電源スルーホール導体PP301/PP302及び板状金属コアMCの貫通孔CH300Aが生み出す特性インピーダンスZduodは、1対の奇モード励振(SP301/PP301及びSP302/PP302)に併せて他のもう一対の奇モード励振(SP301/PP302及びSP302/PP301)が同時に生じている。例えば、1つの信号スルーホール導体SP301に対して隣接の2つの電源スルーホール導体PP301/PP302が同時に奇モード励振で結合されることになる。この場合の特性インピーダンスZduodは近似的に次のよう与えられることが分かった。Zduod≒[138/(εr)1/2]log10{(2)1/2(S/d)[1−(S/D)2]/[1+(S/D)2]}(Ω)---(12)本発明の配線基板21は前述のように、信号スルーホール導体SP301/SP302と電源スルーホール導体PP301/PP302及び貫通孔CH300Aを有する板状金属コアMCのそれぞれに流れる信号電流ISと電源電流IPおよび接地電流IGはその大きさが等しく、それぞれの電流位相が逆相になっているので、(9B)において、信号スルーホール導体SP301/SP302上の±記号と電源スルーホールPP301/PP302上の−記号及び板状金属コアMCの電流方向を表す+記号は、それぞれを流れる電流の相対的位相を示している。
ここで、グランド層GNDに接続されたコア貫通孔(CH100A)に、1対の信号スルーホール導体(SP101)と電源スルーホール導体(PP101)が配置された場合の特性インピーダンスZodと同様のコア貫通孔(CH300A)に二対の信号スルーホール導体(SP301/SP302)/電源スルーホール導体(PP301/PP302)が配置された場合の特性インピーダンスZduodを比較する。
前記(9)式で表される特性インピーダンスZod1は次のように変形される。
Zod≒[138/(εr)1/2]log10{(2S/d)[1−(S/D)2]/[1+(S/D)2]}(Ω)=[138/(εr)1/2][log102+log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}](Ω)=41.54/(εr)1/2 +[138/(εr)1/2][log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}]---(13)を得る。
又、前記(12)式で表される特性インピーダンスZduod3は同様に変形される。
Zduod≒[138/(εr)1/2][log10(2)1/2+log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}](Ω)=20.77/(εr)1/2 +[138/(εr)1/2][log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}]---(14)を得る。
ここで(13)と(14)の差を求めると、(13)−(14)=41.54/(εr)1/2 −20.77/(εr)1/2 =20.77/(εr)1/2---(15)を得る。ここでコア貫通孔CH100A/CH300Aを充填する誘電体の比誘電率εrをεr=4とすれば前記(16)式から、(13)−(14)=20.77/(4)1/2=10.4(Ω)---(16)。
前記(9)式で表される特性インピーダンスZod1は次のように変形される。
Zod≒[138/(εr)1/2]log10{(2S/d)[1−(S/D)2]/[1+(S/D)2]}(Ω)=[138/(εr)1/2][log102+log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}](Ω)=41.54/(εr)1/2 +[138/(εr)1/2][log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}]---(13)を得る。
又、前記(12)式で表される特性インピーダンスZduod3は同様に変形される。
Zduod≒[138/(εr)1/2][log10(2)1/2+log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}](Ω)=20.77/(εr)1/2 +[138/(εr)1/2][log102{(S/d)[1−(S/D)2]/[1+(S/D)2]}]---(14)を得る。
ここで(13)と(14)の差を求めると、(13)−(14)=41.54/(εr)1/2 −20.77/(εr)1/2 =20.77/(εr)1/2---(15)を得る。ここでコア貫通孔CH100A/CH300Aを充填する誘電体の比誘電率εrをεr=4とすれば前記(16)式から、(13)−(14)=20.77/(4)1/2=10.4(Ω)---(16)。
二対の信号スルーホール導体(SP301/SP302)/電源スルーホール導体(PP301/PP302)が1つのコア貫通孔CH300Aに隣接配置された場合の特性インピーダンスZduod3は、1つのコア貫通孔CH100Aに一対の信号スルーホール導体SP101/電源スルーホール導体PP101が配置された場合の特性インピーダンスZod1に比べてさらに10Ω{コア貫通孔(CH100A/CH300A)を充填する誘電体の比誘電率εrがεr=4のとき}小さいことが分かる。すなわち、コア貫通孔CH300Aに2対の信号スルーホール導体/電源スルーホール導体が配置された配線基板21の信号ラインSL301、SL302及び電源ラインPL301、PL302のそれぞれのインダクタンスLduodは、コア貫通孔CH100Aに1対の信号スルーホール導体/電源スルーホール導体が配置された配線基板1の信号ラインSL101及び電源ラインPL101のそれぞれのインダクタンスLodに比べてさらに小さくなり、その電気信号回路の高速信号性能をさらに向上することができる。
1、21 配線基板
MC 板状金属コア (メタルコア)
CH1A、CH100A、CH300A コア貫通孔
V1、V2,V3,V11、V12、V13 誘電体層(樹脂誘電体層)
M1、M2,M3,M11、M12、M13 金属導体層(導体層)
GND グランド層
PS 電源層
PA、ER 電極パッド(グランド電極パッド、電源電極パッド、信号電極パッド、第一主表面電極パッド、第二主表面電極パッド、第一側電極パッドアレー、第二側電極パッドアレー)
VA ビア導体(グランドビア導体、電源ビア導体、信号ビア導体、第一主表面側ビア導体、第二主表面側ビア導体)
GP グランドスルーホール導体(GND_PTH)
PP 電源スルーホール導体(電源_PTH)
SP 信号スルーホール導体(信号_PTH)
GL グランドライン
MGL メタルコアグランドライン
PL 電源ライン
MPL メタルコア電源ライン
SL 信号ライン
SB ハンダボール(ハンダ接続部、ハンダバンプ、基板側電極端子)
IC1, IC3 集積回路素子(フリップチップ、ベアチップ、CSP、LSI,LSI
chip、Flip Chip、論理回路、CMOS IC)
MS 信号導体 (分布定数線路:ストリップライン、マイクロストリップライン)
Ein 内部電気信号
Eout 電気信号(信号出力、広帯域/高周波信号SRF)
IG 接地電流
IP 電源電流
IS 信号電流
ISH 信号流出電流
ISL 信号流入電流
ML ビア導体・電極パッドの複合層
TP 周期(繰り返し周期)
VoL 電圧の第一レベル(電気信号の第一レベル)
VoH 電圧の第二レベル(電気信号の第二レベル)
S 隣接したそれぞれのスルーホール導体の間隔{中心間(軸間)の距離}
d スルーホール導体の外径
r スルーホール導体の円形断面積の半径
CEL 閉曲線
IEL コア貫通孔の内周縁(内縁)
C12 結合容量
CS 仮想線路の基準容量
Zod、Zduod 奇モード励振の結合の特性インピーダンス
Z0 単独線路特性インピーダンス
A スルーホール導体の外形線/外表面とコア貫通孔縁/内縁との間隙
Z0S 仮想線路の基準特性インピーダンス
ImC 仮想円
STL 基準経路
h 面内突出高
MC 板状金属コア (メタルコア)
CH1A、CH100A、CH300A コア貫通孔
V1、V2,V3,V11、V12、V13 誘電体層(樹脂誘電体層)
M1、M2,M3,M11、M12、M13 金属導体層(導体層)
GND グランド層
PS 電源層
PA、ER 電極パッド(グランド電極パッド、電源電極パッド、信号電極パッド、第一主表面電極パッド、第二主表面電極パッド、第一側電極パッドアレー、第二側電極パッドアレー)
VA ビア導体(グランドビア導体、電源ビア導体、信号ビア導体、第一主表面側ビア導体、第二主表面側ビア導体)
GP グランドスルーホール導体(GND_PTH)
PP 電源スルーホール導体(電源_PTH)
SP 信号スルーホール導体(信号_PTH)
GL グランドライン
MGL メタルコアグランドライン
PL 電源ライン
MPL メタルコア電源ライン
SL 信号ライン
SB ハンダボール(ハンダ接続部、ハンダバンプ、基板側電極端子)
IC1, IC3 集積回路素子(フリップチップ、ベアチップ、CSP、LSI,LSI
chip、Flip Chip、論理回路、CMOS IC)
MS 信号導体 (分布定数線路:ストリップライン、マイクロストリップライン)
Ein 内部電気信号
Eout 電気信号(信号出力、広帯域/高周波信号SRF)
IG 接地電流
IP 電源電流
IS 信号電流
ISH 信号流出電流
ISL 信号流入電流
ML ビア導体・電極パッドの複合層
TP 周期(繰り返し周期)
VoL 電圧の第一レベル(電気信号の第一レベル)
VoH 電圧の第二レベル(電気信号の第二レベル)
S 隣接したそれぞれのスルーホール導体の間隔{中心間(軸間)の距離}
d スルーホール導体の外径
r スルーホール導体の円形断面積の半径
CEL 閉曲線
IEL コア貫通孔の内周縁(内縁)
C12 結合容量
CS 仮想線路の基準容量
Zod、Zduod 奇モード励振の結合の特性インピーダンス
Z0 単独線路特性インピーダンス
A スルーホール導体の外形線/外表面とコア貫通孔縁/内縁との間隙
Z0S 仮想線路の基準特性インピーダンス
ImC 仮想円
STL 基準経路
h 面内突出高
Claims (7)
- 板状金属コアの第一主表面と第二主表面とのそれぞれに金属導体層と誘電体層とが交互に積層され、前記導体層の少なくとも1層は電源用面導体が形成された電源層とされ、少なくとも他の1層はグランド用面導体が形成されたグランド層とされ、又少なくとも1層には主体的に電気信号を取り扱う信号導体が形成され、
前記グランド層あるいは前記電源層に導通された前記板状金属コアにコア貫通孔が形成され、該コア貫通孔の軸線と直交する断面において該コア貫通孔の内側に、3つ以上のスルーホール導体が前記断面上の周経路に沿って配列され、
前記断面において、各スルーホール導体の断面幾何学的重心を前記周経路に沿って順次連結して得られる多角形の外側において、隣接するスルーホール導体の外形線に対する共接線とそれら共接線の隣接するもの同士を結合するスルーホール導体の外形線部分とからなる閉曲線領域の外側に、前記コア貫通孔の内周縁全体が位置してなることを特徴とする配線基板。 - 前記グランド層あるいは前記電源層に導通された前記板状金属コアにコア貫通孔が形成され、該コア貫通孔内には、これを充填する誘電体材料により互いにかつ前記板状金属コアから空間的に隔てられた形で、前記第一主表面側の導体層と前記第二主表面側の導体層とを互いに接続する3つ以上のスルーホール導体が配置され、
該スルーホール導体として、前記電源層に導通する電源スルーホール導体と、前記グランド層に導通するグランドスルーホール導体と、前記信号導体に導通する信号スルーホール導体との3要素のいずれか2つが選定され、かつ該2つのスルーホール導体を流れる電流の位相が互いに逆相になるように電流経路を定めると共に、
隣接配置されたそれら2つのスルーホール導体の軸線間隔をSとし、両スルーホール導体の軸線方向の単位長当たりの結合容量をC12とする一方、板状金属コアに半径Sのコア貫通孔を形成し、その中心にスルーホール導体を単一配置したと考えたときに仮想的な同軸線路の単位長当たりの容量を基準容量CSとし、
C12≧(1/2)CSの条件を満たすように前記コア貫通孔の断面形状並びに前記スルーホール導体の配置を定めた請求項1に記載の配線基板。 - 前記グランド層に導通された前記板状金属コアと前記電源スルーホール導体とは、論理回路のグランド端子と電源端子とにそれぞれ接続され、又前記信号スルーホール導体が該論理回路の信号出力端子に接続され、
前記電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
前記電気信号において、前記論理回路から前記板状金属コアに流れる接地電流と前記信号スルーホール導体を流れる信号電流との電流位相が、前記各周期において電圧が前記第一レベルとなる期間内で互いに逆相となり、又前記電源スルーホール導体を流れる電源電流と前記信号スルーホール導体を流れる信号電流との電流位相が、前記各周期において電圧が前記第二レベルとなる期間内で互いに逆相となるように、前記板状金属コアと前記信号スルーホール導体との電流経路、及び前記電源スルーホール導体と前記信号スルーホール導体の電流経路を定めた請求項2に記載の配線基板。 - 前記電源層に導通された前記板状金属コアと前記グランドスルーホール導体とは、論理回路の電源端子とグランド端子とにそれぞれ接続され、又前記信号スルーホール導体が該論理回路の信号出力端子に接続され、
前記電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
前記電気信号において、前記グランドスルーホール導体を流れる接地電流と前記信号スルーホール導体を流れる信号電流との電流位相が、前記各周期において電圧が前記第一レベルとなる期間内で互いに逆相となり、前記論理回路から前記板状金属コアに流れる電源電流と前記信号スルーホール導体を流れる信号電流との電流位相が、前記各周期において電圧が前記第二レベルとなる期間内で互いに逆相となるように、前記板状金属コアと前記信号スルーホール導体との電流経路、及び前記電源スルーホール導体と前記信号スルーホール導体の電流経路を定めた請求項2に記載の配線基板。 - 前記コア貫通孔に存在する3つ以上のスルーホール導体の内、少なくとも1つが、前記電源層に導通する前記電源スルーホール導体又は前記グランド層に導通する前記グランドスルーホール導体とされ、他の少なくとも一つが前記信号導体に導通する信号スルーホール導体とされ、
前記断面において、該コア貫通孔の縁と各前記スルーホール導体の外形線との最小距離を間隙Aと定義し、
前記板状金属コアと同材質の平面状金属導体と、その上方に前記スルーホール導体を平行に配置し、かつ該平面状金属導体と該スルーホール導体の外周面の距離が前記間隙Aと等しくなるように配置した開放構造の仮想的な線路を考え、該線路の特性インピーダンスを基準特性インピーダンスとしたときに、
各前記スルーホール導体と前記板状金属コアとの間に生じる単独線路特性インピーダンスが、前記基準特性インピーダンス以下となるように、前記コア貫通孔の断面形状及び該コア貫通孔対する前記スルーホール導体の配置を定めた請求項1ないし請求項4項のいずれか一項に記載の配線基板。 - 前記コア貫通孔内で互いに隣接した、前記グランドスルーホール導体あるいは前記電源スルーホール導体のいずれかと、前記信号スルーホール導体との2つがスルーホール・グループを構成し、その二グループ以上が前記コア貫通孔に配置された請求項1ないし請求項5項のいずれか一項に記載の配線基板。
- 前記断面において、前記コア貫通孔の内縁形状は、前記多角形の各頂点に対応したコーナー部を有し、そのコーナー部が各々、半径rの円形断面積を有する前記スルーホール導体の外形線よりも大きな曲率半径を有するアール部とされ、
それらのアール部を個別に包含する仮想円の隣接するもの同士を順次共接線にて連結して得られる基準経路に対し、コア貫通孔の内縁の該基準経路への面内突出高が前記アール部の半径rよりも小さい請求項1ないし請求項6項のいずれか一項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003292085A JP2005064220A (ja) | 2003-08-12 | 2003-08-12 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003292085A JP2005064220A (ja) | 2003-08-12 | 2003-08-12 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064220A true JP2005064220A (ja) | 2005-03-10 |
Family
ID=34369549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003292085A Withdrawn JP2005064220A (ja) | 2003-08-12 | 2003-08-12 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064220A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333078A (ja) * | 2004-05-21 | 2005-12-02 | Ibiden Co Ltd | プリント配線板 |
JP2013059033A (ja) * | 2007-09-25 | 2013-03-28 | Hitachi Metals Ltd | 高周波部品及び通信装置 |
CN117452061A (zh) * | 2023-12-26 | 2024-01-26 | 深圳市瀚强科技股份有限公司 | 射频功率检测装置及系统 |
-
2003
- 2003-08-12 JP JP2003292085A patent/JP2005064220A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333078A (ja) * | 2004-05-21 | 2005-12-02 | Ibiden Co Ltd | プリント配線板 |
JP4521223B2 (ja) * | 2004-05-21 | 2010-08-11 | イビデン株式会社 | プリント配線板 |
JP2013059033A (ja) * | 2007-09-25 | 2013-03-28 | Hitachi Metals Ltd | 高周波部品及び通信装置 |
CN117452061A (zh) * | 2023-12-26 | 2024-01-26 | 深圳市瀚强科技股份有限公司 | 射频功率检测装置及系统 |
CN117452061B (zh) * | 2023-12-26 | 2024-03-19 | 深圳市瀚强科技股份有限公司 | 射频功率检测装置及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8354975B2 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
US7091424B2 (en) | Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers | |
US7339260B2 (en) | Wiring board providing impedance matching | |
US8516695B2 (en) | Method for forming a circuit board via structure for high speed signaling | |
JP4653005B2 (ja) | 電子部品パッケージ | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
JP2004235629A (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
JP6122606B2 (ja) | 半導体装置 | |
JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
KR101136423B1 (ko) | 용량성 결합이 감소된 회로기판 어셈블리 | |
EP2785155A2 (en) | Circuit board and electronic device | |
US7679005B2 (en) | Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same | |
JP4222943B2 (ja) | 高周波信号伝送に適合する電子デバイス・キャリア | |
JP2015056719A (ja) | 多層配線基板 | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
JP2005064028A (ja) | 配線基板 | |
JP2009060150A (ja) | 差動平衡信号伝送基板 | |
US8324508B2 (en) | Composite circuit board | |
US20140048323A1 (en) | Wiring board | |
JP2009088063A (ja) | 半導体装置およびその設計方法 | |
JP2005064220A (ja) | 配線基板 | |
US7196906B1 (en) | Circuit board having segments with different signal speed characteristics | |
US20130299225A1 (en) | Via Structure for Multi-Gigahertz Signaling | |
JP2006042098A (ja) | 高周波用配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080613 |