JP2020088255A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2020088255A JP2020088255A JP2018222993A JP2018222993A JP2020088255A JP 2020088255 A JP2020088255 A JP 2020088255A JP 2018222993 A JP2018222993 A JP 2018222993A JP 2018222993 A JP2018222993 A JP 2018222993A JP 2020088255 A JP2020088255 A JP 2020088255A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- ground
- power supply
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
領域(A):第2絶縁層において、信号配線の両側に沿うように位置しているグランド層間。
領域(B):第3絶縁層において、信号配線および信号配線の両側に沿うように位置しているグランド層と対向するように位置しているグランド層間。
ループインダクタンス=(P+G)−(相互インダクタンス×2) (1)
P:電源層で生じる自己インダクタンス
G:グランド層で生じる自己インダクタンス
2 半導体素子
21 半導体素子パッド
211 グランド用の半導体素子パッド
212 電源用の半導体素子パッド
213 信号用の半導体素子パッド
3 キャパシタ
4 ハンダバンプ
5 ソルダーレジスト
6 絶縁層
61 第1絶縁層
62 第2絶縁層
63 第3絶縁層(コア層)
7 導体層
71 第1導体層
72、72’ 第2導体層
73、73’ 第3導体層
711、721、731、721’、731’ グランド層
712、722、732、722’、732’ 電源層層
723、723’ 信号配線
8 ビア
9 スルーホール
Claims (2)
- キャパシタが搭載される側から順に、第1絶縁層、第2絶縁層および第3絶縁層の少なくとも3層の絶縁層が積層された構造を有しており、
前記第1絶縁層、前記第2絶縁層および前記第3絶縁層それぞれの一方の主面には、少なくともグランド層および電源層を含む導体層が位置しており、
前記キャパシタが、前記第1絶縁層に位置している導体層に含まれるグランド層および電源層に接続されるように配置されており、
前記第2絶縁層に位置している導体層が複数の信号配線をさらに含み、前記第2絶縁層に位置している導体層に含まれるグランド層の一部が、前記信号配線の両側に沿うように位置しており、
前記第3絶縁層に位置している導体層に含まれるグランド層の一部が、前記信号配線および前記信号配線の両側に沿うように位置しているグランド層と対向するように位置しており、
前記第2絶縁層に位置している導体層に含まれる電源層と、前記第3絶縁層に位置している導体層に含まれる電源層とが、ビアを介して接続されており、
下記の領域(A)および領域(B)のうち、一方には形状的に独立したグランド層が位置しており、他方には電源層が位置している、
配線基板。
領域(A):前記第2絶縁層において、前記信号配線の両側に沿うように位置しているグランド層間。
領域(B):前記第3絶縁層において、前記信号配線および前記信号配線の両側に沿うように位置しているグランド層と対向するように位置しているグランド層間。 - 前記領域(A)に電源層が位置しており、前記領域(B)に形状的に独立したグランド層が位置している請求項1に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018222993A JP2020088255A (ja) | 2018-11-29 | 2018-11-29 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018222993A JP2020088255A (ja) | 2018-11-29 | 2018-11-29 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020088255A true JP2020088255A (ja) | 2020-06-04 |
Family
ID=70910135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018222993A Pending JP2020088255A (ja) | 2018-11-29 | 2018-11-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020088255A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144440A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 配線基板及びそれを用いた電子機器装置 |
WO2009054201A1 (ja) * | 2007-10-25 | 2009-04-30 | Nec Corporation | 高周波基板および、これを用いた高周波モジュール |
JP2010153520A (ja) * | 2008-12-24 | 2010-07-08 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2018
- 2018-11-29 JP JP2018222993A patent/JP2020088255A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144440A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 配線基板及びそれを用いた電子機器装置 |
WO2009054201A1 (ja) * | 2007-10-25 | 2009-04-30 | Nec Corporation | 高周波基板および、これを用いた高周波モジュール |
JP2010153520A (ja) * | 2008-12-24 | 2010-07-08 | Ngk Spark Plug Co Ltd | 配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4195883B2 (ja) | 多層モジュール | |
KR101564070B1 (ko) | 인쇄 회로 기판 및 이를 이용한 반도체 패키지 | |
US9155196B2 (en) | Wiring board | |
US9277657B2 (en) | Wiring board | |
JP5589601B2 (ja) | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 | |
US8076588B2 (en) | Multilayer wiring board | |
KR102679995B1 (ko) | 인쇄회로기판 및 이를 포함하는 패키지 구조물 | |
JP2003110084A (ja) | 半導体装置 | |
US8198724B1 (en) | Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate | |
JP4365166B2 (ja) | キャパシタ、多層配線基板及び半導体装置 | |
JP4945919B2 (ja) | Bga型多層回路配線板 | |
US10021791B2 (en) | Multilayer wiring substrate | |
JP4983906B2 (ja) | 電子部品内蔵モジュール | |
JP3554886B2 (ja) | 配線基板 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
TWI493668B (zh) | 接墊結構、線路載板及積體電路晶片 | |
JP5153364B2 (ja) | 積層型半導体パッケージおよび電子装置 | |
JP2020088255A (ja) | 配線基板 | |
JP2020013917A (ja) | 配線基板 | |
JP6804261B2 (ja) | 中継用印刷配線板 | |
JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
JP7431865B2 (ja) | 配線基板 | |
JP4380167B2 (ja) | 多層配線板および半導体デバイス | |
JP7433065B2 (ja) | 配線基板 | |
JP6007485B2 (ja) | 部品内蔵配線基板、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220809 |