CN103889145A - 线路板及电子总成 - Google Patents
线路板及电子总成 Download PDFInfo
- Publication number
- CN103889145A CN103889145A CN201410010439.2A CN201410010439A CN103889145A CN 103889145 A CN103889145 A CN 103889145A CN 201410010439 A CN201410010439 A CN 201410010439A CN 103889145 A CN103889145 A CN 103889145A
- Authority
- CN
- China
- Prior art keywords
- ground connection
- conductor layer
- patterning conductor
- cabling
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种线路板及电子总成，线路板包括一第一图案化导体层及与其隔离的第二图案化导体层。第一图案化导体层具有多个第一信号走线及多个第一接地走线。第二图案化导体层具有多个第二信号走线及多个第二接地走线。第二接地走线在第一图案化导体层上的正投影局部重叠于至少一第一信号走线。第一接地走线在第二图案化导体层上的正投影局部重叠于至少一第二信号走线。电子总成包含上述线路板及连接至线路板的一晶片封装体。本发明具有良好的信号传输品质。
Description
技术领域
本发明是有关于一种线路板，且特别是有关于一种线路板及电子总成(ELECTRONIC ASSEMBLY)。
背景技术
在电子组装的技术领域中，硬式线路板（以下简称线路板）是常见的承载器，用以安装电子元件（例如晶片封装体及无源元件等），以让这些电子元件能经由线路板的内部线路而彼此电性连接。线路板常见应用于电子装置的主机板或模组板等。线路板主要由多个图案化导体层（patterned conductivelayer）及多个介电层（dielectric layer）所交替叠合而成，而两图案化导体层之间可通过导孔（conductive via）来彼此电性连接。这些介电层的材质可包含树脂。
上述的介电层包含一核心介电层，其厚度数倍于其余介电层的厚度，以提供足够的结构强度。因此，当多条信号走线及其所参考的一接地平面分别位于核心介电层的两面时，厚度较大的核心介电层将增加这些信号走线与接地平面之间的距离，造成接地平面对于这些信号走线的参考效果不好，因而让信号走线的阻抗值不正确，且相邻信号走线的辐射所造成的串音（crosstalk），这都让信号传输的品质不好。
发明内容
本发明提供一种线路板，具有良好的信号传输品质。
本发明提供一种电子总成，具有良好的信号传输品质。
本发明的一种线路板具有一封装接合区。线路板包括一第一图案化导体层及一第二图案化导体层。第一图案化导体层具有多个第一信号接垫、多个第一接地接垫、多个第一信号走线及多个第一接地走线。这些第一信号接垫及这些第一接地接垫位于封装接合区。各第一信号走线延伸至封装接合区而连接对应的第一信号接垫。各第一接地走线延伸至封装接合区而连接对应的第一接地接垫。第二图案化导体层与第一图案化导体层隔离，并具有多个第二信号接垫、多个第二接地接垫、多个第二信号走线及多个第二接地走线。各第二信号走线延伸至封装接合区而连接对应的第二信号接垫。各第二接地走线延伸至封装接合区而连接对应的第二接地接垫。第二接地走线在第一图案化导体层上的正投影局部重叠于至少一第一信号走线。第一接地走线在第二图案化导体层上的正投影局部重叠于至少一第二信号走线。
本发明的一种电子总成包括上述的线路板及一晶片封装体。晶片封装体连接至线路板的封装接合区。
基于上述，本发明在信号走线的附近增加接地走线，以获得良好的参考效果，因而提升信号传输品质。
附图说明
图1是本发明的一实施例的一种线路板的俯视图。
图2是图1的线路板沿着线I-I的剖面图。
图3绘示图2的线路板的第一图案化导体层110在A区域内的局部。
图4绘示图2的线路板的第二图案化导体层120在A区域内的局部。
图5是本发明的另一实施例的一种线路板的图案化导体层的局部立体图。
图6是本发明的另一实施例的一种线路板的局部剖面图。
图7是本发明的一实施例的一种电子总成的侧视图。
图8是图7的晶片封装体的局部的仰视立体图。
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图1是本发明的一实施例的一种线路板的俯视图。图2是图1的线路板沿着线I-I的剖面图。图3是图2的线路板的第一图案化导体层110的局部。图4是图2的线路板的第二图案化导体层120的局部。请参考图1至图4，本实施例的线路板100具有一封装接合区100a。线路板100包括一第一图案化导体层110、一第二图案化导体层120、一第三图案化导体层130及一第四图案化导体层140。此外，线路板100还包括一第一介电层151、一第二介电层152、一第三介电层153。第一介电层151配置于第一图案化导体层110与第二图案化导体层120之间，用以隔离第一图案化导体层110与第二图案化导体层120。第二介电层152配置于第二图案化导体层120与第三图案化导体层130之间，用以隔离第二图案化导体层120与第三图案化导体层130。第二介电层152是核心介电层，且第二介电层152的厚度大于第一介电层151及第三介电层153的厚度。此外，第三图案化导体层130具有一接地平面132。
请参考图2及图3，第一图案化导体层110具有多个第一信号接垫112、多个第一接地接垫114、多个第一信号走线116及多个第一接地走线118。这些第一信号接垫112及这些第一接地接垫114位于封装接合区100a，用以耦接一晶片封装体。各第一信号走线116延伸至封装接合区100a而连接对应的第一信号接垫112。各第一接地走线118延伸至封装接合区100a而连接对应的第一接地接垫114。在本实施例中，这些第一信号走线116与这些第一接地走线118交替排列。
请参考图2至图4，第二图案化导体层120具有多个第二信号接垫122、多个第二接地接垫124、多个第二信号走线126及多个第二接地走线128。各第二信号走线126延伸至封装接合区100a而连接对应的第二信号接垫122。各第二接地走线128延伸至封装接合区100a而连接对应的第二接地接垫124。在本实施例中，这些第二信号走线126与这些第二接地走线128交替排列。值得注意的是，第二接地走线128在第一图案化导体层110上的正投影局部重叠于第一信号走线116。第一接地走线118在第二图案化导体层120上的正投影局部重叠于第二信号走线126。在一实施例中，在第二接地走线128、第一信号走线116的延伸方向上，第二接地走线128在第一图案化导体层110上的正投影重叠于第一信号走线116。在一实施例中，在第一接地走线118、第二信号走线126的延伸方向上，第一接地走线118在第二图案化导体层120上的正投影重叠于第二信号走线126。因此，在这些第一信号走线116及这些第二信号走线126距离接地平面132很远的情况下，这些第一信号走线116及这些第二信号走线126仍可参考与其分别对应的这些第一接地走线118及这些第二接地走线128，而这些接地走线位于相邻层上，因而获得良好的参考效果。
图5是本发明的另一实施例的一种线路板的图案化导体层的局部立体图。请参考图5，相似于图1至图4的实施例，图5的实施例仅揭露线路板100的第一图案化导体层110的一部分、第二图案化导体层120的一部分及第三图案化导体层130的一部分。此外，图5的实施例更揭露一信号导孔160、一第一接地导孔171及一第二接地导孔172。信号导孔160将第一信号接垫112连接至对应的第二信号接垫122。第一接地导孔171位于封装接合区100a内，并将第一接地接垫114连接至第二接地接垫124。第二接地导孔172位于封装接合区100a外，并将第一接地接垫114、第二接地接垫124及接地平面132连接在一起。值得注意的是，第一接地导孔171的外径D1小于第二接地导孔172的外径D2，这起因于第一接地导孔171的制程包含精准度较高的激光钻孔，而第二接地导孔172的制程则包含精准度较低的机械钻孔。通过在封装接合区100a内外采取不同的钻孔制程，可以提高封装接合区100a内的第一接地导孔171密度，借此改善晶片封装体与线路板的耦接。此外，由于激光钻孔的第一接地导孔171的尺寸较小，因此，在封装接合区100a内需要预留作为导孔的区域较小，故信号走线、接地走线的密度可以增加。特别是，以往在封装接合区100a内的接地走线密度较低，故信号走线无法得到较好的接地参考，但是本发明通过缩小第一接地导孔171的尺寸，提高接地走线的密度，借此改善信号走线的传输品质。
图6是本发明的另一实施例的一种线路板的局部剖面图。请参考图6，相似于图2的实施例，宽度较大的第二接地走线128在第一图案化导体层110上的正投影局部重叠于多条第一信号走线116。此外，宽度较大的第一接地走线118在第二图案化导体层120上的正投影局部重叠于多条第二信号走线126。
图7是本发明的一实施例的一种电子总成的侧视图。请参考图7，本实施例的电子总成10包含图1至图6中任一实施例的线路板100及一晶片封装体12。晶片封装体12可经由覆晶接合技术（例如焊球14）连接至线路板100的封装接合区100a。
图8是图7的晶片的局部的仰视立体图。请参考图8，晶片封装体12例如是包括封装基板及安装在封装基板上的晶片，在图8中仅绘示局部的封装基板。晶片封装体12具有两个封装接地接垫12a及连接所述封装接地接垫12a的一封装走线12b，且各该封装接地接垫12a（例如经由焊球14）电连接至对应的接地接垫（例如图3及图5的第一接地接垫114）。因此，通过本发明的线路板的设计，连接所述封装接地接垫12a的一封装走线12b亦可成为与其相邻信号路径的参考。另外，配合本发明的线路板的设计，也可以提高封装接地接垫12a的分布密度。
综上所述，本发明在信号走线的同层或相邻层增加接地走线，以获得良好的参考效果，因而提升信号传输品质。本发明可通过接地导孔来连接这些接地走线及接地平面，并且配合电子总成的封装接地接垫的安排，以获得良好的参考效果。在本发明中，连接这些封装接地接垫的封装走线亦可成为与其相邻信号路径的参考。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10：电子总成
12：晶片封装体
12a：封装接地接垫
12b：封装走线
14：焊球
100：线路板
100a：封装接合区
110：第一图案化导体层
112：第一信号接垫
114：第一接地接垫
116：第一信号走线
118：第一接地走线
120：第二图案化导体层
122：第二信号接垫
124：第二接地接垫
126：第二信号走线
128：第二接地走线
130：第三图案化导体层
132：接地平面
140：第四图案化导体层
151：第一介电层
152：第二介电层
153：第三介电层
160：信号导孔
171：第一接地导孔
172：第二接地导孔
D1、D2：外径。
Claims (20)
1.一种线路板，其特征在于，具有一封装接合区，该线路板包括：
一第一图案化导体层，具有多个第一信号接垫、多个第一接地接垫、多个第一信号走线及多个第一接地走线，其中所述第一信号接垫及所述第一接地接垫位于该封装接合区，各该第一信号走线延伸至该封装接合区而连接对应的该第一信号接垫，且各该第一接地走线延伸至该封装接合区而连接对应的该第一接地接垫；以及
一第二图案化导体层，与该第一图案化导体层隔离，并具有多个第二信号接垫、多个第二接地接垫、多个第二信号走线及多个第二接地走线，其中各该第二信号走线延伸至该封装接合区而连接对应的该第二信号接垫，各该第二接地走线延伸至该封装接合区而连接对应的该第二接地接垫，该第二接地走线在该第一图案化导体层上的正投影局部重叠于至少一该第一信号走线，且该第一接地走线在该第二图案化导体层上的正投影局部重叠于至少一该第二信号走线。
2.根据权利要求1所述的线路板，其特征在于，所述第一信号走线与所述第一接地走线交替排列。
3.根据权利要求1所述的线路板，其特征在于，所述第二信号走线与所述第二接地走线交替排列。
4.根据权利要求1所述的线路板，其特征在于，还包括：
一第一接地导孔，位于该封装接合区内，并将该第一接地接垫连接至该第二接地接垫；以及
一第二接地导孔，位于该封装接合区外，并将该第一图案化导体层的位于该封装接合区外的第一接地接垫连接至该第二图案化导体层的位于该封装接合区外的第二接地接垫，
其中该第一接地导孔的外径小于该第二接地导孔的外径。
5.根据权利要求4所述的线路板，其特征在于，该第一接地导孔为激光钻孔的导孔，该第二接地导孔为机械钻孔的导孔。
6.根据权利要求1所述的线路板，其特征在于，还包括：
一第三图案化导体层，与该第二图案化导体层隔离，并具有一接地平面。
7.根据权利要求6所述的线路板，其特征在于，还包括：
一第一接地导孔，位于该封装接合区内，并将该第一接地接垫连接至该第二接地接垫；以及
一第二接地导孔，位于该封装接合区外，并将该第一图案化导体层的位于该封装接合区外的第一接地接垫、该第二图案化导体层的位于该封装接合区外第二接地接垫及该接地平面连接在一起。
8.根据权利要求6所述的线路板，其特征在于，还包括：
一第一介电层，配置于该第一图案化导体层与该第二图案化导体层之间，用以隔离该第一图案化导体层与该第二图案化导体层；以及
一第二介电层，配置于该第二图案化导体层与该第三图案化导体层之间，用以隔离该第二图案化导体层与该第三图案化导体层，
其中该第二介电层的厚度大于该第一介电层的厚度。
9.根据权利要求8所述的线路板，其特征在于，还包括：
一第四图案化导体层，与该第三图案化导体层隔离；以及
一第三介电层，配置于该第三图案化导体层与该第四图案化导体层之间，用以隔离该第三图案化导体层与该第四图案化导体层。
10.根据权利要求1所述的线路板，其特征在于，该线路板用以耦接位于该封装接合区的一晶片封装体，且该晶片封装体具有分别对应于所述第一接地接垫的多个封装接地接垫。
11.一种电子总成，其特征在于，包括：
一线路板，具有一封装接合区，并包括：
一第一图案化导体层，具有多个第一信号接垫、多个第一接地接垫、多个第一信号走线及多个第一接地走线，其中所述第一信号接垫及所述第一接地接垫位于该封装接合区，各该第一信号走线延伸至该封装接合区而连接对应的该第一信号接垫，各该第一接地走线延伸至该封装接合区而连接对应的该第一接地接垫；以及
一第二图案化导体层，与该第一图案化导体层隔离，并具有多个第二信号接垫、多个第二接地接垫、多个第二信号走线及多个第二接地走线，其中各该第二信号走线延伸至该封装接合区而连接对应的该第二信号接垫，各该第二接地走线延伸至该封装接合区而连接对应的该第二接地接垫，该第二接地走线在该第一图案化导体层上的正投影局部重叠于至少一该第一信号走线，该第一接地走线在该第二图案化导体层上的正投影局部重叠于至少一该第二信号走线；以及
一晶片封装体，耦接至该线路板的该封装接合区。
12.根据权利要求11所述的电子总成，其特征在于，所述第一信号走线与所述第一接地走线交替排列。
13.根据权利要求11所述的电子总成，其特征在于，所述第二信号走线与所述第二接地走线交替排列。
14.根据权利要求11所述的电子总成，其特征在于，该线路板还包括：
一第一接地导孔，位于该封装接合区内，并将该第一接地接垫连接至该第二接地接垫；以及
一第二接地导孔，位于该封装接合区外，并将该第一图案化导体层的位于该封装接合区外的第一接地接垫连接至该第二图案化导体层的位于该封装接合区外的第二接地接垫，
其中该第一接地导孔的外径小于该第二接地导孔的外径。
15.根据权利要求14所述的电子总成，其特征在于，该第一接地导孔为激光钻孔的导孔，该第二接地导孔为机械钻孔的导孔。
16.根据权利要求11所述的电子总成，其特征在于，该线路板还包括：
一第三图案化导体层，与该第二图案化导体层隔离，并具有一接地平面。
17.根据权利要求16所述的电子总成，其特征在于，该线路板还包括：
一第一接地导孔，位于该封装接合区内，并将该第一接地接垫连接至该第二接地接垫；以及
一第二接地导孔，位于该封装接合区外，并将该第一图案化导体层的位于该封装接合区外的第一接地接垫、该第二图案化导体层的位于该封装接合区外的第二接地接垫及该接地平面连接在一起。
18.根据权利要求16所述的电子总成，其特征在于，该线路板还包括：
一第一介电层，配置于该第一图案化导体层与该第二图案化导体层之间，用以隔离该第一图案化导体层与该第二图案化导体层；以及
一第二介电层，配置于该第二图案化导体层与该第三图案化导体层之间，用以隔离该第二图案化导体层与该第三图案化导体层，
其中该第二介电层的厚度大于该第一介电层的厚度。
19.根据权利要求18所述的电子总成，其特征在于，该线路板还包括：
一第四图案化导体层，与该第三图案化导体层隔离；以及
一第三介电层，配置于该第三图案化导体层与该第四图案化导体层之间，用以隔离该第三图案化导体层与该第四图案化导体层。
20.根据权利要求11所述的电子总成，其特征在于，该晶片封装体具有多个封装接地接垫及连接所述封装接地接垫的一封装走线，且各该封装接地接垫电连接至对应的第一接地接垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010439.2A CN103889145B (zh) | 2014-01-09 | 2014-01-09 | 线路板及电子总成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010439.2A CN103889145B (zh) | 2014-01-09 | 2014-01-09 | 线路板及电子总成 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103889145A true CN103889145A (zh) | 2014-06-25 |
| CN103889145B CN103889145B (zh) | 2017-01-18 |
Family
ID=50957804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410010439.2A Active CN103889145B (zh) | 2014-01-09 | 2014-01-09 | 线路板及电子总成 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103889145B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280603A (zh) * | 2015-04-09 | 2016-01-27 | 上海兆芯集成电路有限公司 | 电子封装组件 |
| CN105682342A (zh) * | 2016-02-25 | 2016-06-15 | 广东欧珀移动通信有限公司 | 电路板及终端 |
| US9788425B2 (en) | 2015-04-09 | 2017-10-10 | Via Alliance Semiconductor Co., Ltd. | Electronic package assembly |
| CN107623989A (zh) * | 2017-10-24 | 2018-01-23 | 广东欧珀移动通信有限公司 | 印刷电路板及移动终端 |
| CN108133263A (zh) * | 2016-12-01 | 2018-06-08 | 上海兆芯集成电路有限公司 | 神经网络单元 |
| CN112218424A (zh) * | 2020-08-12 | 2021-01-12 | 上海兆芯集成电路有限公司 | 接点排列、线路板及电子总成 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246112B1 (en) * | 1998-06-11 | 2001-06-12 | Intel Corporation | Interleaved signal trace routing |
| US6232560B1 (en) * | 1998-12-08 | 2001-05-15 | Hon Hai Precision Ind. Co., Ltd. | Arrangement of printed circuit traces |
-
2014
- 2014-01-09 CN CN201410010439.2A patent/CN103889145B/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280603A (zh) * | 2015-04-09 | 2016-01-27 | 上海兆芯集成电路有限公司 | 电子封装组件 |
| TWI581392B (zh) * | 2015-04-09 | 2017-05-01 | 上海兆芯集成電路有限公司 | 電子封裝組件 |
| US9788425B2 (en) | 2015-04-09 | 2017-10-10 | Via Alliance Semiconductor Co., Ltd. | Electronic package assembly |
| CN105280603B (zh) * | 2015-04-09 | 2018-01-26 | 上海兆芯集成电路有限公司 | 电子封装组件 |
| CN105682342A (zh) * | 2016-02-25 | 2016-06-15 | 广东欧珀移动通信有限公司 | 电路板及终端 |
| CN105682342B (zh) * | 2016-02-25 | 2018-12-11 | 广东欧珀移动通信有限公司 | 电路板及终端 |
| CN108133263A (zh) * | 2016-12-01 | 2018-06-08 | 上海兆芯集成电路有限公司 | 神经网络单元 |
| CN108133263B (zh) * | 2016-12-01 | 2022-02-25 | 上海兆芯集成电路有限公司 | 神经网络单元 |
| CN107623989A (zh) * | 2017-10-24 | 2018-01-23 | 广东欧珀移动通信有限公司 | 印刷电路板及移动终端 |
| CN112218424A (zh) * | 2020-08-12 | 2021-01-12 | 上海兆芯集成电路有限公司 | 接点排列、线路板及电子总成 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103889145B (zh) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111316434B (zh) | 具有差分同轴通孔的电子衬底 | |
| CN103889145A (zh) | 线路板及电子总成 | |
| TWI572256B (zh) | 線路板及電子總成 | |
| JP4761524B2 (ja) | プリント配線板及びプリント回路板 | |
| US8120927B2 (en) | Printed circuit board | |
| US20070176281A1 (en) | Semiconductor package | |
| US10244629B1 (en) | Printed circuit board including multi-diameter vias | |
| CN103379737B (zh) | 印刷电路板 | |
| US8289727B2 (en) | Package substrate | |
| CN110622306B (zh) | 低串扰垂直连接接口 | |
| JP2011198827A (ja) | 配線基板 | |
| TWI586233B (zh) | 天線整合式封裝結構及其製造方法 | |
| CN108432355A (zh) | 凹穴式电路板 | |
| US9681554B2 (en) | Printed circuit board | |
| CN105323956A (zh) | 布线基板 | |
| US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
| US10332826B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
| US9480146B2 (en) | Wiring board | |
| CN103730446A (zh) | 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法 | |
| US11856702B2 (en) | Adapter board, method for manufacturing the same and circuit board assembly using the same | |
| TWI538117B (zh) | 半導體封裝 | |
| CN106550531A (zh) | 电路板 | |
| JP6419022B2 (ja) | 高周波回路モジュール | |
| JP2015170682A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd. Address before: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |