CN112218424A - 接点排列、线路板及电子总成 - Google Patents

接点排列、线路板及电子总成 Download PDF

Info

Publication number
CN112218424A
CN112218424A CN202011174715.0A CN202011174715A CN112218424A CN 112218424 A CN112218424 A CN 112218424A CN 202011174715 A CN202011174715 A CN 202011174715A CN 112218424 A CN112218424 A CN 112218424A
Authority
CN
China
Prior art keywords
contacts
contact
signal
arrangement
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011174715.0A
Other languages
English (en)
Inventor
张乃舜
陈咏涵
何秀雯
陈再生
谭昌黎
康俊彦
吴信宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Publication of CN112218424A publication Critical patent/CN112218424A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/722—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
    • H01R12/727—Coupling devices presenting arrays of contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]

Abstract

本发明公开一种接点排列、线路板及电子总成。该接点排列包括多个接点。这些接点交错地排列。这些接点其中的多个组成至少一接点组。至少一接点组包括一第一接点及六第二接点。这些第二接点排列在第一接点的周围。当第一接点是信号接点时，这些第二接点其中的三个是电源接点或接地接点且彼此不相邻。

Description

接点排列、线路板及电子总成
技术领域
本发明涉及一种接点排列，且特别涉及一种接点排列、线路板及电子总成。
背景技术
平面栅格阵列(Land Grid Array，以下简称LGA)是一种芯片封装类型，其将多个接垫以格状阵列的形式排列在芯片封装元件的底部。目前桌上型计算机的中央处理器(CPU)已广泛地采用LGA，并经由对应的插座连接器来安装在计算机的主机板上。对应的插座连接器具有多个弹性端子，各弹性端子的一端焊接至主机板，而各弹性端子的另一端接触中央处理器的接垫。虽然LGA可提供较高的接点密度，但弹性端子之间的信号传递容易相互干扰。
发明内容
本发明提供一种接点排列，用以改善信号传输的质量。
本发明提供一种线路板，用以改善信号传输的质量。
本发明提供一种电子总成，用以改善信号传输的质量。
本发明的一实施例的接点排列包括多个接点。这些接点交错地排列。这些接点其中的多个组成至少一接点组。至少一接点组包括一第一接点及六第二接点。当第一接点是信号接点时，这些第二接点其中的三个是电源接点或接地接点且彼此不相邻。
本发明的另一实施例的线路板具有一表面及位于表面的多个接点。这些接点的位置分布及电气性质如同上述实施例的任一接点排列的位置分布及电气性质。
本发明的另一实施例的电子总成包括一芯片封装体、一主机板及安装在主机板上的一插座电连接器。芯片封装体具有一表面及位于表面的多个接点。这些接点的位置分布及电气性质上述实施例所述的任一接点排列的位置分布及电气性质，这些接点分别接触插座电连接器的多个弹性端子，且这些弹性端子各自焊接至主机板。
基于上述，在本发明的上述实施例中，将多个第二接点排列在第一接点，并设定这些第一接点及这些第二接点的电气性质，使得作为信号接点的第一接点能够参考到相同数量的作为电源接点或接地接点的这些第二接点，因而具有相同的高频电气特性，进而改善信号传输的质量。
附图说明
图1A是依照本发明的一实施例的一种接点排列的示意图。
图1B是图1A的接点组的示意图。
图2是依照本发明的另一实施例的一种接点排列的示意图。
图3是依照本发明的另一实施例的一种接点排列的示意图。
图4A是依照本发明的另一实施例的一种接点排列的示意图。
图4B是图4A的接点组的示意图。
图5A是依照本发明的另一实施例的一种接点排列的示意图。
图5B是图5A的接点组的示意图。
图6是依照本发明的另一实施例的一种接点排列的示意图。
图7是依照本发明的另一实施例的一种电子总成的示意图。
【符号说明】
50:电子总成
60:芯片封装体
60a:表面
61:接点
62:芯片封装基板
70:插座电连接器
71:弹性端子
80:主机板
81:接点
100:接点排列
100a:接点
101:接点组
101a:第一接点
101a-1:第一接点
101a-2第一接点
101b:第二接点
101b-1:第二接点
101b-2:第二接点
101b-3:第二接点
C:连线
D1:第一方向
D2:第二方向
L:直线
具体实施方式
请参考图1A及图1B，在本实施例中，接点排列100包括多个接点100a。这些接点100a交错地排列(staggered)，所谓交错排列是指第一方向D1上的相邻两行的接点100a，在第二方向D2上的投影不会重叠，同样的，在第二方向D2上的相邻两列的接点100a，在第一方向D1上的投影不会重叠。这些接点100a其中的多个组成至少一接点组101。在本实施例中，这些接点100a其中的多个组成多个接点组101。各接点组101包括一第一接点101a及六第二接点101b。这些第二接点101b排列100在第一接点101a的周围。第一接点101a的右侧以一横杠标示，而第二接点101b的右侧以两横杠标示。在本实施例中，第一接点101a是电源接点(以P标示)，这些第二接点101b是信号接点(以S标示)。在另一实施例中，第一接点101a也可以是接地接点(以G标示)。当第一接点101a是电源或接地接点，及这些第二接点101b是信号接点时，第一(电源或接地)接点101a可以做为第二(信号)接点101b的电性上的回流路径(return path)，具有屏蔽(shielding)效果。
请参考图1B，就同一接点组101而言，第一接点101a与各第二接点101b等距。换句话说，就同一接点组101而言，第一接点101a的中心点与任一第二接点101b的中心点之间的距离与第一接点101a的中心点与另一第二接点101b的中心点的距离相等。此外，第一接点101a的中心点与任一第二接点101b的中心点之间的距离与任二相邻的第二接点101b之间的中心点的距离相等。上述第一接点101a与第二接点101b布局成以第一接点101a为中心，第二接点101b等距环绕第一接点101a四周的虚拟的正六边形。值得一提的是，以同一接点组101而言，当第一接点101a是电源接点，及这些第二接点101b是信号接点时，每一个第二(信号)接点101b都可以对应到相同数量(例如：1个)的第一(电源)接点101a，其中所对应的第一(电源)接点101a位于同一接点组101的中心点。而且，因为第一(电源)接点101a与各第二(信号)接点101b等距，所以每一个第二(信号)接点101b因为有共用的参考点，从而有几乎相近的高频电器特性。另外，因为同一接点组101布局成虚拟的六边形，所以第一接点101a与各第二接点101b彼此靠近，电性上有较短的回流路径、较好的噪声屏蔽，从而受到外界的干扰较小。
请再参考图1A，在本实施例中，这些接点组101彼此独立，意即这些接点组101没有共用第二接点101b的情况。此外，请参考图2，在本实施例中，这些接点组101共用这些第二接点101b其中的一个。另外，请参考图3，在本实施例中，这些接点组101共用这些第二接点101b其中的二个。对图2及图3的实施例而言，相邻的二接点组101共用至少一个第二接点101b，如此在接点布局上，相同线路板的面积可以安排更多的接点组101。此外，每一个接点组101布局为虚拟的正六边形，当相邻的二虚拟的正六边形有部分重叠时，相同的线路板面积可以安排更多的虚拟的正六边形，即更多的接点组101。
请参考图4A及图4B，在本实施例中，就同一接点组101而言，第一接点101a是信号接点，这些第二接点101b其中的三个101b-1是接地接点且彼此不相邻。在另一实施例中，这些第二接点101b-1其中的三个也可以是电源接点。在本实施例中，以同一接点组101而言，当第一接点101a是信号接点且这些第二接点101b-1是接地接点时，每一个第一(信号)接点101a都可以对应到相同数量(例如：3个)的第二(接地)接点101b-1，而且因为第一(信号)接点101a与各第二(接地)接点101b-1等距，所以每一个第一(信号)接点101a有共用的参考点，从而有几乎相近的高频电器特性。此外，各接点组101的第一接点101a(即信号接点)在电性上可参考到作为接地接点或电源接点的三个第二接点101b-1，作为电性上的回流路径，进而有较佳的噪声屏蔽效果。
请再参考图4A，在本实施例中，第一接点101a是信号接点，且这些第二接点101b其中的其他三个101b-2(101b)也是信号接点，作为电源接点或接地接点的这些第二接点101b-1与作为信号接点的这些第二接点101b-2更交替地排列在作为信号接点的第一接点101a的周围。此外，任二相邻的这些接点组101共用这些第二接点101b其中的二个(相邻的一第二(接地)接点101b-1和一第二接点(信号)101b-2))。也就是说，以每一个接点组101布局为虚拟的正六边形而言，当相邻的二虚拟的正六边形中的一第二(接地或电源)接点101b-1和一第二接点(信号)101b-2共用时，共用的第二(信号)接点101b-2也可在电性上参考到周围等距的三个第二(接地或电源)接点101b-1，而作为回流路径(return path)。对图4A及图4B的实施例而言，相邻的二接点组101共用至少二个第二接点(一个101b-1和一个101b-2)，如此在接点布局上，相同的线路板面积可以安排更多的接点组101。此外，每一个接点组101布局为虚拟的正六边形，当相邻的二虚拟的正六边形有部分重叠时，相同的线路板面积可以安排更多的虚拟的六边形，即更多的接点组101。
请再参考图4B，在第一接点101a与这些第二接点101b其中的一个排列在一直线L，且这些第二接点101b的位置分布及电气性质(例如信号S、电源P、接地G等)相对于直线L彼此对称。
图1A、图2及图3的实施例的接点排列100可应用于单端单向信号的接点排列，例如DDR4(Double-Data-Rate Fourth Generation Synchronous Dynamic Random AccessMemory)的CMD信号和Ctrl信号的接点排列，详细的说明是，第一接点101a是电源或是接地接点，第二接点101b是CMD信号或Ctrl信号，这些第二接点101b各自以第一接点101a作为电性上的参考点。图4A的实施例的接点排列100可应用于单端双向信号的接点排列，例如DDR4的Data信号的接点排列，详细的说明是，第一接点101a是Data信号接点，第二接点101b-2是电源或是接地接点，第一接点101a以周围的多个第二接点101b-2作为电性上的参考点。
请参考图5A及图5B，在本实施例中，接点排列100包括多个接点100a交错地排列，所谓交错排列是指第一方向D1上的相邻两行的接点100a，在第二方向D2上的投影不会重叠，同样的，在第二方向D2上的相邻两列的接点100a，在第一方向D1上的投影不会重叠。这些接点100a其中的多个组成至少一接点组101。在本实施例中，这些接点100a其中的多个组成多个接点组101。各接点组101包括一对第一接点101a(101a-1和101a-2)及八第二接点101b(2个101b-1、4个101b-2和2个101b-3)。这对第一接点101a是一对差分信号接点。这八第二接点101b排列100在这对第一接点101a的周围。
请再参考图5B，在本实施例中，这些第二接点101b其中的二个101b-1沿着垂直于这对第一接点101a的连线C的一直线L来排列，且这些第二接点101b其中的其他六个(4个第二接点101b-2和2个第二接点101b-3)的位置分布及电气性质相对于直线L彼此对称，即直线L可视为对称轴。进一步说，这对第一接点101a、经过直线L的这两个第二接点101b-1以及在直线L的上方的这三个第二接点101b(2个第二接点101b-2和1个第二接点101b-3)构成一虚拟的正六边形，而这对第一接点101a、经过直线L的这两个第二接点101b-2以及在直线L的下方的这三个第二接点101b(2个第二接点101b-2和1个第二接点101b-3)构成另一虚拟的正六边形。因此，基于上下对称的关系，经过直线L的这两个第二接点101b-1具有相同的电气性质，例如同样为接地接点，而在直线L上方的这三个第二接点101b与在直线L下方的这三个第二接点101b分别具有同样的电气性质，例如同样依序是信号接点101b-2、电源接点101b-3及信号接点101b-2。而上述因为对称而具有同样的电器性质，对于这对第一(差分信号)接点101a是重要且必须的。
请再参考图5B，在本实施例中，这对第一接点101a其中的一个101a-1与其周围的这些第二接点101b(101b-1、101b-2、101-3)和这对第一接点101a其中的另一个101a-2等距。此外，在本实施例中，在这对第一接点101a其中的一个101a-1的周围的作为电源接点的这些第二接点101b-3的数量相同于在这对第一接点101a其中的另一个101a-2的周围的作为电源接点的这些第二接点101b-3的数量(例如：1个)，且在这对第一接点101a其中的一个101a-1的周围的作为接地接点的这些第二接点101b-1的数量相同于在这对第一接点101a其中的另一个101a-2的周围的作为接地接点的这些第二接点101b-1的数量(例如:1个)。上述的电源接点或接地接点，可以作为这对第一接点的在电性上的回流路径，也可以作为噪声的屏蔽。
请再参考图5A，在本实施例中，这些接点组101彼此独立，意即这些接点组101没有共用第二接点101b的情况。此外，请参考图6，在本发明中，至少一接点组101的数量包括多个，且这些接点组101的两相邻者共用这些第二接点101b其中的至少一个。在图6的第一方向D1上的2个相邻的接点组101，则有3个第二接点101b共用。
图5A的实施例的接点排列100可应用于具有多个成对的差分信号的接点排列，例如PCI-E(Peripheral Component Interconnect-Express)、USB 3.0(Universal SerialBus 3.0)的差分信号对的接点排列。详细的说明是，这对第一接点101a是差分信号接点，第二接点101b-1/101b-3是接地/电源接点。这对第一接点101a是以第二接点101b-1/101b-3作为电性上的参考点，并且各自的第一接点101a会对应相同数目的第二接点101b-1/101b-3，且第二接点101b-1/101b-3在空间布局上具有对称性。
请参考图7，在本实施例中，电子总成50包括一芯片封装体60、一主机板80及安装在主机板80上的一插座电连接器70，芯片封装体60具有一表面60a及位于表面的多个接点61，这些接点61的位置分布及电气性质如同上述任一实施例的接点排列100的位置分布及电气性质，这些接点61分别接触插座电连接器70的多个弹性端子71，且这些弹性端子71各自焊接至主机板80。芯片封装体60具有一芯片封装基板62，其具有表面60a及位于表面60a的这些接点61。芯片封装基板62可视为一线路板，而主机板80也可视为一线路板。此外，主机板80具有多个接点81，用以分别与这些弹性端子71焊接。类似芯片封装基板62的这些接点61，这些弹性端子71的位置分布及电气性质亦对应如同上述任一实施例的接点排列100的位置分布及电气性质，而这些接点81的位置分布及电气性质亦对应如同上述任一实施例的接点排列100的位置分布及电气性质。
综上所述，在本发明的上述实施例中，将多个第二接点排列在第一接点或一对第一接点的周围，并设定这些第一接点及这些第二接点的电气性质，使得作为信号接点的第一接点或作为一对差分信号接点的这对第一接点能够参考到相同数量的作为电源接点或接地接点的这些第二接点，因而具有相同的高频电气特性，进而改善信号传输的质量。

Claims (17)

1.一种接点排列，包括：
多个接点，交错地排列，其中这些接点其中的多个组成至少一接点组，该至少一接点组包括：
一第一接点；以及
六第二接点，排列在该第一接点的周围，其中
当该第一接点是信号接点时，这些第二接点其中的三个是电源接点或接地接点且彼此不相邻。
2.如权利要求1所述的接点排列，其中该第一接点与各该第二接点等距。
3.如权利要求1所述的接点排列，其中该至少一接点组的数量包括二个，且这些接点组彼此独立。
4.如权利要求1所述的接点排列，其中当该第一接点是信号接点，且这些第二接点其中的其他三个是信号接点时，作为电源接点或接地接点的这些第二接点与作为信号接点的这些第二接点交替地排列在作为信号接点的该第一接点的周围。
5.如权利要求1所述的接点排列，其中该至少一接点组的数量包括多个，这些接点组共用这些第二接点其中的二个，且任二相邻的这些接点组共用这些第二接点其中的二个。
6.如权利要求1所述的接点排列，其中在该第一接点与这些第二接点其中的一个排列在一直线，且这些第二接点的位置分布及电气性质相对于该直线彼此对称。
7.如权利要求1所述的接点排列，其中该第一接点与这些第二接点布局成以该第一接点为中心，且这些第二接点等距环绕该第一接点四周的虚拟的正六边形。
8.一种线路板，具有一表面及位于该表面的一接点排列，该接点排列包括：
多个接点，交错地排列，其中这些接点其中的多个组成至少一接点组，该至少一接点组包括：
一第一接点；以及
六第二接点，排列在该第一接点的周围，其中
当该第一接点是信号接点时，这些第二接点其中的三个是电源接点或接地接点且彼此不相邻。
9.如权利要求8所述的线路板，其中该第一接点与各该第二接点等距。
10.如权利要求8所述的线路板，其中当该第一接点是信号接点，且这些第二接点其中的其他三个是信号接点时，作为电源接点或接地接点的这些第二接点与作为信号接点的这些第二接点交替地排列在作为信号接点的该第一接点的周围。
11.如权利要求8所述的线路板，其中在该第一接点与这些第二接点其中的一个排列在一直线，且这些第二接点的位置分布及电气性质相对于该直线彼此对称。
12.如权利要求8所述的线路板，其中该线路板是芯片封装基板。
13.如权利要求8所述的线路板，其中该线路板是用于安装弹性端子型插座电连接器的主机板。
14.一种电子总成，包括一芯片封装体、一主机板及安装在该主机板上的一插座电连接器，其中该芯片封装体具有一表面及位于该表面的一接点排列，这些接点排列包括多个接点，这些接点交错地排列，这些接点分别接触该插座电连接器的多个弹性端子，且这些弹性端子各自焊接至该主机板，其中这些接点其中的多个组成至少一接点组，该至少一接点组包括：
一第一接点；以及
六第二接点，排列在该第一接点的周围，其中
当该第一接点是信号接点时，这些第二接点其中的三个是电源接点或接地接点且彼此不相邻。
15.如权利要求14所述的电子总成，其中该第一接点与各该第二接点等距。
16.如权利要求14所述的电子总成，其中当该第一接点是信号接点，且这些第二接点其中的其他三个是信号接点时，作为电源接点或接地接点的这些第二接点与作为信号接点的这些第二接点交替地排列在作为信号接点的该第一接点的周围。
17.如权利要求14所述的电子总成，其中在该第一接点与这些第二接点其中的一个排列在一直线，且这些第二接点的位置分布及电气性质相对于该直线彼此对称。
CN202011174715.0A 2020-08-12 2020-10-28 接点排列、线路板及电子总成 Pending CN112218424A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109127289A TWI760815B (zh) 2020-08-12 2020-08-12 接點排列、線路板及電子總成
TW109127289 2020-08-12

Publications (1)

Publication Number Publication Date
CN112218424A true CN112218424A (zh) 2021-01-12

Family

ID=74057358

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011174715.0A Pending CN112218424A (zh) 2020-08-12 2020-10-28 接点排列、线路板及电子总成
CN202011174711.2A Pending CN112218423A (zh) 2020-08-12 2020-10-28 接点排列、线路板及电子总成

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011174711.2A Pending CN112218423A (zh) 2020-08-12 2020-10-28 接点排列、线路板及电子总成

Country Status (3)

Country Link
US (1) US11316305B2 (zh)
CN (2) CN112218424A (zh)
TW (1) TWI760815B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793874B (zh) * 2021-11-24 2023-02-21 威盛電子股份有限公司 接點排列及電子總成

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103889145A (zh) * 2014-01-09 2014-06-25 上海兆芯集成电路有限公司 线路板及电子总成
US9504156B1 (en) * 2006-04-07 2016-11-22 Altera Corporation Distribution of return paths for improved impedance control and reduced crosstalk
US20190307009A1 (en) * 2018-03-28 2019-10-03 Zhichao Zhang Selective ground flood around reduced land pad on package base layer to enable high speed land grid array (lga) socket

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
US6994569B2 (en) * 2001-11-14 2006-02-07 Fci America Technology, Inc. Electrical connectors having contacts that may be selectively designated as either signal or ground contacts
CN2667707Y (zh) * 2003-08-27 2004-12-29 中航光电科技股份有限公司 一种闭口式插孔
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
US7867032B2 (en) 2008-10-13 2011-01-11 Tyco Electronics Corporation Connector assembly having signal and coaxial contacts
WO2017052656A1 (en) 2015-09-25 2017-03-30 Intel Corporation Microelectronic package communication using radio interfaces connected through waveguides

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9504156B1 (en) * 2006-04-07 2016-11-22 Altera Corporation Distribution of return paths for improved impedance control and reduced crosstalk
CN103889145A (zh) * 2014-01-09 2014-06-25 上海兆芯集成电路有限公司 线路板及电子总成
US20190307009A1 (en) * 2018-03-28 2019-10-03 Zhichao Zhang Selective ground flood around reduced land pad on package base layer to enable high speed land grid array (lga) socket

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793874B (zh) * 2021-11-24 2023-02-21 威盛電子股份有限公司 接點排列及電子總成

Also Published As

Publication number Publication date
TWI760815B (zh) 2022-04-11
TW202207534A (zh) 2022-02-16
CN112218423A (zh) 2021-01-12
US11316305B2 (en) 2022-04-26
US20220052488A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
USRE39153E1 (en) Connector with integral transmission line bus
US10109956B2 (en) Electrical connector having high frequency performance and shortened overall length
TW580783B (en) Connector for high-speed signal transmission and connector for high-speed differential signal transmission
US6641411B1 (en) Low cost high speed connector
US20110007487A1 (en) Lsi package, printed board and electronic device
TWI558027B (zh) 電連接器
CN112218425A (zh) 接点排列、线路板及电子总成
CN109691241B (zh) 在竖直电连接件中提供互电容的电路和方法
CN103988375A (zh) 带有屏蔽的插塞式连接器
US7510402B2 (en) Electrical connector
CN112218424A (zh) 接点排列、线路板及电子总成
US10177511B2 (en) Electrical connector
WO2021168873A1 (zh) 一种多级连接器组件及母连接器
TWI506756B (zh) 晶片模組及電路板
TWI483489B (zh) 電連接器及其組合
CN103311745A (zh) 电连接器及其组件
US20240072463A1 (en) Circuit board, contact arrangment, and electronic assembly
TWI574473B (zh) 電連接器組合
CN109687204A (zh) 电连接器
CN211530331U (zh) 电连接器的基板结构
TWI717976B (zh) Usb a母座連接器
TWI735781B (zh) 電連接器組合及其內插件
WO2022007240A1 (zh) 多极连接器
CN117878677A (zh) 连接器母座、电路板组件、连接器和电子设备
TW202412566A (zh) 線路板、接點排列、及電子總成

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Applicant after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CB02 Change of applicant information