CN117878677A - 连接器母座、电路板组件、连接器和电子设备 - Google Patents

Abstract

本申请的实施例提供了一种连接器母座、电路板组件、连接器和电子设备，涉及连接器技术领域，用于降低信号损耗。该连接器母座包括多个信号传输件，多个信号传输件包括多个第一信号传输件和多个第二信号传输件。第一信号传输件被配置为传输具有传输速率大于或等于预设速率的信号，第二信号传输件被配置为传输接地信号。信号传输件包括第一连接端和第二连接端，第一连接端用于与电路板连接，第二连接端用于与连接器公头连接。多个信号传输件的第一连接端阵列排布为第一阵列图案，多个第一信号传输件的第一连接端位于第一阵列图案的最外围；且，多个第一信号传输件的第一连接端，环绕至少一个第二信号传输件的第一连接端。

Description

连接器母座、电路板组件、连接器和电子设备

技术领域

本申请的实施例涉及连接器的技术领域，尤其涉及一种连接器母座、电路板组件、连接器和电子设备。

背景技术

连接器作为电子设备的信号传输的一种重要部件，用于连接两个有源器件，以进行电流或信号的传输。其中，随着信息技术的快速发展，电子设备的信号传输的要求日益提高，高速连接器开始应用于越来越多的领域。但是，相关技术中的高速连接器的信号损耗较高。

发明内容

本申请的实施例提供一种连接器母座、电路板组件、连接器和电子设备，能够降低信号损耗。

为达到上述目的，本申请的实施例提供了如下技术方案：

一方面，提供一种连接器母座。该连接器母座包括多个信号传输件，所述多个信号传输件包括多个第一信号传输件和多个第二信号传输件。所述第一信号传输件被配置为传输具有传输速率大于或等于预设速率的信号，所述第二信号传输件被配置为传输接地信号。所述信号传输件包括第一连接端和第二连接端，所述第一连接端被配置为与电路板连接，所述第二连接端被配置为与连接器公头连接。所述多个信号传输件的第一连接端阵列排布为第一阵列图案，所述多个第一信号传输件的第一连接端位于所述第一阵列图案的最外围；且，所述多个第一信号传输件的第一连接端，环绕至少一个第二信号传输件的第一连接端。

本申请实施例的连接器母座中，第一信号传输件被配置为传输具有传输速率大于或等于预设速率的信号，且第一信号传输件的第一连接端位于第一阵列图案的最外围，这样在多个信号传输件的第一连接端与电路板连接后，传输高速信号(传输速率大于或等于预设速率的信号)的导电线可以直接布置于电路板的表面，避免该导电线通过导电过孔转接至电路板的内侧走线，避免导电过孔带来的损耗，降低高速信号传输的损耗，提升高速信号的传输速率及准确性。

此外，第二信号传输件被配置为传输接地信号，且部分第二信号传输件的第一连接端被环绕在多个第一信号传输件的第一连接端内，如此能够将传输接地信号的导电线通过导电过孔转接至电路板的内侧走线，可以缩减通过转接至电路板的内侧走线的导电线所占用的面积，从而有利于减少电路板的层数，根据实际场景不同可能减少2～4层板材，降低成本。

在一些实施方式中，位于所述第一阵列图案的最外围的多个第一连接端中，相邻的两个第一信号传输件的第一连接端之间设有第二信号传输件的第一连接端。

其中，第二信号传输件传输接地信号，第二信号传输件能够起到电磁屏蔽的功能。在这种情况下，将第二信号传输件设置于两个第一信号传输件之间，可以提升两个第一信号传输件之间的电磁屏蔽效果，从而可以降低第一信号传输件所传输的信号的损耗，提高信噪比，从而提高第一信号传输件上所传输的信号的准确性。

在一些实施方式中，多个第一信号传输件包括差分信号传输对，每个差分信号传输对包括相邻设置的两个第一信号传输件。位于第一阵列图案的最外围的多个第一连接端中，任意相邻的两个差分信号传输对的第一连接端之间，设有第二信号传输件的第一连接端。

在这种情况下，高速信号可以使用差分对的形式传输，可以降低信号之间串扰，提高信号传输的准确性。任意相邻的两个差分信号传输对的第一连接端之间设有第二信号传输件的第一连接端，从而降低差分信号之间串扰，提高信号传输的准确性。

在一些实施方式中，位于所述第一阵列图案的最外围的所述多个第一连接端中，任意相邻的两个所述差分信号传输对的第一连接端之间，设有的所述第二信号传输件的第一连接端的数量相等。

在这种情况下，传输高速信号的多个差分信号传输对的第一连接端，沿第一阵列图案的周向均匀分布。这样在传输的高速信号的数量不变的情况下，可以减小最外围的多个第一连接端的数量，有利于减小连接器母座的多个信号传输件的第一连接端的面积，进而减小电路板的外接结构的占用面积，有利于电路板的布线以及尺寸缩减。

在一些实施方式中，位于所述第一阵列图案的最外围的所述多个第一连接端中，任意相邻的两个所述差分信号传输对的第一连接端之间，设有一个所述第二信号传输件的第一连接端。以这种方式设置，可以在有效的降低差分信号之间串扰的前提下，最大的缩减连接器母座的多个信号传输件的第一连接端的面积，减小电路板的外接结构的占用面积，有利于电路板的布线以及尺寸缩减。

在一些实施方式中，所述多个信号传输件还包括第三信号传输件，所述第三信号传输件被配置为传输具有传输速率小于所述预设速率的信号。且，所述第三信号传输件的第一连接端位于所述第一阵列图案的内侧。

其中，第三信号传输件例如可以被配置为传输低速信号，低速信号的传输速率小于1Gbps，低速信号的损耗较小。利用第一阵列图案的内侧的第三信号传输件传输低速信号，可以在低速信号的损耗满足要求的情况下，提高连接器母座用于连接电路板的一侧的空间利用率，从而有利于缩小连接器母座的尺寸，使得连接器母座的更加小型化，进而提高电路板上外接结构和导电线的布局灵活性。

在一些实施方式中，相邻的所述第一信号传输件的第一连接端和所述第三信号传输件的第一连接端之间，设有所述第二信号传输件的第一连接端，以降低高速信号和低速信号之间串扰。

在一些实施方式中，相邻的所述第一信号传输件的第一连接端和所述第三信号传输件的第一连接端之间，设有一个所述第二信号传输件的第一连接端。以这种方式设置，可以在有效的降低高速信号和低速信号之间串扰的前提下，最大的缩减连接器母座的多个信号传输件的第一连接端的面积，减小电路板的外接结构的占用面积，有利于电路板的布线以及尺寸缩减。

在一些实施方式中，位于所述第一阵列图案的最外围的所述多个第一连接端的几何中心相连，形成第一封闭图形。所述第一封闭图形的形状为多边形或圆形，这样多个第一连接端的排布，可以根据电路板的走线布局进行灵活调整，以便于适用于各种不同的应用场景。

在一些实施方式中，所述信号传输件呈柱状，所述信号传输件的第一连接端和第二连接端朝向相背的方向。在这种情况下，第二阵列图案与第一阵列图案相同，连接器母座的结构简单，制备成本低。

在一些实施方式中，所述信号传输件包括依次连接的多个转接柱，所述多个转接柱位于所述第一连接端和所述第二连接端之间；任意相邻的两个所述转接柱的延伸方向相交。在这种情况下，信号传输件的第二连接端的排列，可以与信号传输件的第一连接端的排列不同，信号传输件的第二连接端的排列更加灵活，可以根据实际情况需要进行设计，以适配不同的连接器公头。

在一些实施方式中，所述多个信号传输件的第二连接端阵列排布为第二阵列图案。位于所述第二阵列图案的最外围的多个第二连接端的几何中心相连，形成第二封闭图形。所述第二封闭图形的形状为多边形或圆形。在一些示例中，第一封闭图形的形状和第二封闭图形的形状可以相同。在另一些示例中，第一封闭图形的形状和第二封闭图形的形状可以不同。这样，多个信号传输件的第二连接端的排布，可以根据实际情况需要进行设计，以适配不同的连接器公头。

在一些实施方式中，所述多个信号传输件的第二连接端排列为多排，每排包括至少两个所述信号传输件的第二连接端。或，所述多个信号传输件的第二连接端沿第一方向排成一排，所述第一方向与所述电路板的表面平行，结构简单，且便于与连接器公头连接。

另一方面，本申请的实施例提供了一种电路板组件。该电路板组件包括如上述任一实施例所述的连接器母座和电路板，所述电路板与所述连接器母座连接。

在一些实施方式中，所述电路板包括外接结构和表层导电线。所述外接结构设置于所述电路板的表面；所述外接结构包括阵列排布的多个焊盘，所述外接结构的所述多个焊盘与所述连接器母座的所述多个信号传输件一一对应连接。所述外接结构的所述多个焊盘包括与所述第一信号传输件连接的第一焊盘。所述表层导电线设置于所述电路板的表面。所述表层导电线的一端与所述第一焊盘连接，另一端被配置为与电子元件连接。

在这种情况下，第一焊盘与第一信号传输件连接，第一焊盘还与表层导电线连接，即传输高速信号的导电线，直接布置于电路板的表面，避免该导电线通过导电过孔转接至电路板的内侧走线，避免导电过孔带来的损耗，降低高速信号传输的损耗，提升高速信号的传输速率及准确性。

又一方面，本申请的实施例提供了一种连接器。该连接器包括如上述任一实施例所述的连接器母座和连接器公头，所述连接器公头与所述连接器母座连接。

再一方面，本申请的实施例提供了一种电子设备。该电子设备包括如上述的任一实施例所述的电路板组件和/或如上述实施例所述的连接器。

在一些实施方式中，所述电子设备包括电路板组件，所述电路板组件的电路板包括外接结构和表层导电线，所述外接结构包括阵列排布的多个焊盘，所述外接结构的所述多个焊盘包括与第一信号传输件连接的第一焊盘。所述电子设备还包括电子元件，所述电子元件设置于所述电路板的表面。所述电子元件包括多个引脚，所述电子元件的所述多个引脚与所述外接结构的所述多个焊盘一一对应连接；所述多个引脚包括多个第一引脚，所述多个第一引脚被配置为传输具有传输速率大于或等于预设速率的信号。所述第一引脚通过所述表层导电线与所述外接结构的第一焊盘连接。

在一些实施方式中，所述电路板包括多个所述外接结构，所述电子元件与所述多个外接结构连接。这样的话，相较于一个电子元件与一个连接器母座连接，一个电子元件与多个连接器母座连接，连接器母座的体积可以更加小型化，有利于提高电路板上外接结构和导电线的布局灵活性，提高电路板的表面利用率；并且，可以使得外接结构和连接器母座与电子元件的就近布局，从而缩短导电线的走线长度，提高信号传输的准确性。

其中，所述多个外接结构沿所述电子元件的周侧间隔分布。例如，所述多个外接结构沿所述电子元件的周侧对称分布。所述电子元件的所述多个引脚分别与相对的所述外接结构的所述多个焊盘连接。在这种情况下，有利于缩短外接结构与电子元件之间的导电线的走线长度，提高电路板的表面利用率，提高信号传输的准确性。

在一些实施方式中，所述电子元件在所述电路板上的正投影为四边形，所述电子元件的四条边均对应设置有多个引脚。所述电子元件与四个外接结构连接，且所述四个外接结构分别对应所述电子元件的所述四条边设置，所述电子元件的每条边的所述多个引脚与相对的所述外接结构的所述多个焊盘一一对应连接。以这种方式设置，外接结构与电子元件就近连接，可以缩短导电线的走线长度，提高电路板的表面利用率，提高信号传输的准确性。

在一些实施方式中，所述电路板包括多个所述外接结构，所述电子元件与所述多个外接结构连接；所述多个外接结构沿第二方向依次排列。所述第二方向与所述电路板的表面平行。此时，多个连接器母座例如可以共同连接同一个连接器公头，以减少连接次数，简便连接操作。

在一些实施方式中，所述电路板组件还包括保护壳，所述保护壳与所述多个外接结构连接的多个连接器母座与所述保护壳连接，以将多个连接器母座固定，从而便于同一个连接器公头与多个连接器母座相适配连接。

上述电路板组件、连接器和电子设备具有与上述一些实施例中提供的连接器母座相同的结构和有益技术效果，在此不再赘述。

附图说明

为了更清楚地说明本申请中的技术方案，下面将对本申请一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本申请实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为本申请一些实施例提供的电子设备的结构示意图；

图2为本申请一些实施例提供的电子设备包括的电路板和功能器件的结构示意图；

图3为本申请一些实施例提供的电子设备的电路板与功能器件连接的结构示意图；

图4为本申请另一些实施例提供的电子设备的电路板与功能器件连接的结构示意图；

图5为本申请一些实施例提供的安装有电子元件的电路板的俯视示意图；

图6为本申请另一些实施例提供的安装有电子元件的电路板的俯视示意图；

图7为本申请一些实施例提供的连接器母座的结构示意图；

图8为本申请一些实施例提供的连接器母座的信号传输件的结构示意图；

图9为本申请另一些实施例提供的连接器母座的信号传输件的结构示意图；

图10为本申请又一些实施例提供的连接器母座的信号传输件的结构示意图；

图11为本申请一些实施例提供的连接器母座的信号传输件的第一连接端或外接结构的结构示意图；

图12为本申请另一些实施例提供的连接器母座的信号传输件的第一连接端或外接结构的结构示意图；

图13为本申请又一些实施例提供的连接器母座的信号传输件的第一连接端或外接结构的结构示意图；

图14为本申请再一些实施例提供的连接器母座的信号传输件的第一连接端或外接结构的结构示意图；

图15为本申请一些实施例提供的连接器母座的信号传输件的第二连接端的结构示意图；

图16为本申请另一些实施例提供的连接器母座的信号传输件的第二连接端的结构示意图；

图17为本申请又一些实施例提供的连接器母座的信号传输件的第二连接端的结构示意图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”及其其他形式例如第三人称单数形式“包括”和现在分词形式“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“本实施例”、“一些实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时使用的术语“连接”应做广义理解，例如，可以是机械连接，也可以是电连接；可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本文中的具体含义。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是10°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是10°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的10％。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

如图1所示，本申请的实施例提供了一种电子设备100，电子设备100可以为具有通信功能、计算功能或者其他功能的电子设备。

示例性地，参阅图1，该电子设备100可以为服务器、交换机、手机、计算机、全球定位系统、笔记本电脑、车载设备、可穿戴设备(例如智能手表、智能手环、智能眼镜等)、数字多媒体播放器和个人数字助理(personal digital assistant，简称PDA)中的至少一者。

其中，服务器可以为独立的物理服务器，如通用服务器、图形处理(graphicsprocessing unit，GPU)服务器、数据处理(data processing unit，DPU)服务器、人工智能(artificial intelligence，AI)服务器等，或者是多个物理服务器构成的服务器集群或者分布式文件系统，或者是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、内容分发网络、以及大数据或者人工智能平台等基本云计算服务的云服务器中的至少一种，本申请实施例对此不加以限定。

在一些实施方式中，参阅图2，电子设备100可以包括电路板10和功能器件20，各个功能器件20均可通过电路板10传输信号，实现通信连接。

如图2、图3和图4所示，电路板10可以为电子设备100的主板。其中，该电路板10具有电连接与承载功能器件20的功能，可以用于实现信号交换功能和/或管理功能。示例性地，电路板10可以搭载电路系统。该电路系统可以包括中央处理器(central processingunit，简称CPU)、基本输入输出系统(basic input output system，简称BIOS)芯片、输入/输出(input/output，简称I/O)控制芯片和中继芯片(retimer)等电子元件30中的至少一者，以及用于将电子元件30连接或转接引出的导电线40。电路板10可以通过该电路系统实现对系统内存、存储设备和其他I/O设备的控制。

需要说明的是，电子元件30包括多个引脚31，电子元件30可以通过焊接的方式将引脚与电路板10连接，以实现电子元件30的固定及信号的传输。

在一些实施方式中，电子设备100可以包括电路板10、电子元件30和功能器件20。电子元件30与功能器件20均可以设置在电路板10上，并与电路板10电连接。

如图2、图3和图4所示，功能器件20能够实现网络通讯和电源供应等其他附加功能。示例性地，功能器件20可以包括双列直插式存储模块(dual inline memory module，简称DIMM)、基板管理控制器(baseboard management controller，简称BMC)、电源供应单元(power supply unit，简称PSU)和外围组件快速互连(peripheral component interfaceexpress，简称PCIe)卡中的至少一种。其中，PCIe卡可以包括独立磁盘冗余阵列(redundantarrays of independent disks，简称RAID)卡、网卡、无限带宽(infiniband，简称IB)卡和显卡中的至少一种。

其中，上述电路板10除了可以为电子设备100的主板外，还可以是其他功能板，本公开实施例对此不作具体限定。下面以该电路板10为主板为例，对本公开的一些实施例进行示例性地说明，但是本公开的实施方式不限于此，并且也可以考虑其它功能板，只要应用相同的技术思想即可。

本实施例中，根据产品需要，电子设备100可以具有比上文所述更多的或者更少的功能器件20。各种功能器件20可以在包括一个或多个信号处理和/或专用集成电路在内的硬件、软件，或硬件和软件的组合中实现。

在一些实施方式中，如图3和图4所示，电子设备100还包括连接器50，功能器件20可以通过连接器50与电路板10连接。

其中，连接器50包括连接器母座51和连接器公头52，连接器母座51与电路板10连接，连接器公头52与功能器件20连接。且，连接器母座51和连接器公头52相适配对接，以使得电路板10和功能器件20电连接。

在一些实施方式中，如图5和图6所示，电路板10包括外接结构11，连接器母座51与外接结构11连接。其中，外接结构11包括阵列排布的多个焊盘110，多个焊盘110通过导电线40与电子元件30的多个引脚31一一对应连接。

上述焊盘110的形状大致为圆形。且焊盘110的直径约为0.5mm～1mm。示例性地，焊盘110的直径约为0.5mm、0.6mm、0.7mm、0.8mm、0.9mm和1mm中的任一者。焊盘110之间的间距约为1mm～2mm。示例性地，焊盘110之间的间距可以为1mm、1.1mm、1.4mm、1.5mm、1.8mm和2mm中的任一者。

随着通信技术的高速发展，不断推出传输速率更高的电子元件30(例如中继芯片)，该电子元件30需要适配的传输高速信号。其中，高速信号例如可以为传输速率大于或等于1千兆/秒(gigabit per second，简称Gbps)的信号，如高速信号的传输速率约为1.2Gbps、1.5Gbps、5Gbps、10Gbps、32Gbps以及更高的传输速率等。

需要说明的是，高速信号可以包括PCIe信号和通用串行总线(universal serialbus，简称USB)信号等串行总线信号。

基于此，电子元件30的引脚31包括第一引脚311，外接结构11的多个焊盘110包括第一焊盘111，第一引脚311通过导电线40与第一焊盘111连接。其中，第一引脚311被配置为传输具有传输速率大于或等于预设速率的信号，该预设速率例如可以为1Gbps。即，第一引脚311可以被配置为传输高速信号。

在一些实施方式中，结合图5和图6，电子元件30的引脚31还包括第二引脚312，外接结构11的多个焊盘110还包括第二焊盘112，第二引脚312通过导电线40与第二焊盘112连接。其中，第二引脚312被配置为传输接地信号。

在一些实施方式中，结合图5、图6和图14，电子元件30的引脚31还包括第三引脚(图5和图6中未示意出)，外接结构11的多个焊盘110还包括第三焊盘113。第三引脚通过导电线40与第三焊盘113连接。其中，第三引脚被配置为传输具有传输速率小于预设速率的信号，该预设速率例如可以为1Gbps。即，第三引脚可以被配置为传输低速信号，该低速信号的传输速率小于1Gbps的信号，如低速信号的传输速率约为0.8Gbps、0.6Gbps、0.5Gbps、0.3Gbps、0.2Gbps和0.1Gbps以及更低的传输速率等。

需要说明的是，根据不同的应用场景，低速信号可以包括复位信号、时钟信号和参考电压信号等中的至少一种，本公开实施例在此不做具体限定。

在一些实施方式中，结合图3、图4、图7和图8，连接器母座51包括多个信号传输件510，信号传输件510包括第一连接端510a和第二连接端510b，第一连接端510a被配置为与电路板10连接，即信号传输件510的第一连接端510a与焊盘110连接，焊盘110通过导电线40与电路板10搭载的电子元件30连接，以使得连接器母座51与电路板10搭载的电子元件30电连接。

上述信号传输件510的第一连接端510a的形状大致为圆形，信号传输件510的直径约为0.5mm～1mm。示例性地，信号传输件510的直径约为0.5mm、0.6mm、0.7mm、0.8mm、0.9mm和1mm中的任一者。信号传输件510之间的间距约为1mm～2mm。示例性地，信号传输件510之间的间距约为1mm、1.1mm、1.4mm、1.5mm、1.8mm和2mm中的任一者。

此外，信号传输件510的第二连接端510b被配置为与连接器公头52连接，即连接器母座51和连接器公头52相适配对接，使得信号传输件510的第二连接端510b与连接器公头52连接，且由于连接器公头52与功能器件20连接，进一步使得信号能够通过连接器母座51和连接器公头52，在功能器件20和电路板10搭载的电子元件30之间传输。

可以理解的是，功能器件20的数量可以为两个、三个、四个或者更多个，图3和图4中仅以两个功能器件20为例进行示例，并不对本申请的实施例中功能器件20的数量进行限定。

示例性地，如图3和图4所示，多个功能器件20可以包括第一功能器件20a和第二功能器件20b。第一功能器件20a和第二功能器件20b的种类可以相同，也可以不同。

在此基础上，参阅图3和图4，连接器50的数量可以为多个，每个功能器件20可以通过一个或多个连接器50与电路板10连接。

例如，如图3和图4所示，每个功能器件20通过一个连接器50与电路板10连接。其中，多个连接器50可以包括第一连接器50a和第二连接器50b。第一连接器50a可以与第一功能器件20a电连接，第二连接器50b可以与第二功能器件20b电连接。

在一些实施方式中，如图3和图5所示，信号传输件510包括第一信号传输件511。第一信号传输件511被配置为传输具有传输速率大于或等于预设速率的信号。该预设速率例如可以为1Gbps。此时，第一引脚311、第一焊盘111和第一信号传输件511连接，以传输高速信号。

然而，随着对电子设备的封装密度要求的提高，球栅阵列封装(ball grid array，简称BGA)芯片的焊球间距也越来越小，外接结构的焊盘的间距也越来越小，导致无法在电路板的表面布置导电线，以将外接结构的所有焊盘与对应的电子元件连接。

因此，在一些相关技术中，多个焊盘阵列排布为矩形，且部分传输高速信号的第一焊盘位于阵列排布的多个焊盘的内侧，导电线包括内层导电线，内层导电线在电路板的内部走线。位于内侧的第一焊盘通过导电过孔与内层导电线连接，内层导电线与对应的电子元件(例如中继芯片)连接，从而使得位于内侧的第一焊盘与对应的电子元件(例如中继芯片)电连接。

但是，高速信号通过在内层导电线和导电过孔传输，会增加导电过孔带来的损耗，导致高速信号传输的损耗较大，影响高速信号的传输速率及准确性。

应理解，信号的传输速率越高，信号之间产生的干扰越强。这样，在导电线之间的串扰满足同一要求的情况下，传输高速信号的导电线之间的走线间距，大于传输其他信号(例如接地信号或低速信号)的导电线之间的走线间距，即传输高速信号的导电线占用的面积较大。这样的话，由于电路板的尺寸的限制，相关技术中，采用内层导电线传输高速信号，还会导致电路板的层数增加。

基于上述，如图7和图8所示，本公开的一些实施例提供的连接器母座51中，多个信号传输件510还包括多个第二信号传输件512，第二信号传输件512被配置为传输接地信号。结合图5和图6，第二引脚312、第二焊盘112和第二信号传输件512连接，以传输接地信号。

其中，如图8和图11所示，多个信号传输件510的第一连接端510a阵列排布为第一阵列图案200，多个第一信号传输件511的第一连接端510a位于第一阵列图案200的最外围。多个第一信号传输件511的第一连接端510a，环绕至少一个第二信号传输件512的第一连接端510a。需要说明的是，第一阵列图案200指的是多个独立的第一连接端510a间隔设置所形成的图案组。

在这种情况下，在信号传输件510的第一连接端510a与电路板10连接后，传输高速信号(传输速率大于或等于预设速率的信号)的导电线40可以直接布置于电路板10的表面，避免该导电线40通过导电过孔转接至电路板10的内侧走线，避免导电过孔带来的损耗，降低高速信号传输的损耗，提升高速信号的传输速率及准确性。

其中，由于信号传输件510的第一连接端510a与电路板10的焊盘110连接，电路板10的外接结构11包括的阵列排布的多个焊盘110中，第一焊盘111也位于阵列排布的多个焊盘110的最外围。在这种情况下，由于第一焊盘111位于阵列排布的多个焊盘110的最外围，电子元件30的第一引脚311通过导电线40与第一焊盘111连接时，导电线40可以在阵列排布的多个焊盘110的外侧，直接与对应的第一焊盘111连接，无需在多个焊盘110之间走线。

基于此，将第一引脚311与第一焊盘111连接的导电线40，即传输高速信号的导电线40，可以直接布置于电路板10的表面，避免该导电线40通过导电过孔转接至电路板10的内侧走线，避免导电过孔带来的损耗，降低高速信号传输的损耗，提升高速信号的传输速率及准确性。

此外，位于内侧的焊盘110(例如部分第二焊盘112)，可以通过导电过孔转接至电路板10的内侧的导电线40与第二引脚312连接。相较于传输高速信号的导电线40通过导电过孔转接至电路板10的内侧走线来说，将传输接地信号的导电线40通过导电过孔转接至电路板10的内侧走线，可以缩减通过转接至电路板10的内侧走线的导电线40所占用的面积，从而有利于减少电路板10的层数，根据实际场景不同可能减少2～4层板材，降低成本。

例如，参阅图3、图4和图5，电子元件30和连接器母座51均设置于电路板10的表面10a。其中，电路板10的导电线40包括内层导电线41和表层导电线42。内层导电线41设置于电路板10的内部。表层导电线42设置于电路板10的表面10a，表层导电线42的一端与第一焊盘111连接，另一端被配置为与电子元件30连接。即，第一引脚311通过表层导电线42与第一焊盘111连接。第二引脚312通过导电过孔与内层导电线41连接，第二焊盘112通过导电过孔与内层导电线41连接，从而使得第二焊盘112和第二引脚312电连接。

应理解，连接器母座51的多个信号传输件510的第一连接端510a，与电路板10的外接结构11的多个焊盘110相适配对接。即，电路板10的外接结构11的多个焊盘110的形状和排布，可以与对应的连接器母座51的多个信号传输件510的第一连接端510a的形状和排布一致。因此，下面仅以连接器母座51的多个信号传输件510的第一连接端510a的形状和排布为例，对本公开的一些实施例进行示例地说明，不再对电路板10的外接结构11的多个焊盘110的形状和排布进行赘述。

在一些实施方式中，参阅图8和图11，位于第一阵列图案200的最外围的多个第一连接端510a中，至少存在相邻的两个第一信号传输件511的第一连接端510a之间，可以设有第二信号传输件512的第一连接端510a。

其中，第二信号传输件512传输接地信号，故第二信号传输件512具有电磁屏蔽的功能。在这种情况下，将第二信号传输件512设置于相邻的两个第一信号传输件511之间，可以提升相邻的两个第一信号传输件511之间的电磁屏蔽效果，从而可以降低第一信号传输件511所传输的信号的损耗，提高信噪比，从而提高第一信号传输件511上所传输的信号的准确性。

示例性地，参阅图5、图8和图11，多个第一引脚311包括差分信号引脚对320，每个差分信号引脚对320包括相邻设置的两个第一引脚311。多个第一焊盘111包括差分信号焊盘对120，每个差分信号焊盘对120包括相邻设置的两个第一焊盘111。多个第一信号传输件511包括差分信号传输对520，每个差分信号传输对520包括相邻设置的两个第一信号传输件511。

其中，一个差分信号引脚对320、一个差分信号焊盘对120和一个差分信号传输对520对应连接，以传输差分信号中的正信号与负信号。在这种情况下，高速信号可以使用差分对的形式传输，可以降低信号之间串扰，提高信号传输的准确性。

在此基础上，参阅图8和图11，位于第一阵列图案200的最外围的多个第一连接端510a中，任意相邻的两个差分信号传输对520的第一连接端510a之间，可以设有第二信号传输件512的第一连接端510a，以降低差分信号之间串扰，提高信号传输的准确性。

此外，如图8和图11所示，位于第一阵列图案200的最外围的多个第一连接端510a中，任意相邻的两个差分信号传输对520的第一连接端510a之间，设有的第二信号传输件512的第一连接端510a的数量相等。在这种情况下，传输高速信号的多个差分信号传输对520的第一连接端510a，沿第一阵列图案200的周向均匀分布。这样在传输的高速信号的数量不变的情况下，可以减小最外围的多个第一连接端510a的数量，有利于减小连接器母座51的多个信号传输件510的第一连接端510a的面积，进而减小电路板10的外接结构11的占用面积，有利于电路板10的布线以及尺寸缩减。

例如，如图8和图11所示，任意相邻的两个差分信号传输对520的第一连接端510a之间，设有一个第二信号传输件512。即，位于第一阵列图案200的最外围的多个第一连接端510a按照如下次序依次排列：

第一信号传输件511的第一连接端510a、第一信号传输件511的第一连接端510a、第二信号传输件512的第一连接端510a、第一信号传输件511的第一连接端510a、第一信号传输件511的第一连接端510a、第二信号传输件512的第一连接端510a……。

以这种方式设置，可以在有效的降低差分信号之间串扰的前提下，最大的缩减连接器母座51的多个信号传输件510的第一连接端510a的面积，减小电路板10的外接结构11的占用面积，有利于电路板10的布线以及尺寸缩减。

在一些实施方式中，参阅图9和图14，多个信号传输件510还包括第三信号传输件513，第三信号传输件513被配置为传输具有传输速率小于预设速率的信号。且，第三信号传输件513的第一连接端510a位于第一阵列图案200的内侧。结合图5和图6，第三引脚(图5和图6中未示意出)、第三焊盘113和第三信号传输件513连接，以传输低速信号。

应理解，低速信号的传输速率小于1Gbps，低速信号的损耗较小。基于此，相较于在第一阵列图案200的最外围传输低速信号，利用第一阵列图案200的内侧的第三信号传输件513传输低速信号，可以在低速信号的损耗满足要求的情况下，提高连接器母座51用于连接电路板10的一端的空间利用率，从而有利于缩小连接器母座51的尺寸，使得连接器母座51的更加小型化，进而提高电路板10上外接结构11和导电线40的布局灵活性。

在此基础上，参阅图9和图14，至少存在相邻的第一信号传输件511的第一连接端510a和第三信号传输件513的第一连接端510a之间，可以设有第二信号传输件512的第一连接端510a。例如，每相邻的第一信号传输件511的第一连接端510a和第三信号传输件513的第一连接端510a之间，设有一个第二信号传输件512的第一连接端510a。

以这种方式设置，可以在有效的降低高速信号和低速信号之间串扰的前提下，最大的缩减连接器母座51的多个信号传输件510的第一连接端510a的面积，减小电路板10的外接结构11的占用面积，有利于电路板10的布线以及尺寸缩减。

其中，位于阵列排布的多个焊盘110的内侧的焊盘110还包括第三焊盘113，第三焊盘113可以通过导电过孔转接至电路板10的内侧的导电线40与第三焊盘113连接。例如，第三引脚通过导电过孔与内层导电线41(参见图4)连接，第三焊盘113通过导电过孔与内层导电线41(参见图4)连接，从而使得第三焊盘113和第三引脚电连接。

相较于传输高速信号的导电线40通过导电过孔转接至电路板10的内侧走线，传输低速信号的导电线40通过导电过孔转接至电路板10的内侧走线，可以缩减通过转接至电路板10的内侧走线的导电线40所占用的面积，从而有利于减少电路板10的层数，根据实际场景不同可能减少2～4层板材，降低成本。

在一些实施方式中，参阅图11、图12、图13和图14，位于第一阵列图案200的最外围的多个第一连接端510a的几何中心相连，形成第一封闭图形210。其中，第一封闭图形210的形状为多边形或圆形，这样多个第一连接端510a的排布，可以根据电路板10的走线布局进行灵活调整，以便于适用于各种不同的应用场景。

示例性地，参阅图3、图8和图11，连接器50为X2连接器，即连接器50包括两个传输通道(lane)，每个传输通道包括两组差分信号。也就是说，连接器母座51包括4个差分信号传输对520，即包括8个第一信号传输件511。

例如，如图11所示，第一封闭图形210可以大致为菱形，菱形的每条边对应四个第一连接端510a，四个第一连接端510a中，位于中间的两个第一连接端510a为两个第一信号传输件511的第一连接端510a，位于两端的两个第一连接端510a为两个第二信号传输件512的第一连接端510a。

需要说明的是，位于菱形的内侧的第一连接端510a可以为第二信号传输件512的第一连接端510a，也可以为第三信号传输件513的第一连接端510a，本公开实施例在此不做具体限定。

例如，如图12所示，第一封闭图形210可以大致为圆形，圆形的最外侧排列有12个第一连接端510a，12个第一连接端510a包括4个差分信号传输对520的第一连接端510a和4个第二信号传输件512。其中，4个差分信号传输对520包括的两个第一信号传输件511的第一连接端510a，与4个第二信号传输件512的第一连接端510a交错排列。

需要说明的是，位于圆形的内侧的第一连接端510a可以为第二信号传输件512的第一连接端510a，也可以为第三信号传输件513的第一连接端510a，本公开实施例在此不做具体限定。

再例如，如图13所示，第一封闭图形210可以大致为三角形，三角形的每条边对应五个第一连接端510a。

图13中的底边对应的五个第一连接端510a中，位于正中间的一个第一连接端510a为第二信号传输件512的第一连接端510a，其余的四个第一连接端510a为第一信号传输件511的第一连接端510a。

图13中的两条侧边对应的五个第一连接端510a中，与底边共用的一个第一连接端510a为第一信号传输件511的第一连接端510a，其余的四个第一连接端510a，位于中间的两个第一连接端510a为两个第一信号传输件511的第一连接端510a，位于两端的两个第一连接端510a为两个第二信号传输件512的第一连接端510a。

需要说明的是，位于三角形的内侧的第一连接端510a可以为第二信号传输件512的第一连接端510a，也可以为第三信号传输件513的第一连接端510a，本公开实施例在此不做具体限定。

示例性地，参阅图3、图9和图14，连接器50为X4连接器，即连接器50包括四个传输通道(lane)，每个传输通道包括两组差分信号。也就是说，连接器母座51包括8个差分信号传输对520，即包括16个第一信号传输件511。

例如，如图14所示，第一封闭图形210可以大致为菱形，菱形的每条边对应7个第一连接端510a，7个第一连接端510a中，位于正中间一个第一连接端510a，以及位于两端的两个第一连接端510a为第二信号传输件512的第一连接端510a，其余的第一连接端510a为第一信号传输件511的第一连接端510a。

此外，位于菱形的内侧的第一连接端510a可以为第二信号传输件512的第一连接端510a，也可以为第三信号传输件513的第一连接端510a。如，位于菱形的内侧的第一连接端510a中，一部分第一连接端510a为第二信号传输件512的第一连接端510a，另一部分第一连接端510a为第三信号传输件513的第一连接端510a。

需要说明的是，相邻的第三信号传输件513的第一连接端510a与第一信号传输件511的第一连接端510a之间可以设置一个第二信号传输件512的第一连接端510a，也可以不设置第二信号传输件512的第一连接端510a，本公开实施例在此不做具体限定。

可以理解的是，连接器50还可以为X8、X16或X32等连接器中的任一者，根据不同型号的连接器50，该连接器母座51可以通过增加或减少的信号传输件510的数量，以适配相应的连接器50，本公开实施例在此不再一一举例进行示意。

在一些实施方式中，如图15、图16和图17所示，多个信号传输件510的第二连接端510b阵列排布为第二阵列图案300。位于第二阵列图案300的最外围的多个第二连接端510b的几何中心相连，形成第二封闭图形310。其中，第二封闭图形310的形状为多边形或圆形，这样多个第二连接端510b的排布，可以根据实际情况需要进行设计，以适配不同的连接器公头52(参见图3)。需要说明的是，第二阵列图案300指的是多个独立的第二连接端510b间隔设置所形成的图案组。

示例性地，如图8和图9所示，信号传输件510呈柱状，信号传输件510的第一连接端510a和第二连接端510b朝向相背的两个方向。在这种情况下，结合图11～图14，第二阵列图案300(图11～图14中未示意出)与第一阵列图案200相同，第二封闭图形310(图11～图14中未示意出)的形状与第一封闭图形210的形状相同，连接器母座51的结构简单，制备成本低。

需要说明的是，信号传输件510的第二连接端510b的结构示意图与信号传输件510的第一连接端510a的结构示意图相同，第二阵列图案300及第二封闭图形310的可以参阅图11～图14，不再重复进行示意。

示例性地，如图10所示，信号传输件510包括依次连接的多个转接柱501，转接柱501位于第一连接端510a和第二连接端510b之间，且相邻的两个转接柱501的延伸方向相交。在这种情况下，信号传输件510的第二连接端510b的排列，可以与信号传输件510的第一连接端510a的排列不同，信号传输件510的第二连接端510b的排列更加灵活，可以根据实际情况需要进行设计，以适配不同的连接器公头52(参见图3)。

需要说明的是，根据第二连接端510b的排列，不同的信号传输件510包括的转接柱501的数量及长度可以不相同，具体可以根据实际情况进行设定，以避免信号传输件510之间产生干涉短接即可，本公开实施例对此不做具体限定。

例如，如图17所示，多个信号传输件510的第二连接端510b沿第一方向X排成一排。其中，第一方向X与电路板10的表面10a平行，结构简单，且便于与连接器公头51(参见图3)连接。

需要说明的是，第一方向X为与电路板10的表面10a的任意方向。根据第二连接端510b的排列，不同的信号传输件510包括的转接柱501的数量及长度可以不相同，具体可以根据实际情况进行设定，以避免信号传输件510之间产生干涉短接即可，本公开实施例对此不做具体限定。

再例如，如图10和图15所示，多个信号传输件510的第二连接端510b排列为多排，每排包括至少两个信号传输件510的第二连接端510b，结构简单，且便于与连接器公头51(参见图3)连接。

需要说明的是，根据第二连接端510b的排列，不同的信号传输件510包括的转接柱501的数量及长度可以不相同，具体可以根据实际情况进行设定，以避免信号传输件510之间产生干涉短接即可，本公开实施例对此不做具体限定。

其中，图15和图16中以多个信号传输件510的第二连接端510b排列为两排为例进行示意。多排第二连接端510b中，每排包括的第二连接端510b的数量可以相同，也可以不同，具体可以根据实际需要进行设计。

在一些示例中，如图15所示，多个信号传输件510的第二连接端510b排列为两排，每排第二连接端510b包括的第二连接端510b的数量相同。

在另一些示例中，如图16所示，多个信号传输件510的第二连接端510b排列为两排，两排第二连接端510b包括的第二连接端510b的数量不同。

应理解，在多个信号传输件510划分为差分信号传输对520的情况下，同一排中相邻的两个差分信号传输对520的第二连接端510b之间，可以设有一个第二信号传输件512的第二连接端510b，以起到电磁屏蔽的作用。

此外，在多个信号传输件510还包括第三信号传输件513情况下，同一排中第三信号传输件513的第二连接端510b，与差分信号传输对520的第二连接端510b之间，可以设有一个第二信号传输件512的第二连接端510b，以起到电磁屏蔽的作用。

在一些实施方式中，如图7和图8所示，连接器母座51还包括基座60和格栅70，基座60具有两个开口的安装腔，多个信号传输件510设置于安装腔内，且多个信号传输件510的第一连接端510a和第二连接端510b分别被两个开口暴露。且，格栅70设置于安装腔内，且位于任意相邻的两个信号传输件510之间，以将多个信号传输件510固定，且能够对任意相邻的两个信号传输件510起到电隔离和保护的作用，提高连接器母座51的可靠性，延长连接器母座51的使用寿命。

需要说明的是，基座60和格栅70的材料可以包括绝缘材料，例如，基座60和格栅70的材料包括陶瓷、橡胶、树脂和塑胶等材料中的至少一种，本公开实施例在此不做具体限定。

在一些实施方式中，连接器母座51还包括电磁屏蔽层，电磁屏蔽层可以设置于任意相邻的两个信号传输件510之间，以起到电磁屏蔽的作用。其中，电磁屏蔽层的材料可以包括导电材料，例如，电磁屏蔽层的材料可以包括导电胶材料、铜和银等金属材料。

本公开的一些实施例还提供一种电路板组件400，参阅图2，包括上述任一实施例的连接器母座51和电路板10。

在一些实施方式中，参阅图3和图5，电路板10包括外接结构11和表层导电线42。连接器母座51与外接结构11连接。

其中，外接结构11包括阵列排布的多个焊盘110，多个焊盘110通过导电线40与电子元件30的多个引脚31一一对应连接。外接结构11的多个焊盘110包括与第一信号传输件511连接的第一焊盘111.表层导电线42设置于电路板10的表面10a。表层导电线42的一端与第一焊盘111连接，另一端被配置为与电子元件30连接。即，第一引脚311通过表层导电线42与电子元件30的第一焊盘111连接。

可以理解的是，本公开的一些实施例提供的电子设备100中，与同一个电子元件30连接的连接器母座51的数量可以为一个、两个、三个、四个或者更多个。

示例性地，参阅图4、图5和图6，电路板10包括多个外接结构11，电子元件30与多个外接结构11连接。也即，电子元件30与多个连接器母座51连接。其中，多个连接器母座51包括的信号传输件510的种类及数量可以相同，也可以不同，具体可以根据实际情况进行选择，本公开实施例对此不做具体限定。

这样的话，相较于电子元件30与一个连接器母座51连接，电子元件30与多个连接器母座51连接，连接器母座51的体积可以更加小型化，有利于提高电路板10上外接结构11和导电线40的布局灵活性，提高电路板10的表面利用率；并且，可以使得外接结构11和连接器母座51与电子元件30的就近布局，从而缩短导电线40的走线长度，提高信号传输的准确性。

以第一封闭图形210可以大致为菱形，且连接器母座51包括4个差分信号传输对520信号为例，每个连接器母座51对应的外接结构11的径向长度约为5mm～10mm，面积约为12.5mm²～50mm²。基于此，外接结构11的面积较小，有利于提高电路板10上外接结构11的布局灵活性，便于外接结构11和连接器母座51可以与电子元件30的就近布局，提高电路板10的表面利用率，缩短导电线40的走线长度，提高信号传输的准确性。

应理解，多个连接器母座51的布置位置并不唯一。图5为本申请一些实施例提供的安装有电子元件的电路板的俯视示意图；图6为本申请另一些实施例提供的安装有电子元件的电路板的俯视示意图。

例如，如图5所示，与同一个电子元件30连接的多个外接结构11，沿该电子元件30的周侧间隔分布。如，与同一个电子元件30连接的多个外接结构11，沿该电子元件30的周侧对称分布，也即，多个连接器母座51沿电子元件30的周侧对称分布。图5中以4个外接结构11沿该电子元件30的周侧对称分布为例进行示意。

其中，电子元件30的多个引脚31分别与相对的外接结构11的多个焊盘110连接。在这种情况下，有利于缩短外接结构11与电子元件30之间的导电线40的走线长度，提高电路板10的表面利用率，提高信号传输的准确性。

示例性地，如图5所示，电子元件30在电路板10上的正投影为四边形，电子元件30的四条边均对应设置有多个引脚31。电子元件30与四个外接结构11连接，且四个外接结构11分别对应电子元件30的四条边设置，电子元件30的每条边的多个引脚31与相对的外接结构11的多个焊盘110一一对应连接。以这种方式设置，外接结构11与电子元件30可以就近连接，可以缩短导电线40的走线长度，提高电路板10的表面利用率，提高信号传输的准确性。

再例如，如图6所示，与同一个电子元件30连接的多个外接结构11，沿第二方向Y依次排列，且位于该电子元件30的一侧。该第二方向Y与电路板10的表面10a平行。也即，多个连接器母座51可以沿第二方向Y依次排列，且位于该电子元件30的一侧。图6中以4个外接结构11沿该电子元件30的周侧对称分布为例进行示意。

需要说明的是，第二方向Y为与电路板10的表面10a平行的任意方向，第二方向Y可以与上面提到的第一方向X相同，也可以不同，本公开实施例对此不做具体限定。

此时，多个连接器母座51可以共同连接同一个连接器公头52，即一个连接器公头52与多个连接器母座51相适配，减少连接次数，简便连接操作。在此基础上，上述电路板组件400还可以包括保护壳，保护壳与多个连接器母座51连接，以将多个连接器母座51固定，从而便于同一个连接器公头52与多个连接器母座51相适配连接。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种连接器母座，其特征在于，包括多个信号传输件，所述多个信号传输件包括：

多个第一信号传输件，所述第一信号传输件被配置为传输具有传输速率大于或等于预设速率的信号；和

多个第二信号传输件，所述第二信号传输件被配置为传输接地信号；

所述多个信号传输件均包括第一连接端和第二连接端，所述第一连接端被配置为与电路板连接，所述第二连接端被配置为与连接器公头连接；

其中，所述多个信号传输件的第一连接端阵列排布为第一阵列图案，所述多个第一信号传输件的第一连接端位于所述第一阵列图案的最外围；且，所述多个第一信号传输件的第一连接端，环绕至少一个所述第二信号传输件的第一连接端。

2.根据权利要求1所述的连接器母座，其特征在于，所述多个第一信号传输件包括差分信号传输对，每个所述差分信号传输对包括相邻设置的两个所述第一信号传输件；

其中，位于所述第一阵列图案的最外围的所述多个第一连接端中，任意相邻的两个所述差分信号传输对的第一连接端之间，设有所述第二信号传输件的第一连接端。

3.根据权利要求1～2中任一项所述的连接器母座，其特征在于，所述多个信号传输件还包括第三信号传输件，所述第三信号传输件被配置为传输具有传输速率小于所述预设速率的信号；且，所述第三信号传输件的第一连接端位于所述第一阵列图案的内侧。

4.根据权利要求1～3中任一项所述的连接器母座，其特征在于，位于所述第一阵列图案的最外围的所述多个第一连接端的几何中心相连，形成第一封闭图形；所述第一封闭图形的形状为多边形或圆形。

5.根据权利要求1～4中任一项所述的连接器母座，其特征在于，所述多个信号传输件的第二连接端排列为多排，每排包括至少两个所述信号传输件的第二连接端；或，

所述多个信号传输件的第二连接端沿第一方向排成一排，所述第一方向与所述电路板的表面平行。

6.一种电路板组件，其特征在于，包括：

如权利要求1～5中任一项所述的连接器母座；

电路板，与所述连接器母座连接。

7.根据权利要求6所述的电路板组件，其特征在于，所述电路板包括：

外接结构，设置于所述电路板的表面，所述外接结构包括阵列排布的多个焊盘，所述外接结构的所述多个焊盘与所述连接器母座的所述多个信号传输件一一对应连接；所述外接结构的所述多个焊盘包括与所述第一信号传输件连接的第一焊盘；

表层导电线，设置于所述电路板的表面，所述表层导电线的一端与所述第一焊盘连接，另一端被配置为与电子元件连接。

8.一种连接器，其特征在于，包括：

如权利要求1～5中任一项所述的连接器母座；

连接器公头，所述连接器公头与所述连接器母座连接。

9.一种电子设备，其特征在于，包括：

如权利要求6或7所述的电路板组件和/或如权利要求8所述的连接器。

10.根据权利要求9所述的电子设备，其特征在于，包括电路板组件，所述电路板组件的电路板包括外接结构和表层导电线，所述外接结构包括阵列排布的多个焊盘，所述外接结构的所述多个焊盘包括与第一信号传输件连接的第一焊盘；

所述电子设备还包括电子元件，所述电子元件设置于所述电路板的表面；所述电子元件包括多个引脚，所述电子元件的所述多个引脚与所述外接结构的所述多个焊盘一一对应连接；所述多个引脚包括多个第一引脚，所述多个第一引脚被配置为传输具有传输速率大于或等于预设速率的信号；所述第一引脚通过所述表层导电线与所述外接结构的第一焊盘连接。