JP2004030641A - 個別に整合されたライン・インピーダンスを有するデータ・バス及びライン・インピーダンスの整合方法 - Google Patents
個別に整合されたライン・インピーダンスを有するデータ・バス及びライン・インピーダンスの整合方法 Download PDFInfo
- Publication number
- JP2004030641A JP2004030641A JP2003150592A JP2003150592A JP2004030641A JP 2004030641 A JP2004030641 A JP 2004030641A JP 2003150592 A JP2003150592 A JP 2003150592A JP 2003150592 A JP2003150592 A JP 2003150592A JP 2004030641 A JP2004030641 A JP 2004030641A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- line
- strobe
- data
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 30
- 230000007704 transition Effects 0.000 claims description 28
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 description 12
- 238000013461 design Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
【課題】プリント回路基板におけるバスの各ラインのインピーダンスをより効果的に整合させる手段を提供する。
【解決手段】基板（９０）によって分離された複数のライン（１−１１）を有する、プリント回路基板用のデータバス（２０）が開示される。バス（２０）のライン（１−１１）は、データライン（３−１１）と少なくとも２つのストローブライン（１，２）を含む。ストローブライン（１，２）は、それらの顕著な結合に固有の既知のインピーダンスを利用するために互いに隣接して配置される。バス（２０）は、データライン（３−１１）とストローブライン（１，２）にそれぞれ接続された、別個のデータライン終端部（４１）とストローブライン終端部（４２）を備える。別個の終端部（４１−４２）は、ライン（１−１１）により正確にインピーダンスを整合させることによって反射するエネルギをより効果的に低減するために、個別のライン（１−１１）の組から計算されたインピーダンスに整合する値を有する。
【選択図】図１
【解決手段】基板（９０）によって分離された複数のライン（１−１１）を有する、プリント回路基板用のデータバス（２０）が開示される。バス（２０）のライン（１−１１）は、データライン（３−１１）と少なくとも２つのストローブライン（１，２）を含む。ストローブライン（１，２）は、それらの顕著な結合に固有の既知のインピーダンスを利用するために互いに隣接して配置される。バス（２０）は、データライン（３−１１）とストローブライン（１，２）にそれぞれ接続された、別個のデータライン終端部（４１）とストローブライン終端部（４２）を備える。別個の終端部（４１−４２）は、ライン（１−１１）により正確にインピーダンスを整合させることによって反射するエネルギをより効果的に低減するために、個別のライン（１−１１）の組から計算されたインピーダンスに整合する値を有する。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に、プリント回路基板のバスに関するものである。とりわけ、本発明は、バス内における伝送ラインの位置決め及び伝送ライン・インピーダンスの整合に関するものである。
【０００２】
【従来の技術】
プリント回路基板設計の分野において、ライン（伝送ラインまたはトレースとも呼ばれる）は、コンポーネント間において信号を伝送する。信号を送るコンポーネントは、「送信エージェント」と呼ばれ、信号を受け取るコンポーネントは、「受信エージェント」と呼ばれることがある。同じコンポーネントを接続するライン・グループは、「バス」と呼ばれる。バスは、コンポーネントが、ある時には送信エージェントになり、別の時には受信エージェントになることができるように、双方向性とすることが可能である。データを伝送するラインの他にも、ソース（ｓｏｕｒｃｅ−ｓｙｎｃｈｒｏｎｏｕｓ）同期信号を用いるバスには、互いに対して、高状態から低状態に、及び、低状態から高状態に遷移する、２つ以上のストローブ信号を含めることも可能である。例えば、８ビットの情報を伝送するバスには、全部で１１のラインについて、２つのストローブ・ライン、データを伝送する８つのデータ・ライン、及び、エラー訂正ビットに用いられる１つのラインを含めることが可能である。
【０００３】
回路基板上の典型的なバスにおいて、ラインは、非導電性基板によって分離された水平面内に配置することが可能である。ラインの面（すなわち、ラインが存在する面。ライン面とも記載）は、接地信号（アース信号またはグランド信号）とソース信号（発信源信号または電源電圧信号）のいずれかを伝送する導電面間に挟まれる場合が多い。これらの導電面は、ラインのノイズを最小限に抑えるのに役立つ。導電面は、やはり、基板内に配置されており、基板によってラインから分離されている。各ラインは、一般に、ある仕様を満たすように設計された固有インピーダンスを有している。インピーダンスは、伝送ラインに沿って伝搬する信号の波面が遭遇する抵抗である。インピーダンス値は、ラインの材料のタイプ、ラインの幅及び高さ、及び、ラインを包囲する材料に基づいて決まる。近傍ラインにおいて信号が遷移すると、「犠牲（となる）」ラインのインピーダンス（ライン・インピーダンス）に変化が生じる。近傍ラインに関して、１つのラインにおいて信号が遷移すると、もう１つの近傍ラインのインピーダンスに変化が生じる。こうしたインピーダンスは、ライン間の距離の関数であり、従って、ラインの面の例における隣接ラインのように、物理的に互いに近接したライン間において最も顕著である。同一面内における隣接ラインのような、互いのインピーダンスに強い影響を及ぼし合うラインは、「結合の顕著なライン（ｄｏｍｉｎａｎｔｌｙ−ｃｏｕｐｌｅｄ ｌｉｎｅｓ）」と呼ばれる。
【０００４】
２つの隣接ラインの信号間におけるように、信号遷移によってインピーダンスが生じる状況が３つある。「ナチュラルモード（Ｎａｔｕｒａｌ ｍｏｄｅ。または固有モード）」は、あるラインの信号が遷移するが、隣接ラインの信号は同じままである状況をいう。「逆相モード（Ｏｄｄ ｍｏｄｅ。または不均一モード）」は、隣接ラインの信号が、同時に、互いに逆に遷移する、例えば、一方が高になり、もう一方が低になる状況をいう。「同相モード（Ｅｖｅｎ ｍｏｄｅ。または均一モード）」は、隣接ラインの信号が、同時に、同じ方向に遷移する、例えば、両方のラインが、同時に低から高に遷移する状況をいう。インピーダンスは、各動作モード毎に計算することが可能である。一般に、犠牲ラインのインピーダンスは、ナチュラルモードにおける固有インピーダンスであり、逆相モードにおける固有インピーダンスより小さく、同相モードにおける固有インピーダンスより大きい。
【０００５】
一般に、回路基板バスの伝送ラインの端部は、終端されるラインのインピーダンスと同等の抵抗を有する電源に終端される。インピーダンスと終端抵抗の整合が不完全な場合には、受信エージェントから送信エージェントに戻される望ましくない反射信号が生じ、その結果、エネルギの無駄が生じる。反射係数は、公式、すなわち、反射係数＝（Ｚ２−Ｚ１）／（Ｚ２＋Ｚ１）によって得られる。ここで、Ｚ２は、信号の送り先の媒体、すなわち、受信エージェントのインピーダンスであり、Ｚ１は、信号が伝わってきた媒体、すなわち、バスのラインのインピーダンスである。
【０００６】
便宜上、既存のシステムは、全ラインに整合インピーダンス値を用いるが、この整合インピーダンス値は、全ラインについての平均インピーダンス値に基づいている。ストローブ・ラインを含むラインは、一般に、ラインの面全体にランダムに配置されているが、この場合、ランダムなライン配置を利用してライン平均に基づいて計算されたインピーダンス値は、ラインの実際のインピーダンスに近くいものであると見込まれている。ストローブ・ラインは、対をなしており、既知のまたは予測可能なやり方で遷移する信号を伝搬する。しばしば、ストローブ・ラインはソース同期式であり、ストローブ・ラインの信号は、一般に、互いに位相がずれている、すなわち、この信号は、一般に、逆相モードである。ストローブ・ラインは、データ・ラインとは異なる挙動を示すので、既存の設計の中には、ストローブ・ラインをラインの面の対向する側に配置するか、あるいは、ストローブ・ラインの間隔をあけて、インピーダンスに対するストローブ・ラインの影響を最小限に抑えるものもある。既存のバスでは、データ・ラインのような他のラインが、バス全体にわたって、多かれ少なかれランダムに配置される。ランダムなライン配置を利用して、単一の整合インピーダンス値を計算すると、個々のライン実際のインピーダンスは、計算された平均値と異なる可能性があるので、必然的に、エラーを生じることになる。これらのばらつきのため、終端を利用して、信号反射を最小限に抑えようとする試みにもかかわらず、ラインと受信エージェント間のインターフェースには、依然としてかなりの信号反射を生じることになる。
【０００７】
反射を最小限に抑え、全インピーダンスの平均化に必然的に関連するエラーを低減するため、既存のシステムは、ラインの面の上下に導電面を用いる。導電面を使用すると、隣接するラインの面からのラインの影響が最小限に抑えられる。一方、バスによっては、次々に上に積み重ねられた複数のラインの面を利用するように設計されたものもある。これらのバス設計では、ラインの各面間に導電面を挿入ために、回路基板上にかなりのスペースを必要とすることになる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は、プリント回路基板におけるバスのラインのインピーダンスをより効果的に整合させる手段を提供することである。
【０００９】
【課題を解決するための手段】
バス内のラインのインピーダンスに整合した個別の終端を有する、データ・バスが開示される。データ・バスは、基板によって分離されたデータ・ライン及びストローブ・ラインを含む、複数のラインを備えている。データ・バスは、個別のストローブ・ライン終端とデータ・ライン終端を備えている。ストローブ・ライン終端は、ストローブ・ラインのそれぞれに接続され、個別のデータ・ライン終端は、データ・ラインのそれぞれに接続される。終端は、それぞれ、ストローブ・ライン及びデータ・ラインから計算されたインピーダンスに対して整合がとられている。
【００１０】
データ・ライン及びストローブ・ラインを有するデータ・バスにおいて、ラインのインピーダンスを整合させるための方法も開示される。ストローブ・ラインは、互いの結合が顕著になるように、互いに隣接して配置される。ストローブ・ライン終端は、ストローブ・ラインのそれぞれに接続され、個別のデータ・ライン終端は、データ・ラインのそれぞれに接続される。
【００１１】
少なくとも２つの平行な導電面と、その間に配置された伝送ラインの面を備えた、データ・バスも開示される。ラインには、ストローブ・ラインと、データ・ラインが含まれている。ストローブ・ラインには、互いに逆に遷移して、一般に逆相モードで動作する２つのソース同期ストローブ・ラインが含まれる。ストローブ・ラインは、ストローブ・ラインにおける既知の信号遷移パターンを利用するために、互いに隣接して配置される。ストローブ・ライン終端は、ストローブ・ラインに接続され、ストローブ・ラインのインピーダンスに整合する値を有する。個別のデータ・ライン終端は、データ・ラインに接続され、データ・ラインのインピーダンスに整合するインピーダンス値を有する。
【００１２】
データ・ライン入力及びストローブ・ライン入力において、データ・バスから信号を受信するよう構成された個別のデータ・ライン終端及びストローブ・ライン終端を備えた集積回路チップも開示される。それらの終端は、バスと集積回路とのインターフェースにおけるエネルギの反射を低減するために、それぞれ、データ・ライン・インピーダンス及びストローブ・ライン・インピーダンスに整合がとられている。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明を詳細に説明する。図面においては、同様の構成要素には同じ参照符号を付している。図１には、送信エージェント５１及び受信エージェント５２に接続されたバス２０のブロック図が示されている。本明細書においては、「受信エージェント」及び「送信エージェント」は、バス２０を介してデータを受信又は送信する任意のコンポーネントを表わす。受信エージェント５２及び送信エージェント５１には、例えば、プロセッサ、論理ゲート、又は、他の集積回路チップを含めることが可能である。双方向バスの場合、同じ装置が、ある場合（またはある瞬間）には送信エージェントになり、別の場合（または別の瞬間）には受信エージェントになることが可能である。本明細書においては、「ストローブ・ライン」は、例えば、周期的に遷移する信号のような、既知のやり方で遷移する信号を伝送する任意のラインを表わす。実施態様の１つでは、ストローブ・ラインには、一定間隔で、互いに逆に遷移する相補性ソース同期信号を伝送する、少なくとも１対のラインが含まれる。本明細書においては、「データ・ライン」は、データ・ビットを伝送するライン、並びに、エラー訂正情報を伝送するラインを含む、他の全てのラインを表わす。
【００１４】
図１に示すバス２０には、ストローブ・ライン１、２、及び、データ・ライン３〜１１が含まれている。個別の終端４１、４２は、それぞれ、Ｚｄ及びＺｓによって示されているように、データ・ライン３〜１１、及び、ストローブ・ライン１、２に接続されている。ストローブ・ライン１、２は、互いに隣接して配置されているので、ストローブ・ライン１、２上の信号は、結合が顕著である（すなわち、相対的に結合が強い）。ストローブ・ライン１、２上を伝送する信号は、定義上、互いに対して既知のやり方で遷移する。一方の信号が高から低に遷移し、もう一方の信号が低から高に遷移するような互いに逆に遷移するストローブ信号は、常に逆相モードである。ストローブ・ライン１、２間のインピーダンスは、伝送中のデータに依存して遷移する可能性のある、データ・ライン３〜１１間のインピーダンスとは異なる。図１に示す構成では、個別のストローブ・ライン終端４２を設けることによって、隣接するストローブ・ライン１、２間におけるこの既知の顕著な結合を利用する。本明細書においては、「終端」は、伝送ラインのインピーダンスを整合させて、伝送ラインに送り返されるエネルギの反射を阻止するか、または、最小限に抑える任意の装置をいう。終端には、例えば、抵抗器が含まれる。１実施態様では、終端４１、４２は、バス２０に接続された個別のコンポーネントである。例えば、終端４１、４２は、図１に示すように、受信エージェント５２に近い、バス２０の端部に配置することが可能である。別の実施態様では、終端４１、４２は、受信エージェント５２の内部に配置することが可能である。終端４１、４２のインピーダンス値は、調整できるようにすることが可能である。例えば、終端が受信エージェント５２内にある場合、インピーダンス値は、ソフトウェア・インターフェースを用いて調整可能である。
【００１５】
隣接ストローブ・ライン１、２が相補性ソース同期信号を伝送する１実施態様では、ストローブ・ライン終端４２に、ストローブ・ライン１、２の逆相モードのインピーダンス値に基づいて計算された値が付与される。別の実施態様では、ストローブ・ライン終端４２のインピーダンス値が、バス２０の機能性（または相関性）に依存して、逆送モードのインピーダンスにほぼ等しい可能性のある、ストローブ・ライン１、２の相乗平均インピーダンスに対して整合させられる。ストローブ・ライン１、２上を伝送する信号とは異なり、データ・ライン３〜１１上を伝送する信号は、既知のやり方では遷移しない。従って、データ・ライン３〜１１上の信号は、任意の所与の瞬間において、逆相モード、同相モード、または、ナチュラルモードの可能性がある。１実施態様では、個別のデータ・ライン終端４１のインピーダンス値は、データ・ライン３〜１１の相乗平均インピーダンス、すなわち、固有インピーダンスとの整合がとられる。
【００１６】
バス２０が双方向性の場合、ストローブ・ライン１、２のインピーダンス値は、データの流れが方向を変える瞬間に、固有インピーダンス値に復帰する。この不連続は、ストローブ・ライン終端４２の値に織り込むことが可能であり、さもなければ、例えば、不連続がライン１〜１１を伝搬する間、データ処理を遅延させることによって、不連続に対応するよう設計することも可能である。１実施態様では、双方向バスのストローブ・ライン終端４２の値は、不連続を補償するため、ライン３〜１１の逆相モード及びナチュラルモードにおけるインピーダンス値の平均に基づいている。別の実施態様では、双方向性バス２０を用いるシステムが、逆相モードのインピーダンス値を利用し、ストローブ・ライン終端４２の値の不連続を無視することが可能である。
【００１７】
図２は、プリント回路基板１０に配置されたデータ・バス２０（図１を参照されたい）の断面図である。バス２０には、ライン１〜１１の面を囲む第１及び第２の導電面６１、６２が含まれている。導電面６１、６２は、接地信号またはソース信号（または電源電圧信号）を伝送することが可能である。図２に示す例の場合、ライン１〜１１の面は、ほぼ導電面６１、６２の幅にわたって延び、ストローブ・ライン１、２は、ライン１〜１１の面の一方の側に配置されて、データ・ライン３だけが隣接し、従って、ストローブ・ライン２に顕著に結合されるようになっている。ライン１〜１１は、非導電基板（９０）によって、互いに及び導電面６１、６２から分離されている。図２に示す例の場合、ライン１〜１１は、幅（ｗ）が高さ（ｈ）をわずかに超える、ほぼ矩形の断面を有している。この隣接ストローブ・ライン１、２の構成によって、ストローブ・ライン１、２上の信号間の電気的クロストークが、ストローブ・ライン１、２を隔置する既存の方法よりも増大する。増大したクロストークは、個別のデータ・ライン及びストローブ・ライン終端４１、４２とのインピーダンス整合に役立つものとして利用される。
【００１８】
図３には、時間ｔ〜時間ｔ＋１２におけるライン１〜１１についての例示的な波形が示されている。ここで、ｔは１クロック・サイクルを表わしている。ストローブ・ライン１、２上の信号は、各クロック・サイクル毎に、互いに逆に遷移し、データ・ライン３〜１１上の信号は、伝送されるデータに従って遷移する。最下部の信号（ライン１１）は、この例の場合、エラー訂正信号である。エラー訂正ライン１１の信号は、他のデータ・ライン３〜１０の信号に比べると遷移頻度が少ないであろう（またはそういう場合がある）。図３には、隣接ライン１〜１１間における種々の遷移モードが例示されている。例えば、隣接ライン４と５は、ｔ＋３の時点において互いに対して逆相モードであり、ｔ＋５の時点において、ナチュラルモードであり、ｔ＋６の時点において、同相モードである。この例の場合、ストローブ・ライン１、２は互いに隣接しているので、それらは、必ず、互いに対して逆相モードである。バス・レイアウトにおいて、ストローブ・ライン１、２を互いに隣接して配置することによって、データ・ライン３〜１１に対するストローブ・ライン１、２の影響が最小限に抑えられると共に、ストローブ・ライン１、２相互間の影響は、既知のやり方で強められる。次に、個別の整合インピーダンス値Ｚｓ、Ｚｄを計算して、ストローブ・ライン１、２及びデータ・ライン３〜１１に適用することが可能になる。結果として、個別の終端４１、４２によって、ラインのインピーダンスの推定が、単一の終端値の場合より正確になる。
【００１９】
図４は、図１乃至３に示した、ストローブ・ライン及びデータ・ライン終端４１、４２を備えたデータ・バス２０を構成するための方法１００のフローチャートである。この構成では、ストローブ・ライン１、２が、互いに隣接して配置される（１１０）。ストローブ・ライン終端４２が、ストローブ・ライン１、２のそれぞれに接続される（１２０）。ストローブ・ライン終端４２のインピーダンス値は、隣接ストローブ・ライン１、２によって生じるインピーダンス値に基づいている。個別のデータ・ライン終端４１が、データ・ライン３〜１１のそれぞれに接続される（１３０）。データ・ライン終端４１のインピーダンス値は、隣接データ・ライン３〜１１によって生じるインピーダンス値に基づいており、例えば、設計シミュレーションに基づいてデータ・ライン３〜１１において予測される平均インピーダンス、あるいは、単純に固有インピーダンスとすることが可能である。
【００２０】
図５は、回路基板１２において、ライン１〜１１と２１〜３１の２つの面が導電面６１、６２の間に配置された、データ・バス７０の１代替実施態様の断面図である。この実施態様の場合、２組の８ビット・データ用のライン１〜１１、２１〜３１の面は、互いに横方向に配置されている。ストローブ・ライン１、２及び２１、２２は、ラインの面の両側において互いの上に重なるように配置されている。この構成の場合、ストローブ・ライン１、２及び２１、２２は、それぞれの対において顕著に結合されているが、ストローブ・ライン対１、２及び２１、２２は、バス７０の側部の近くに配置されているので、他のラインに対する（可能な）影響は最も小さい。終端４１、４２のインピーダンス整合の向上によって反射が低減すると、例えば、６１、６２のような導電面による分離を施さずに、ライン１〜１１、２１〜３１の面を積み重ねる（すなわちスタッキングをする）ことが可能になり、このため、バス２０の物理的サイズが低減される。図５に示す実施態様と同様に、ライン１〜１１、２１〜３１の面が互いに隣接して配置される１代替実施態様では、ストローブ・ライン１、２、２１、２２の全てが、２つのラインの面内において互いに隣接して配置される。例えば、図５において、最も左側のライン１、２、３、４が示されている位置に、ストローブ・ライン１、２、２１、２２を配置することが可能である。
【００２１】
図６には、終端４１、４２が受信エージェントの働きをする集積回路５３内部にある、１代替実施態様が示されている。集積回路５３は、バス２０のデータ・ライン３〜１１から信号を受信するデータ・ライン入力５４と、ストローブ・ライン１、２から信号を受信するストローブ・ライン入力５５を備えている。ライン１〜１１からの信号は、集積回路５３の処理回路５６によって処理される。ライン１〜１１が集積回路５３と接続する接合部において、個別のデータ・ライン終端４１とストローブ・ライン終端４２が、ライン１〜１１に接続して、信号がライン１〜１１の媒体から回路５３の媒体に移動する際の、ライン１〜１１における信号の反射を低減する。図６の例では、回路５３とインターフェースするユーザ入力装置８０を用いて、終端４１、４２のインピーダンス値を調整することが可能である。
【００２２】
本発明を特定の実施態様に関連して説明したが、変形態様も可能である。例えば、本発明のシステムを、２つのストローブ・ラインと９つのデータ・ラインを備えるバスに関連して説明したが、当業者には明らかなように、本発明を任意の数のストローブ・ライン及びデータ・ラインを備えるシステムにおいて実施することも可能である。また、本発明のシステムを、一定の間隔で、互いに逆に遷移するソース同期システムにおけるストローブ・ライン対に関して説明したが、当業者には明らかなように、同じシステム及び方法は、顕著に結合されるデータ・ラインを備える任意のデータ・バスに適合する。本発明を、その本質的な思想又は属性から逸脱することなく、特定の形態で具現化することが可能である。本明細書及び図面において示した実施態様は、あらゆる点において、例示であって限定を意味するものではないこと、及び、本発明の範囲は、特許請求の範囲及びその等価物によって画定される。
【００２３】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．個別に整合されたライン・インピーダンスを有するデータ・バス（２０）であって、
互いに隣接して配置された、１つ以上のデータ・ライン（３〜１１）及び少なくとも２つのストローブ・ライン（１、２）を含む、基板（９０）によって分離された複数のライン（１〜１１）と、
前記データ・ライン（３〜１１）のインピーダンスに整合する値を有する、前記データ・ライン（３〜１１）のそれぞれに接続されたデータ・ライン終端（４１）と、
前記ストローブ・ライン（１、２）のインピーダンスに整合する値を有する、前記ストローブ・ライン（１、２）のそれぞれに接続されたストローブ・ライン終端（４２）
を備える、データ・バス。
２．前記複数のライン（１〜１１）が、水平面内に配置されていることと、
ライン（１〜１１）の前記水平面に隣接した導電面（６１）をさらに含み、前記導電面（６１）がソース（または電源電圧）又はアース（またはグランド）に接続されていることを特徴とする、上項１に記載のデータ・バス。
３．前記データ・ライン終端（４１）及び前記ストローブ・ライン終端（４２）が、前記ライン（１〜１１）の端部に近接して前記それぞれのライン（１〜１１）に接続される個別のコンポーネントであることを特徴とする、上項１に記載のデータ・バス。
４．さらに、前記ライン（１〜１１）に接続された受信エージェント（５２）を含み、前記データ・ライン終端（４１）及び前記ストローブ・ライン終端（４２）の少なくとも一方が、前記受信エージェント（５２）内部にあることを特徴とする、上項１に記載のデータ・バス。
５．前記少なくとも２つのストローブ・ライン（１、２）が、周期的に互いに逆に遷移し、これによって、互いに対して逆相モードで動作する、互いに隣接した１対のソース同期ストローブ・ライン（１、２）を含み、
前記ストローブ・ライン終端（４２）が、ソース同期ストローブ・ライン（１、２）に関して、逆相モード・インピーダンスを用いて計算された値を有することを特徴とする、上項１に記載のデータ・バス。
６．前記複数のライン（１〜１１）が、互いに隣接して配置された２つ以上の平行なライン（１〜１１）の面を含み、
少なくとも２つのストローブ・ライン（１、２）が、互いに上下に配置され、
前記ライン（１〜１１）が、高さと幅を有するほぼ矩形の断面を備え、前記幅がライン（１〜１１）の面において平行であり、前記高さより大きいことを特徴とする、上項１に記載のバス（２０）。
７．ストローブ・ライン（１、２）及びデータ・ライン（３〜１１）を備えたデータ・バス（２０）におけるライン（１〜１１）のライン・インピーダンスを整合させる方法（１００）であって、
互いに隣接してストローブ・ライン（１、２）を配置するステップ（１１０）と、
ストローブ・ライン（１、２）のそれぞれにストローブ・ライン終端（４２）を接続するステップ（１２０）と、
複数のデータ・ライン（３〜１１）のそれぞれにデータ・ライン終端（４１）を接続するステップ（１３０）
を含み、
前記データ・ライン終端（４１）のインピーダンス値が、前記ストローブ・ライン終端（４２）のインピーダンス値と異なることを特徴とする、方法。
８．個別に整合されたライン・インピーダンスを有するデータ・バス（２０）であって、
第１の導電面（６１）と、
前記第１の導電面（６１）に対して平行な第２の導電面（６２）と、
前記第１と第２の導電面（６１、６２）の間に配置されたラインの第１の面であって、互いに隣接して配置されたデータ・ライン（３〜１１）及び少なくとも２つのソース同期ストローブ・ライン（１、２）を含み、隣接するソース同期ストローブ・ライン（１、２）が、互いに逆に遷移して、逆相モードで動作するようになっている、ラインの第１の面と、
前記ストローブ・ライン（１、２）のそれぞれに接続され、前記ストローブ・ライン（１、２）のインピーダンスに基づく値を有するストローブ・ライン終端（４２）と、
前記データ・ライン（３〜１１）のそれぞれに接続され、前記データ・ライン（３〜１１）のインピーダンスに基づく値を有する、前記ストローブ・ライン終端（４２）とは別個のデータ・ライン終端（４１）
を備える、データ・バス。
９．さらに、前記ライン（１〜１１）の第１の面と前記第２の導電面（６２）の間に配置されたライン（１〜１１）の第２の面を含み、それによって、前記ライン（１〜１１）の第１及び第２の面が、互いに隣接するようになっていることと、前記ラインの第２の面に、データ・ライン（３〜１１）と、少なくとも２つのストローブ・ライン（１、２）が含まれており、前記ラインの第２の面内の前記ストローブ・ライン（１、２）が、互いに隣接して配置されことを特徴とする、上項８に記載のデータ・バス。
１０．データ・バス（２０）におけるライン（１〜１１）のライン・インピーダンスに整合させられた個別の終端（４１−４２）を備える集積回路チップ（５３）であって、
バス（２０）の複数のデータ・ライン（３〜１１）からデータを受信するデータ・ライン入力（５４）と、
前記バス（２０）の複数のストローブ・ライン（１、２）からストローブ信号を受信するストローブ・ライン入力（５５）と、
前記データ・ライン入力（５４）に接続され、前記データ・ライン（３〜１１）のインピーダンスに基づく値を有するデータ・ライン終端（４１）と、
前記ストローブ・ライン入力（５５）に接続され、前記ストローブ・ライン（１、２）のインピーダンスに基づき計算された値を有するストローブ・ライン終端（４２）
を備える、集積回路チップ。
【００２４】
本発明は、基板（９０）によって分離された複数のライン（１−１１）を有する、プリント回路基板用のデータバス（２０）に関する。バス（２０）とバス（２０）に接続された受信エージェント（５２）との間のインターフェース部における信号エネルギの反射を低減するバス（２０）を作成するための方法（１００）も開示する。バス（２０）のライン（１−１１）は、データライン（３−１１）と少なくとも２つのストローブライン（１，２）を含む。ストローブライン（１，２）は、それらの顕著な結合に固有の既知のインピーダンスを利用するために互いに隣接して配置される。バス（２０）は、データライン（３−１１）とストローブライン（１，２）にそれぞれ接続された、別個のデータライン終端部（４１）とストローブライン終端部（４２）を備える。別個の終端部（４１−４２）は、ライン（１−１１）により正確にインピーダンスを整合させることによって反射するエネルギをより効果的に低減するために、個別のライン（１−１１）の組から計算されたインピーダンスに整合する値を有する。
【００２５】
【発明の効果】
本発明によれば、プリント回路基板におけるバスの各ラインのインピーダンスをより効果的に整合させる手段が提供される。
【図面の簡単な説明】
【図１】送信エージェント及び受信エージェントに接続されたバスのブロック図である。
【図２】回路基板に配置された、図１に示すデータ・バスの断面図である。
【図３】図１及び２に示すバス内のラインに関する波形例を示す図である。
【図４】図１乃至図３において示したような、ストローブ・ライン及びデータ・ライン終端を有するデータ・バスを形成するための方法のフローチャートである。
【図５】プリント回路基板に配置されたバスの１代替実施態様の断面図である。
【図６】受信エージェントとして機能する集積回路内部に終端がある、１代替実施態様を示す図である。
【符号の説明】
１、２ ストローブ・ライン
３〜１１ データ・ライン
２０ バス
４１ データ・ライン終端
４２ ストローブ・ライン終端
５１ 送信エージェント
５２ 受信エージェント
５３ 集積回路
【発明の属する技術分野】
本発明は、一般に、プリント回路基板のバスに関するものである。とりわけ、本発明は、バス内における伝送ラインの位置決め及び伝送ライン・インピーダンスの整合に関するものである。
【０００２】
【従来の技術】
プリント回路基板設計の分野において、ライン（伝送ラインまたはトレースとも呼ばれる）は、コンポーネント間において信号を伝送する。信号を送るコンポーネントは、「送信エージェント」と呼ばれ、信号を受け取るコンポーネントは、「受信エージェント」と呼ばれることがある。同じコンポーネントを接続するライン・グループは、「バス」と呼ばれる。バスは、コンポーネントが、ある時には送信エージェントになり、別の時には受信エージェントになることができるように、双方向性とすることが可能である。データを伝送するラインの他にも、ソース（ｓｏｕｒｃｅ−ｓｙｎｃｈｒｏｎｏｕｓ）同期信号を用いるバスには、互いに対して、高状態から低状態に、及び、低状態から高状態に遷移する、２つ以上のストローブ信号を含めることも可能である。例えば、８ビットの情報を伝送するバスには、全部で１１のラインについて、２つのストローブ・ライン、データを伝送する８つのデータ・ライン、及び、エラー訂正ビットに用いられる１つのラインを含めることが可能である。
【０００３】
回路基板上の典型的なバスにおいて、ラインは、非導電性基板によって分離された水平面内に配置することが可能である。ラインの面（すなわち、ラインが存在する面。ライン面とも記載）は、接地信号（アース信号またはグランド信号）とソース信号（発信源信号または電源電圧信号）のいずれかを伝送する導電面間に挟まれる場合が多い。これらの導電面は、ラインのノイズを最小限に抑えるのに役立つ。導電面は、やはり、基板内に配置されており、基板によってラインから分離されている。各ラインは、一般に、ある仕様を満たすように設計された固有インピーダンスを有している。インピーダンスは、伝送ラインに沿って伝搬する信号の波面が遭遇する抵抗である。インピーダンス値は、ラインの材料のタイプ、ラインの幅及び高さ、及び、ラインを包囲する材料に基づいて決まる。近傍ラインにおいて信号が遷移すると、「犠牲（となる）」ラインのインピーダンス（ライン・インピーダンス）に変化が生じる。近傍ラインに関して、１つのラインにおいて信号が遷移すると、もう１つの近傍ラインのインピーダンスに変化が生じる。こうしたインピーダンスは、ライン間の距離の関数であり、従って、ラインの面の例における隣接ラインのように、物理的に互いに近接したライン間において最も顕著である。同一面内における隣接ラインのような、互いのインピーダンスに強い影響を及ぼし合うラインは、「結合の顕著なライン（ｄｏｍｉｎａｎｔｌｙ−ｃｏｕｐｌｅｄ ｌｉｎｅｓ）」と呼ばれる。
【０００４】
２つの隣接ラインの信号間におけるように、信号遷移によってインピーダンスが生じる状況が３つある。「ナチュラルモード（Ｎａｔｕｒａｌ ｍｏｄｅ。または固有モード）」は、あるラインの信号が遷移するが、隣接ラインの信号は同じままである状況をいう。「逆相モード（Ｏｄｄ ｍｏｄｅ。または不均一モード）」は、隣接ラインの信号が、同時に、互いに逆に遷移する、例えば、一方が高になり、もう一方が低になる状況をいう。「同相モード（Ｅｖｅｎ ｍｏｄｅ。または均一モード）」は、隣接ラインの信号が、同時に、同じ方向に遷移する、例えば、両方のラインが、同時に低から高に遷移する状況をいう。インピーダンスは、各動作モード毎に計算することが可能である。一般に、犠牲ラインのインピーダンスは、ナチュラルモードにおける固有インピーダンスであり、逆相モードにおける固有インピーダンスより小さく、同相モードにおける固有インピーダンスより大きい。
【０００５】
一般に、回路基板バスの伝送ラインの端部は、終端されるラインのインピーダンスと同等の抵抗を有する電源に終端される。インピーダンスと終端抵抗の整合が不完全な場合には、受信エージェントから送信エージェントに戻される望ましくない反射信号が生じ、その結果、エネルギの無駄が生じる。反射係数は、公式、すなわち、反射係数＝（Ｚ２−Ｚ１）／（Ｚ２＋Ｚ１）によって得られる。ここで、Ｚ２は、信号の送り先の媒体、すなわち、受信エージェントのインピーダンスであり、Ｚ１は、信号が伝わってきた媒体、すなわち、バスのラインのインピーダンスである。
【０００６】
便宜上、既存のシステムは、全ラインに整合インピーダンス値を用いるが、この整合インピーダンス値は、全ラインについての平均インピーダンス値に基づいている。ストローブ・ラインを含むラインは、一般に、ラインの面全体にランダムに配置されているが、この場合、ランダムなライン配置を利用してライン平均に基づいて計算されたインピーダンス値は、ラインの実際のインピーダンスに近くいものであると見込まれている。ストローブ・ラインは、対をなしており、既知のまたは予測可能なやり方で遷移する信号を伝搬する。しばしば、ストローブ・ラインはソース同期式であり、ストローブ・ラインの信号は、一般に、互いに位相がずれている、すなわち、この信号は、一般に、逆相モードである。ストローブ・ラインは、データ・ラインとは異なる挙動を示すので、既存の設計の中には、ストローブ・ラインをラインの面の対向する側に配置するか、あるいは、ストローブ・ラインの間隔をあけて、インピーダンスに対するストローブ・ラインの影響を最小限に抑えるものもある。既存のバスでは、データ・ラインのような他のラインが、バス全体にわたって、多かれ少なかれランダムに配置される。ランダムなライン配置を利用して、単一の整合インピーダンス値を計算すると、個々のライン実際のインピーダンスは、計算された平均値と異なる可能性があるので、必然的に、エラーを生じることになる。これらのばらつきのため、終端を利用して、信号反射を最小限に抑えようとする試みにもかかわらず、ラインと受信エージェント間のインターフェースには、依然としてかなりの信号反射を生じることになる。
【０００７】
反射を最小限に抑え、全インピーダンスの平均化に必然的に関連するエラーを低減するため、既存のシステムは、ラインの面の上下に導電面を用いる。導電面を使用すると、隣接するラインの面からのラインの影響が最小限に抑えられる。一方、バスによっては、次々に上に積み重ねられた複数のラインの面を利用するように設計されたものもある。これらのバス設計では、ラインの各面間に導電面を挿入ために、回路基板上にかなりのスペースを必要とすることになる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は、プリント回路基板におけるバスのラインのインピーダンスをより効果的に整合させる手段を提供することである。
【０００９】
【課題を解決するための手段】
バス内のラインのインピーダンスに整合した個別の終端を有する、データ・バスが開示される。データ・バスは、基板によって分離されたデータ・ライン及びストローブ・ラインを含む、複数のラインを備えている。データ・バスは、個別のストローブ・ライン終端とデータ・ライン終端を備えている。ストローブ・ライン終端は、ストローブ・ラインのそれぞれに接続され、個別のデータ・ライン終端は、データ・ラインのそれぞれに接続される。終端は、それぞれ、ストローブ・ライン及びデータ・ラインから計算されたインピーダンスに対して整合がとられている。
【００１０】
データ・ライン及びストローブ・ラインを有するデータ・バスにおいて、ラインのインピーダンスを整合させるための方法も開示される。ストローブ・ラインは、互いの結合が顕著になるように、互いに隣接して配置される。ストローブ・ライン終端は、ストローブ・ラインのそれぞれに接続され、個別のデータ・ライン終端は、データ・ラインのそれぞれに接続される。
【００１１】
少なくとも２つの平行な導電面と、その間に配置された伝送ラインの面を備えた、データ・バスも開示される。ラインには、ストローブ・ラインと、データ・ラインが含まれている。ストローブ・ラインには、互いに逆に遷移して、一般に逆相モードで動作する２つのソース同期ストローブ・ラインが含まれる。ストローブ・ラインは、ストローブ・ラインにおける既知の信号遷移パターンを利用するために、互いに隣接して配置される。ストローブ・ライン終端は、ストローブ・ラインに接続され、ストローブ・ラインのインピーダンスに整合する値を有する。個別のデータ・ライン終端は、データ・ラインに接続され、データ・ラインのインピーダンスに整合するインピーダンス値を有する。
【００１２】
データ・ライン入力及びストローブ・ライン入力において、データ・バスから信号を受信するよう構成された個別のデータ・ライン終端及びストローブ・ライン終端を備えた集積回路チップも開示される。それらの終端は、バスと集積回路とのインターフェースにおけるエネルギの反射を低減するために、それぞれ、データ・ライン・インピーダンス及びストローブ・ライン・インピーダンスに整合がとられている。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明を詳細に説明する。図面においては、同様の構成要素には同じ参照符号を付している。図１には、送信エージェント５１及び受信エージェント５２に接続されたバス２０のブロック図が示されている。本明細書においては、「受信エージェント」及び「送信エージェント」は、バス２０を介してデータを受信又は送信する任意のコンポーネントを表わす。受信エージェント５２及び送信エージェント５１には、例えば、プロセッサ、論理ゲート、又は、他の集積回路チップを含めることが可能である。双方向バスの場合、同じ装置が、ある場合（またはある瞬間）には送信エージェントになり、別の場合（または別の瞬間）には受信エージェントになることが可能である。本明細書においては、「ストローブ・ライン」は、例えば、周期的に遷移する信号のような、既知のやり方で遷移する信号を伝送する任意のラインを表わす。実施態様の１つでは、ストローブ・ラインには、一定間隔で、互いに逆に遷移する相補性ソース同期信号を伝送する、少なくとも１対のラインが含まれる。本明細書においては、「データ・ライン」は、データ・ビットを伝送するライン、並びに、エラー訂正情報を伝送するラインを含む、他の全てのラインを表わす。
【００１４】
図１に示すバス２０には、ストローブ・ライン１、２、及び、データ・ライン３〜１１が含まれている。個別の終端４１、４２は、それぞれ、Ｚｄ及びＺｓによって示されているように、データ・ライン３〜１１、及び、ストローブ・ライン１、２に接続されている。ストローブ・ライン１、２は、互いに隣接して配置されているので、ストローブ・ライン１、２上の信号は、結合が顕著である（すなわち、相対的に結合が強い）。ストローブ・ライン１、２上を伝送する信号は、定義上、互いに対して既知のやり方で遷移する。一方の信号が高から低に遷移し、もう一方の信号が低から高に遷移するような互いに逆に遷移するストローブ信号は、常に逆相モードである。ストローブ・ライン１、２間のインピーダンスは、伝送中のデータに依存して遷移する可能性のある、データ・ライン３〜１１間のインピーダンスとは異なる。図１に示す構成では、個別のストローブ・ライン終端４２を設けることによって、隣接するストローブ・ライン１、２間におけるこの既知の顕著な結合を利用する。本明細書においては、「終端」は、伝送ラインのインピーダンスを整合させて、伝送ラインに送り返されるエネルギの反射を阻止するか、または、最小限に抑える任意の装置をいう。終端には、例えば、抵抗器が含まれる。１実施態様では、終端４１、４２は、バス２０に接続された個別のコンポーネントである。例えば、終端４１、４２は、図１に示すように、受信エージェント５２に近い、バス２０の端部に配置することが可能である。別の実施態様では、終端４１、４２は、受信エージェント５２の内部に配置することが可能である。終端４１、４２のインピーダンス値は、調整できるようにすることが可能である。例えば、終端が受信エージェント５２内にある場合、インピーダンス値は、ソフトウェア・インターフェースを用いて調整可能である。
【００１５】
隣接ストローブ・ライン１、２が相補性ソース同期信号を伝送する１実施態様では、ストローブ・ライン終端４２に、ストローブ・ライン１、２の逆相モードのインピーダンス値に基づいて計算された値が付与される。別の実施態様では、ストローブ・ライン終端４２のインピーダンス値が、バス２０の機能性（または相関性）に依存して、逆送モードのインピーダンスにほぼ等しい可能性のある、ストローブ・ライン１、２の相乗平均インピーダンスに対して整合させられる。ストローブ・ライン１、２上を伝送する信号とは異なり、データ・ライン３〜１１上を伝送する信号は、既知のやり方では遷移しない。従って、データ・ライン３〜１１上の信号は、任意の所与の瞬間において、逆相モード、同相モード、または、ナチュラルモードの可能性がある。１実施態様では、個別のデータ・ライン終端４１のインピーダンス値は、データ・ライン３〜１１の相乗平均インピーダンス、すなわち、固有インピーダンスとの整合がとられる。
【００１６】
バス２０が双方向性の場合、ストローブ・ライン１、２のインピーダンス値は、データの流れが方向を変える瞬間に、固有インピーダンス値に復帰する。この不連続は、ストローブ・ライン終端４２の値に織り込むことが可能であり、さもなければ、例えば、不連続がライン１〜１１を伝搬する間、データ処理を遅延させることによって、不連続に対応するよう設計することも可能である。１実施態様では、双方向バスのストローブ・ライン終端４２の値は、不連続を補償するため、ライン３〜１１の逆相モード及びナチュラルモードにおけるインピーダンス値の平均に基づいている。別の実施態様では、双方向性バス２０を用いるシステムが、逆相モードのインピーダンス値を利用し、ストローブ・ライン終端４２の値の不連続を無視することが可能である。
【００１７】
図２は、プリント回路基板１０に配置されたデータ・バス２０（図１を参照されたい）の断面図である。バス２０には、ライン１〜１１の面を囲む第１及び第２の導電面６１、６２が含まれている。導電面６１、６２は、接地信号またはソース信号（または電源電圧信号）を伝送することが可能である。図２に示す例の場合、ライン１〜１１の面は、ほぼ導電面６１、６２の幅にわたって延び、ストローブ・ライン１、２は、ライン１〜１１の面の一方の側に配置されて、データ・ライン３だけが隣接し、従って、ストローブ・ライン２に顕著に結合されるようになっている。ライン１〜１１は、非導電基板（９０）によって、互いに及び導電面６１、６２から分離されている。図２に示す例の場合、ライン１〜１１は、幅（ｗ）が高さ（ｈ）をわずかに超える、ほぼ矩形の断面を有している。この隣接ストローブ・ライン１、２の構成によって、ストローブ・ライン１、２上の信号間の電気的クロストークが、ストローブ・ライン１、２を隔置する既存の方法よりも増大する。増大したクロストークは、個別のデータ・ライン及びストローブ・ライン終端４１、４２とのインピーダンス整合に役立つものとして利用される。
【００１８】
図３には、時間ｔ〜時間ｔ＋１２におけるライン１〜１１についての例示的な波形が示されている。ここで、ｔは１クロック・サイクルを表わしている。ストローブ・ライン１、２上の信号は、各クロック・サイクル毎に、互いに逆に遷移し、データ・ライン３〜１１上の信号は、伝送されるデータに従って遷移する。最下部の信号（ライン１１）は、この例の場合、エラー訂正信号である。エラー訂正ライン１１の信号は、他のデータ・ライン３〜１０の信号に比べると遷移頻度が少ないであろう（またはそういう場合がある）。図３には、隣接ライン１〜１１間における種々の遷移モードが例示されている。例えば、隣接ライン４と５は、ｔ＋３の時点において互いに対して逆相モードであり、ｔ＋５の時点において、ナチュラルモードであり、ｔ＋６の時点において、同相モードである。この例の場合、ストローブ・ライン１、２は互いに隣接しているので、それらは、必ず、互いに対して逆相モードである。バス・レイアウトにおいて、ストローブ・ライン１、２を互いに隣接して配置することによって、データ・ライン３〜１１に対するストローブ・ライン１、２の影響が最小限に抑えられると共に、ストローブ・ライン１、２相互間の影響は、既知のやり方で強められる。次に、個別の整合インピーダンス値Ｚｓ、Ｚｄを計算して、ストローブ・ライン１、２及びデータ・ライン３〜１１に適用することが可能になる。結果として、個別の終端４１、４２によって、ラインのインピーダンスの推定が、単一の終端値の場合より正確になる。
【００１９】
図４は、図１乃至３に示した、ストローブ・ライン及びデータ・ライン終端４１、４２を備えたデータ・バス２０を構成するための方法１００のフローチャートである。この構成では、ストローブ・ライン１、２が、互いに隣接して配置される（１１０）。ストローブ・ライン終端４２が、ストローブ・ライン１、２のそれぞれに接続される（１２０）。ストローブ・ライン終端４２のインピーダンス値は、隣接ストローブ・ライン１、２によって生じるインピーダンス値に基づいている。個別のデータ・ライン終端４１が、データ・ライン３〜１１のそれぞれに接続される（１３０）。データ・ライン終端４１のインピーダンス値は、隣接データ・ライン３〜１１によって生じるインピーダンス値に基づいており、例えば、設計シミュレーションに基づいてデータ・ライン３〜１１において予測される平均インピーダンス、あるいは、単純に固有インピーダンスとすることが可能である。
【００２０】
図５は、回路基板１２において、ライン１〜１１と２１〜３１の２つの面が導電面６１、６２の間に配置された、データ・バス７０の１代替実施態様の断面図である。この実施態様の場合、２組の８ビット・データ用のライン１〜１１、２１〜３１の面は、互いに横方向に配置されている。ストローブ・ライン１、２及び２１、２２は、ラインの面の両側において互いの上に重なるように配置されている。この構成の場合、ストローブ・ライン１、２及び２１、２２は、それぞれの対において顕著に結合されているが、ストローブ・ライン対１、２及び２１、２２は、バス７０の側部の近くに配置されているので、他のラインに対する（可能な）影響は最も小さい。終端４１、４２のインピーダンス整合の向上によって反射が低減すると、例えば、６１、６２のような導電面による分離を施さずに、ライン１〜１１、２１〜３１の面を積み重ねる（すなわちスタッキングをする）ことが可能になり、このため、バス２０の物理的サイズが低減される。図５に示す実施態様と同様に、ライン１〜１１、２１〜３１の面が互いに隣接して配置される１代替実施態様では、ストローブ・ライン１、２、２１、２２の全てが、２つのラインの面内において互いに隣接して配置される。例えば、図５において、最も左側のライン１、２、３、４が示されている位置に、ストローブ・ライン１、２、２１、２２を配置することが可能である。
【００２１】
図６には、終端４１、４２が受信エージェントの働きをする集積回路５３内部にある、１代替実施態様が示されている。集積回路５３は、バス２０のデータ・ライン３〜１１から信号を受信するデータ・ライン入力５４と、ストローブ・ライン１、２から信号を受信するストローブ・ライン入力５５を備えている。ライン１〜１１からの信号は、集積回路５３の処理回路５６によって処理される。ライン１〜１１が集積回路５３と接続する接合部において、個別のデータ・ライン終端４１とストローブ・ライン終端４２が、ライン１〜１１に接続して、信号がライン１〜１１の媒体から回路５３の媒体に移動する際の、ライン１〜１１における信号の反射を低減する。図６の例では、回路５３とインターフェースするユーザ入力装置８０を用いて、終端４１、４２のインピーダンス値を調整することが可能である。
【００２２】
本発明を特定の実施態様に関連して説明したが、変形態様も可能である。例えば、本発明のシステムを、２つのストローブ・ラインと９つのデータ・ラインを備えるバスに関連して説明したが、当業者には明らかなように、本発明を任意の数のストローブ・ライン及びデータ・ラインを備えるシステムにおいて実施することも可能である。また、本発明のシステムを、一定の間隔で、互いに逆に遷移するソース同期システムにおけるストローブ・ライン対に関して説明したが、当業者には明らかなように、同じシステム及び方法は、顕著に結合されるデータ・ラインを備える任意のデータ・バスに適合する。本発明を、その本質的な思想又は属性から逸脱することなく、特定の形態で具現化することが可能である。本明細書及び図面において示した実施態様は、あらゆる点において、例示であって限定を意味するものではないこと、及び、本発明の範囲は、特許請求の範囲及びその等価物によって画定される。
【００２３】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．個別に整合されたライン・インピーダンスを有するデータ・バス（２０）であって、
互いに隣接して配置された、１つ以上のデータ・ライン（３〜１１）及び少なくとも２つのストローブ・ライン（１、２）を含む、基板（９０）によって分離された複数のライン（１〜１１）と、
前記データ・ライン（３〜１１）のインピーダンスに整合する値を有する、前記データ・ライン（３〜１１）のそれぞれに接続されたデータ・ライン終端（４１）と、
前記ストローブ・ライン（１、２）のインピーダンスに整合する値を有する、前記ストローブ・ライン（１、２）のそれぞれに接続されたストローブ・ライン終端（４２）
を備える、データ・バス。
２．前記複数のライン（１〜１１）が、水平面内に配置されていることと、
ライン（１〜１１）の前記水平面に隣接した導電面（６１）をさらに含み、前記導電面（６１）がソース（または電源電圧）又はアース（またはグランド）に接続されていることを特徴とする、上項１に記載のデータ・バス。
３．前記データ・ライン終端（４１）及び前記ストローブ・ライン終端（４２）が、前記ライン（１〜１１）の端部に近接して前記それぞれのライン（１〜１１）に接続される個別のコンポーネントであることを特徴とする、上項１に記載のデータ・バス。
４．さらに、前記ライン（１〜１１）に接続された受信エージェント（５２）を含み、前記データ・ライン終端（４１）及び前記ストローブ・ライン終端（４２）の少なくとも一方が、前記受信エージェント（５２）内部にあることを特徴とする、上項１に記載のデータ・バス。
５．前記少なくとも２つのストローブ・ライン（１、２）が、周期的に互いに逆に遷移し、これによって、互いに対して逆相モードで動作する、互いに隣接した１対のソース同期ストローブ・ライン（１、２）を含み、
前記ストローブ・ライン終端（４２）が、ソース同期ストローブ・ライン（１、２）に関して、逆相モード・インピーダンスを用いて計算された値を有することを特徴とする、上項１に記載のデータ・バス。
６．前記複数のライン（１〜１１）が、互いに隣接して配置された２つ以上の平行なライン（１〜１１）の面を含み、
少なくとも２つのストローブ・ライン（１、２）が、互いに上下に配置され、
前記ライン（１〜１１）が、高さと幅を有するほぼ矩形の断面を備え、前記幅がライン（１〜１１）の面において平行であり、前記高さより大きいことを特徴とする、上項１に記載のバス（２０）。
７．ストローブ・ライン（１、２）及びデータ・ライン（３〜１１）を備えたデータ・バス（２０）におけるライン（１〜１１）のライン・インピーダンスを整合させる方法（１００）であって、
互いに隣接してストローブ・ライン（１、２）を配置するステップ（１１０）と、
ストローブ・ライン（１、２）のそれぞれにストローブ・ライン終端（４２）を接続するステップ（１２０）と、
複数のデータ・ライン（３〜１１）のそれぞれにデータ・ライン終端（４１）を接続するステップ（１３０）
を含み、
前記データ・ライン終端（４１）のインピーダンス値が、前記ストローブ・ライン終端（４２）のインピーダンス値と異なることを特徴とする、方法。
８．個別に整合されたライン・インピーダンスを有するデータ・バス（２０）であって、
第１の導電面（６１）と、
前記第１の導電面（６１）に対して平行な第２の導電面（６２）と、
前記第１と第２の導電面（６１、６２）の間に配置されたラインの第１の面であって、互いに隣接して配置されたデータ・ライン（３〜１１）及び少なくとも２つのソース同期ストローブ・ライン（１、２）を含み、隣接するソース同期ストローブ・ライン（１、２）が、互いに逆に遷移して、逆相モードで動作するようになっている、ラインの第１の面と、
前記ストローブ・ライン（１、２）のそれぞれに接続され、前記ストローブ・ライン（１、２）のインピーダンスに基づく値を有するストローブ・ライン終端（４２）と、
前記データ・ライン（３〜１１）のそれぞれに接続され、前記データ・ライン（３〜１１）のインピーダンスに基づく値を有する、前記ストローブ・ライン終端（４２）とは別個のデータ・ライン終端（４１）
を備える、データ・バス。
９．さらに、前記ライン（１〜１１）の第１の面と前記第２の導電面（６２）の間に配置されたライン（１〜１１）の第２の面を含み、それによって、前記ライン（１〜１１）の第１及び第２の面が、互いに隣接するようになっていることと、前記ラインの第２の面に、データ・ライン（３〜１１）と、少なくとも２つのストローブ・ライン（１、２）が含まれており、前記ラインの第２の面内の前記ストローブ・ライン（１、２）が、互いに隣接して配置されことを特徴とする、上項８に記載のデータ・バス。
１０．データ・バス（２０）におけるライン（１〜１１）のライン・インピーダンスに整合させられた個別の終端（４１−４２）を備える集積回路チップ（５３）であって、
バス（２０）の複数のデータ・ライン（３〜１１）からデータを受信するデータ・ライン入力（５４）と、
前記バス（２０）の複数のストローブ・ライン（１、２）からストローブ信号を受信するストローブ・ライン入力（５５）と、
前記データ・ライン入力（５４）に接続され、前記データ・ライン（３〜１１）のインピーダンスに基づく値を有するデータ・ライン終端（４１）と、
前記ストローブ・ライン入力（５５）に接続され、前記ストローブ・ライン（１、２）のインピーダンスに基づき計算された値を有するストローブ・ライン終端（４２）
を備える、集積回路チップ。
【００２４】
本発明は、基板（９０）によって分離された複数のライン（１−１１）を有する、プリント回路基板用のデータバス（２０）に関する。バス（２０）とバス（２０）に接続された受信エージェント（５２）との間のインターフェース部における信号エネルギの反射を低減するバス（２０）を作成するための方法（１００）も開示する。バス（２０）のライン（１−１１）は、データライン（３−１１）と少なくとも２つのストローブライン（１，２）を含む。ストローブライン（１，２）は、それらの顕著な結合に固有の既知のインピーダンスを利用するために互いに隣接して配置される。バス（２０）は、データライン（３−１１）とストローブライン（１，２）にそれぞれ接続された、別個のデータライン終端部（４１）とストローブライン終端部（４２）を備える。別個の終端部（４１−４２）は、ライン（１−１１）により正確にインピーダンスを整合させることによって反射するエネルギをより効果的に低減するために、個別のライン（１−１１）の組から計算されたインピーダンスに整合する値を有する。
【００２５】
【発明の効果】
本発明によれば、プリント回路基板におけるバスの各ラインのインピーダンスをより効果的に整合させる手段が提供される。
【図面の簡単な説明】
【図１】送信エージェント及び受信エージェントに接続されたバスのブロック図である。
【図２】回路基板に配置された、図１に示すデータ・バスの断面図である。
【図３】図１及び２に示すバス内のラインに関する波形例を示す図である。
【図４】図１乃至図３において示したような、ストローブ・ライン及びデータ・ライン終端を有するデータ・バスを形成するための方法のフローチャートである。
【図５】プリント回路基板に配置されたバスの１代替実施態様の断面図である。
【図６】受信エージェントとして機能する集積回路内部に終端がある、１代替実施態様を示す図である。
【符号の説明】
１、２ ストローブ・ライン
３〜１１ データ・ライン
２０ バス
４１ データ・ライン終端
４２ ストローブ・ライン終端
５１ 送信エージェント
５２ 受信エージェント
５３ 集積回路
Claims (10)
- 個別に整合されたライン・インピーダンスを有するデータ・バス（２０）であって、
互いに隣接して配置された、１つ以上のデータ・ライン（３〜１１）及び少なくとも２つのストローブ・ライン（１、２）を含む、基板（９０）によって分離された複数のライン（１〜１１）と、
前記データ・ライン（３〜１１）のインピーダンスに整合する値を有する、前記データ・ライン（３〜１１）のそれぞれに接続されたデータ・ライン終端（４１）と、
前記ストローブ・ライン（１、２）のインピーダンスに整合する値を有する、前記ストローブ・ライン（１、２）のそれぞれに接続されたストローブ・ライン終端（４２）
を備える、データ・バス。 - 前記複数のライン（１〜１１）が、水平面内に配置されていることと、
ライン（１〜１１）の前記水平面に隣接した導電面（６１）をさらに含み、前記導電面（６１）がソース（または電源電圧）又はアース（またはグランド）に接続されていることを特徴とする、請求項１に記載のデータ・バス。 - 前記データ・ライン終端（４１）及び前記ストローブ・ライン終端（４２）が、前記ライン（１〜１１）の端部に近接して前記それぞれのライン（１〜１１）に接続される個別のコンポーネントであることを特徴とする、請求項１に記載のデータ・バス。
- さらに、前記ライン（１〜１１）に接続された受信エージェント（５２）を含み、前記データ・ライン終端（４１）及び前記ストローブ・ライン終端（４２）の少なくとも一方が、前記受信エージェント（５２）内部にあることを特徴とする、請求項１に記載のデータ・バス。
- 前記少なくとも２つのストローブ・ライン（１、２）が、周期的に互いに逆に遷移し、これによって、互いに対して逆相モードで動作する、互いに隣接した１対のソース同期ストローブ・ライン（１、２）を含み、
前記ストローブ・ライン終端（４２）が、ソース同期ストローブ・ライン（１、２）に関して、逆相モード・インピーダンスを用いて計算された値を有することを特徴とする、請求項１に記載のデータ・バス。 - 前記複数のライン（１〜１１）が、互いに隣接して配置された２つ以上の平行なライン（１〜１１）の面を含み、
少なくとも２つのストローブ・ライン（１、２）が、互いに上下に配置され、
前記ライン（１〜１１）が、高さと幅を有するほぼ矩形の断面を備え、前記幅がライン（１〜１１）の面において平行であり、前記高さより大きいことを特徴とする、請求項１に記載のバス（２０）。 - ストローブ・ライン（１、２）及びデータ・ライン（３〜１１）を備えたデータ・バス（２０）におけるライン（１〜１１）のライン・インピーダンスを整合させる方法（１００）であって、
互いに隣接してストローブ・ライン（１、２）を配置するステップ（１１０）と、
ストローブ・ライン（１、２）のそれぞれにストローブ・ライン終端（４２）を接続するステップ（１２０）と、
複数のデータ・ライン（３〜１１）のそれぞれにデータ・ライン終端（４１）を接続するステップ（１３０）
を含み、
前記データ・ライン終端（４１）のインピーダンス値が、前記ストローブ・ライン終端（４２）のインピーダンス値と異なることを特徴とする、方法。 - 個別に整合されたライン・インピーダンスを有するデータ・バス（２０）であって、
第１の導電面（６１）と、
前記第１の導電面（６１）に対して平行な第２の導電面（６２）と、
前記第１と第２の導電面（６１、６２）の間に配置されたラインの第１の面であって、互いに隣接して配置されたデータ・ライン（３〜１１）及び少なくとも２つのソース同期ストローブ・ライン（１、２）を含み、隣接するソース同期ストローブ・ライン（１、２）が、互いに逆に遷移して、逆相モードで動作するようになっている、ラインの第１の面と、
前記ストローブ・ライン（１、２）のそれぞれに接続され、前記ストローブ・ライン（１、２）のインピーダンスに基づく値を有するストローブ・ライン終端（４２）と、
前記データ・ライン（３〜１１）のそれぞれに接続され、前記データ・ライン（３〜１１）のインピーダンスに基づく値を有する、前記ストローブ・ライン終端（４２）とは別個のデータ・ライン終端（４１）
を備える、データ・バス。 - さらに、前記ライン（１〜１１）の第１の面と前記第２の導電面（６２）の間に配置されたライン（１〜１１）の第２の面を含み、それによって、前記ライン（１〜１１）の第１及び第２の面が、互いに隣接するようになっていることと、前記ラインの第２の面に、データ・ライン（３〜１１）と、少なくとも２つのストローブ・ライン（１、２）が含まれており、前記ラインの第２の面内の前記ストローブ・ライン（１、２）が、互いに隣接して配置されことを特徴とする、請求項８に記載のデータ・バス。
- データ・バス（２０）におけるライン（１〜１１）のライン・インピーダンスに整合させられた個別の終端（４１−４２）を備える集積回路チップ（５３）であって、
バス（２０）の複数のデータ・ライン（３〜１１）からデータを受信するデータ・ライン入力（５４）と、
前記バス（２０）の複数のストローブ・ライン（１、２）からストローブ信号を受信するストローブ・ライン入力（５５）と、
前記データ・ライン入力（５４）に接続され、前記データ・ライン（３〜１１）のインピーダンスに基づく値を有するデータ・ライン終端（４１）と、
前記ストローブ・ライン入力（５５）に接続され、前記ストローブ・ライン（１、２）のインピーダンスに基づき計算された値を有するストローブ・ライン終端（４２）
を備える、集積回路チップ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/157,496 US6972590B2 (en) | 2002-05-30 | 2002-05-30 | Data bus with separate matched line impedances and method of matching line impedances |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004030641A true JP2004030641A (ja) | 2004-01-29 |
| JP2004030641A5 JP2004030641A5 (ja) | 2006-07-13 |
| JP4451614B2 JP4451614B2 (ja) | 2010-04-14 |
Family
ID=29582480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003150592A Expired - Fee Related JP4451614B2 (ja) | 2002-05-30 | 2003-05-28 | 個別に整合されたライン・インピーダンスを有するデータ・バス及びライン・インピーダンスの整合方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6972590B2 (ja) |
| JP (1) | JP4451614B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007213375A (ja) * | 2006-02-10 | 2007-08-23 | Renesas Technology Corp | マイクロコンピュータ及び半導体装置 |
| JP2007242983A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 配線基板 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068734B2 (en) * | 2002-10-08 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | Passive redundant digital data receiver with schmitt-trigger |
| US8681546B2 (en) | 2011-02-22 | 2014-03-25 | Apple Inc. | Variable impedance control for memory devices |
| KR20180075083A (ko) * | 2016-12-26 | 2018-07-04 | 에스케이하이닉스 주식회사 | 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450370A (en) * | 1979-01-31 | 1984-05-22 | Phillips Petroleum Company | Active termination for a transmission line |
| US5025412A (en) * | 1988-02-17 | 1991-06-18 | Zilog, Inc. | Universal bus interface |
| DE4342036C2 (de) * | 1993-12-09 | 2002-10-24 | Conti Temic Microelectronic | Datenbussystem |
| US6141765A (en) * | 1997-05-19 | 2000-10-31 | Gigabus, Inc. | Low power, high speed communications bus |
| US6118350A (en) * | 1998-11-10 | 2000-09-12 | Gennum Corporation | Bus through termination circuit |
| US6480020B1 (en) * | 1999-05-18 | 2002-11-12 | Western Digital Technologies, Inc. | Printed circuit assembly having integrated resistors for terminating data and control lines of a host-peripheral interface |
| US6177807B1 (en) * | 1999-05-28 | 2001-01-23 | International Business Machines Corporation | High frequency valid data strobe |
| US6338635B1 (en) * | 2000-08-01 | 2002-01-15 | Hon Hai Precision Ind. Co., Ltd. | Electrical connector with improved grounding bus |
| US6392446B1 (en) * | 2001-06-01 | 2002-05-21 | Hewlett-Packard Company | Device and method for reducing a time constant of a data bus during a voltage transition |
-
2002
- 2002-05-30 US US10/157,496 patent/US6972590B2/en not_active Expired - Lifetime
-
2003
- 2003-05-28 JP JP2003150592A patent/JP4451614B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007213375A (ja) * | 2006-02-10 | 2007-08-23 | Renesas Technology Corp | マイクロコンピュータ及び半導体装置 |
| JP4662474B2 (ja) * | 2006-02-10 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | データ処理デバイス |
| JP2007242983A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 配線基板 |
| JP4509954B2 (ja) * | 2006-03-10 | 2010-07-21 | 株式会社東芝 | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4451614B2 (ja) | 2010-04-14 |
| US6972590B2 (en) | 2005-12-06 |
| US20030221863A1 (en) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100469065C (zh) | 用于电磁耦合总线系统的基于码元的信令 | |
| JP4119253B2 (ja) | 電磁結合バス・システム | |
| KR100750038B1 (ko) | 디지털 전송 시스템들과 함께 사용하기 위한 소형 전자기커플러 | |
| US7345555B2 (en) | Writing pattern structure of differential transmission paths | |
| US20050195928A1 (en) | Transmission apparatus | |
| US8922029B2 (en) | Apparatus having a wiring board and memory devices | |
| US7961003B2 (en) | Multi-drop bus system | |
| JPH11509945A (ja) | シングル又はダブル並列終端を備えたモジュラー・バス | |
| US6710675B2 (en) | Transmission line parasitic element discontinuity cancellation | |
| JP2007207227A (ja) | 改善されたマルチモジュールメモリバス構造を有するメモリシステム | |
| JP6059874B2 (ja) | 方向性結合式マルチドロップバス | |
| EP1011039B1 (en) | Gap-coupling bus system | |
| WO2009057856A1 (en) | A micro-strip transmission line structure of a serpentine type | |
| JP4451614B2 (ja) | 個別に整合されたライン・インピーダンスを有するデータ・バス及びライン・インピーダンスの整合方法 | |
| US7346880B2 (en) | Differential clock ganging | |
| US6067596A (en) | Flexible placement of GTL end points using double termination points | |
| US20020190775A1 (en) | Low power clock distribution methodology | |
| JP2004281960A (ja) | 符号間干渉抑制抵抗を用いた超高速インタフェース | |
| TW589541B (en) | Low cross-talk design and related method for co-layout of different buses in an electric board | |
| US6549031B1 (en) | Point to point alternating current (AC) impedance compensation for impedance mismatch | |
| JP4522056B2 (ja) | 整合のとれた応答を生じる４ドロップ・バス | |
| Ren et al. | System design considerations for a 5Gb/s source-synchronous link with common-mode clocking | |
| US6591372B1 (en) | Zero clock skew computer module | |
| KR100240652B1 (ko) | 인터페이스 로직의 타이밍을 고려한 인쇄회로 기판 배선 방법 | |
| JP4952167B2 (ja) | データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090819 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4451614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |