JP4119253B2 - 電磁結合バス・システム - Google Patents

Description

【０００１】
（関連特許出願）
本特許出願は、１９９９年５月２５日出願の、「Ｈｉｇｈ−Ｓｐｅｅｄ Ｄｉｇｉｔａｌ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｓｙｓｔｅｍ」という名称の米国特許出願第０９／３１８，２８７号の一部継続出願である。
【０００２】
（発明の背景）
（技術分野）
本発明は、ディジタル・データを通信するためのメカニズムに関し、詳細には、電磁結合バス・システムにおいて通信ディジタル・データを通信するためのメカニズムに関する。
【０００３】
（背景技術）
コンピュータなどのディジタル・エレクトロニクス・システムは、システムの構成要素デバイスのより速い動作速度をフルに利用するため、これらの構成要素デバイスの間を、より速い速度でデータを移動させなければならない。例えばコンピュータには、ギガヘルツ（ＧＨｚ）以上の周波数で動作する１つまたは複数のプロセッサが含まれている。これらのプロセッサのデータ処理能力は、従来のシステムのデータ転送帯域幅を大きく凌いでいる。この相異は、データをインテリジェント・キャッシングし、それによりプロセッサ・チップ上で頻繁に使用されるデータを維持することによって幾分か軽減されるが、たとえ最良のキャッシング・アーキテクチャを使用したとしても、プロセッサを十分に利用することはできない。同様の問題は、これまで以上の高周波数で動作する通信網、ルータ、バックプレーン、Ｉ／Ｏバス、ポータブル・デバイス・インタフェース等のデバイス間でデータを転送しなければならないあらゆるディジタル・システムに生じている。
【０００４】
通信チャネルのディジタル帯域幅（ＢＷ）は、
ＢＷ＝Ｆ_ＳＮ_Ｓ
で表される。Ｆ_Ｓは、シンボルがチャネル上で伝送される周波数であり、Ｎ_Ｓは、１クロック・サイクルの間に伝送される１シンボル当たりのビット数（「シンボル密度」）である。チャネルとは、通信の基本単位、例えばシングル・エンド信号方式におけるボード・トレース、あるいは差分信号方式における２つの相補形トレースのことである。典型的なバス・ベース・システムの場合、Ｆ_Ｓは２００ＭＨｚ程度であり、Ｎ_Ｓは１で、バス幅（チャネル数）は３２であり、これらで１秒当たり１ギガバイト未満のバス・データ転送速度を提供している。
【０００５】
ＢＷを改善するための従来の戦略は、パラメータＦ_ＳまたはＮ_Ｓの一方または両方を大きくすることに集中しているが、これらのパラメータを大きくすることには限界があり、例えば、信号の波長がバス・ディメンションにほぼ同じになる周波数では、バス・トレースは伝送線路のように挙動する。この高周波数レジームでは、慎重にバスの電気特性を管理しなければならない。このことは、特に、並列スタブを介して各バス・トレースに電気接続された３つ以上のデバイスを備えた標準マルチドロップ・バス・システムの場合について言える。この電気接続により、トレース・インピーダンスに不連続性が生じ、高周波信号が散乱する原因になっている。散乱した信号と散乱しない信号の間の干渉により、信号の信頼性が著しく損なわれている。干渉によって生じる雑音は、システム構成要素のインピーダンスを慎重に整合させることによって小さくすることができるが、インピーダンスを整合させるためには、精密な構成要素を使用しなければならず、そのために、このようなシステムのコストが増加している。また、インピーダンスの不連続性ばかりでなく、バス・トレースへの接続によってキャパシタンスが追加され、そのためにシステムの性能が損なわれている。キャパシタンスによって信号の伝搬速度が低下し、また、トレースのインピーダンスが小さくなるため、より大きいドライバ回路が必要であり、ひいては電力消費が増加する。
【０００６】
ＲＡＭＢＵＳ^ＴＭ（ＲＤＲＡＭ）技術に基づいたコンピュータ・システムは高速信号方式のためのもう１つの手法である。これらのシステムでは、デバイスは、高価で、厳密に整合したコネクタを介してバスに直列に接続された複数のドーター・カード上に取り付けられている。インピーダンスが整合した直列接続により、並列スタブのインピーダンスの不連続性が除去されているが、信号経路は、ドーター・カードの各々を横断しなければならず、そのために信号経路が長くなっている。さらに、様々なドーター・カード構成要素を互いにインピーダンス整合させ、ドーター・カード構成要素とコネクタをインピーダンス整合させなければならず、また、バスの何らかの部分と接触しているこれらのすべての構成要素の寄生キャパシタンスが、信号の伝搬速度、インピーダンス、ドライバ・サイズおよび電力消費にさらに悪影響を及ぼしている。これらの影響が相俟って、１つのバス上に置くことができる構成要素の総数（すなわちバス容量）を厳しく制限している。
【０００７】
従来のバス・システムの周波数限界に対処するためのさらに他の戦略は、バス・トレースとデバイスの間の直接的な電気接続を、間接的な結合、例えば電磁結合に置き換えることである。例えば米国特許第５，６３８，４０２号に、電磁結合器を使用したシステムが開示されている。トレース・インピーダンスに対する電磁結合器の効果は、電磁結合器が結合している構成要素間を電磁結合器が転送する信号エネルギーの小部分、すなわち電磁結合器の結合係数に大きく依存している。結合係数の大きい結合器および／または長さの長い結合器は、結合器がサンプルする信号エネルギーの大部分を関連するデバイスに転送するが、大きなエネルギーを転送すると、標準の直接電気接続と同じ程度に、トレース・インピーダンスの連続性が損なわれている。また、電磁結合器は、信号エネルギーを急激に減衰させるため、信号源から遠く離れたデバイスがマルチドロップ・バス上で利用することができる信号エネルギーは極めてわずかでしかない。一方、結合係数が小さ過ぎる場合、あるいは長さが短すぎる場合、デバイスの信号対雑音比が小さくなる。また、結合係数は、結合している構成要素の相対位置に極めて敏感であり、そのために、相対位置が変化すると、バス・トレース上の雑音が大きくなり、あるいは距離の減少または増加に基づく非スケーラブル雑音に比例した転送信号の低下をもたらしている。
【０００８】
また、ＢＷの事実上の制限は、特に高周波数におけるＢＷパラメータ間の相互作用によってももたらされている。例えば、高周波信号方式に関連する自己誘導雑音の増加は、信号を決定する際の信頼性に限界をもたらしている。この信頼性の限界が、ひいては、より高いシンボル密度を使用する機会を制限している。
【０００９】
ディジタル・システムの中には、変調技法を使用して複数のビットを各転送シンボル中に符号化し、それによりＮ_Ｓを大きくしているシステムもある。これらの変調技法の使用は、特に高い周波数信号ではほとんど二地点間通信システムに制限されている。データ密度がより高いため、符号化されたシンボルを高い信頼性で元へ戻すことができるのは、比較的雑音の小さい環境においてのみである。伝送線路は、高周波通信、特にマルチドロップ環境における変調の使用を制限している。例えばＲＤＲＡＭをベースとしたシステムには、Ｎ_Ｓを２に増やすために４つの電圧レベル（ＱＲＳＬと呼ばれている）が使用されている。雑音環境によって、より積極的な変調（振幅変調または他のスキーム）が、前もって阻まれている。
【００１０】
本発明は、ディジタル電子システムにおけるデータ通信に関わるこれらおよびその他の問題に対処するものである。
【００１１】
本発明については、添付の図面を参照することによって理解されよう。添付の図面では、同様のエレメントは、同様の番号で参照されている。添付の図面は、本発明の特定の実施形態を示したものであり、本発明の範囲を制限することを意図したものではない。
【００１２】
（発明の詳細な説明）
以下の考察は、本発明を完全に理解するため、多数の特定の詳細を示したものであるが、これらの特定の詳細を必要とすることなく本発明を実現できることは、本開示を利用する当分野の技術者には理解されよう。また、本発明の特徴に注意を向けるべく、良く知られている様々な方法、手順、構成要素および回路の詳細については、ここでは省略されている。
【００１３】
本発明は、データ転送に使用される周波数および符号化メカニズムに対してより幅広く制御することで、高帯域幅通信をサポートしている。本発明によるシステムには、バスなど、データ・チャネルを介して結合されたデバイス間を信号転送するための、実質的に一様な電気特性を有するデータ・チャネルが含まれている。この一様な電気特性は、伝送線路効果に帰属する雑音を著しく増加させることなく使用される、より高い周波数の信号方式を可能にする電磁結合スキームによってサポートされている。このスキームには平衡電磁結合器(balanced electromagnetic coupler)が使用され、通信チャネルのインピーダンスに重大な影響を及ぼすことなく、通信チャネルとデバイスの間の信頼性の高い信号転送を提供している。平衡電磁結合器を使用することによって得られる、より雑音の少ない環境により、データを表現するための符号化スキームを、より柔軟に選択することができる。
【００１４】
本発明の一実施形態の場合、平衡電磁結合器は、誘電媒体によって分離された、特定の範囲の結合係数を有する第１および第２の結合器構成要素を備えている。結合器構成要素の少なくとも一方は、結合構成要素の相対位置の変化に対する結合係数の感度を鈍くする幾何形状を有している。結合器の長さは、システムの帯域幅を制限することなく、十分な信号エネルギーが転送されるように選択されている。
【００１５】
本発明の他の実施形態では、デバイスは、特定の変調スキームを使用して、電磁結合器を介してデータをマルチドロップ・バスへおよびマルチドロップ・バスからデータを転送している。電磁結合器によって、デバイスがバス上の信号エネルギーの比較的微小部分をサンプルし、それによりバスの電気特性に対するデバイスの影響を緩和している。使用する変調スキームは、シンボル密度と被電磁結合デバイスがもたらすインピーダンス環境のインタ・シンボル干渉感受性およびイントラ・シンボル干渉感受性が平衡するように選択される。
【００１６】
図１は、マルチドロップ・バス・システム１００の電気特性を示すブロック図である。システム１００は、様々なデバイス１２０（１）〜１２０（ｎ）（一般名としては「デバイス１２０」）間をデータ転送するためのバス１１０を備えている。デバイス１２０（１）は、バス１１０に電気結合され、デバイス１２０（２）〜１２０（ｎ）は、それぞれ関連する電磁結合器１６０（１）〜１６０（ｎ−１）を介してバス１１０に結合されている。以下の考察では、電気結合は、ゼロ周波数（直流）までの信号を伝送することができる、バス１１０とデバイス１２０（１）の間の比較的抵抗の小さい電気経路を指している。また、図１には、デバイス１２０が個別のドーター・カード上に設けられている場合は、デバイス１２０のパッケージあるいはコネクタと関連した寄生１３０が示されている。
【００１７】
マルチドロップ・バス・システムの場合、複数の電磁結合器１６０により、バス１１０に沿って、インピーダンス整合をますます困難にするインピーダンスの不連続性がもたらされる。インピーダンスの不連続性によって反射した信号により、他の信号が妨害される（インタ・シンボル干渉およびイントラ・シンボル干渉）。システム１００に使用される信号周波数およびシンボル密度は、結合器１６０および寄生１３０（存在する場合）が生成する雑音環境によって制限されている。
【００１８】
米国特許第５，６３８，４０２号、第３，５１６，０６５号および第３，６１９，５０４号に、システム１００と同様の電磁結合バスが開示されている。’４０２号特許に、平行プレート幾何形状（「平行結合部分」）および約０．３の「逆方向漏話係数」（Ｋ_ｂ）を有する電磁結合器１６０が開示されている。Ｋ_ｂは、一次信号によって結合器１６０の両端間に誘導される逆方向伝搬信号の相対的な大きさを表している。Ｋ_ｂの値が０．３であるということは、バス１１０上で強力な信号が散乱しており、結合器当たりの信号エネルギー損失が大きいことを意味している。また、この値は、デバイス１２０のレシーバに大きなダイナミック・レンジ要求を課している。たとえＫ_ｂの値が０．２程度であっても、それはバス上における大きな信号減衰および雑音問題の存在を表している。
【００１９】
平行プレート結合器１６０は、その強度に加えて、結合係数が、結合器構成要素（１６２および１６４）の水平方向（ｘ、ｙ）アライメントおよび垂直方向（ｚ）アライメントの変化に極めて敏感である。これを解決する方法の１つは、回路基板中の電磁結合器１６０の両側を、結合係数が確実に目標範囲内に入るだけの十分な精度で埋め込むことである。電磁結合器１６０の両側を正確に埋め込むことはシステム１００のコストを増加させる。さらに、寄生１３０で示すように、ドーター・カードを収容するためのコネクタを必要としている。
【００２０】
また、平行プレート結合器１６０は、相補形信号が複数対のバス・トレース上でドライブされる差分信号方式スキームに組み込まれると、雑音問題の影響を受け易くなる。このようなシステムでは、相補形信号は、一対の結合器１６０によってデバイス１２０の差分レシーバに転送される。平行プレート結合器１６０の、その構成要素の位置の変化に対する感度が、結合器対が非整合結合係数を有する可能性を大きくしており、その結果として、差分信号方式の利点を損なう差分雑音をもたらしている。また、結合器を十分な間隔を隔てて配置（結合器を支えるために必要な回路基板面積が広くなる）しない限り、相補形信号が交差結合し、その結果、信号対雑音比が損なわれることになる。
【００２１】
図２Ａは、本発明によるシステム２００の一実施形態を示すブロック図である。システム２００はコンピュータ・システムであるが、本発明の利点が、高帯域幅データ転送を必要とするあらゆるシステムの中で実現することができることについては、本開示の利点を得たディジタル通信分野の技術者には認識されよう。
【００２２】
システム２００の場合、デバイス２２０（１）〜２２０（ｍ）（一般名としては「デバイス２２０」）は、バス２１０を介して通信している。そのために、デバイス２２０（１）〜２２０（ｍ）の各々は、バス２１０へ信号を転送し、バス２１０から信号を受信するためのインタフェース２３０（１）〜２３０（ｍ）を備えている。インタフェース２３０（２）〜２３０（ｍ）は、それぞれ関連する電磁結合器２４０（１）〜２４０（ｍ−１）（一般名としては「電磁結合器２４０」）を介してバス２１０と通信している。電磁結合器２４０は平衡しており、バス２１０の電気特性に対するデバイス２２０の影響を制限し、デバイス２２０とバス２１０の間の信頼性の高い信号伝送を提供している。例えば、電磁結合器２４０の結合係数は、バス２１０とデバイス２２０の間で十分な信号エネルギーを転送するように選択されており、それにより信号対雑音マージンを維持し、バス２１０上の信号反射およびバス２１０上における信号エネルギーの急激な減衰（信号エネルギー・ブリードオフ）を制限している。平衡電磁結合器２４０の結合係数の範囲は、通常、０．１から０．４、例えばＫ_ｂ＝０．０５から０．２である。平衡電磁結合器２４０の幾何形状は、バス側結合構成要素２４４およびデバイス側結合構成要素２４２（図２Ｂ）の相対位置の変化に対して、選択されたこれらの結合係数が維持されるように選択されている。
【００２３】
電磁結合器によって転送されるエネルギー、および電磁結合器を使用しているシステムによってサポートされる最大有効信号周波数は、いずれも結合器の長さに依存している。また、結合器の長さが長いほど空間が必要であり、ひいては、より大きなシステム・コストが必要である。
【００２４】
結合器２４０によって転送される信号エネルギーは誘導信号波形の二乗をその持続期間で積分した値に比例している。誘導信号波形は、Ｋ_ｂ、バス・トレース上の信号波形の振幅、および結合器の長さによって決定される。所与の値のＫ_ｂに対して、結合器の長さが長いほど、結合器が転送する信号エネルギーがより多くサンプルされる。また、シンボルが十分に高い周波数でバス２１０上にドライブされる場合、そのシンボルの周期は、誘導波形の持続期間より短くなる。このような情況の下に、結合器２４０は、複数のシンボルからのエネルギーを混合すなわちシンボル干渉し、この干渉が信号対雑音比を低下させている。これらの理由により、結合器２４０の長さは、バス２１０に沿ったインタ・シンボル干渉すなわち過度のエネルギー・ブリードオフを生成することなく、適切な信号エネルギーをデバイスに提供するだけの十分な長さでなければならない。
【００２５】
図２Ｂは、システム２００の電気特性を略図で示したものである。信号は、デバイス、例えばデバイス２２０（２）とバス２１０の間を、電磁結合器２４０（１）を介して電磁的に伝送されている。以下の考察では、電磁結合は、当該信号に結合した電界および磁界を介した信号エネルギーの転送を指している。電磁結合には、その信号の電界に結合した容量成分およびその信号の磁界に結合した誘導成分の両方が含まれている。例えばＫ_ｂは、次式で示すように、誘導結合係数（Ｋ_Ｌ）および容量結合係数（Ｋ_Ｃ）に比例している。
Ｋ_ｂ＝０．２５（Ｋ_Ｌ＋Ｋ_Ｃ）
上式で、Ｋ_Ｌは、結合器構成要素の自己インダクタンスの幾何形状平均に対する結合器構成要素間の単位長さ当たりの相互インダクタンスの比率であり、Ｋ_Ｃは、結合器構成要素の単位長さ当たりの自己キャパシタンスの幾何形状平均に対する結合器構成要素間の単位長さ当たりの相互キャパシタンスの比率である。
【００２６】
結合器２４０の両端間を転送されるエネルギーに対する容量性および誘導性寄与の効果は信号周波数によって変化する。一般的に、誘導成分の相対的な寄与は周波数が高くなるにつれてより顕著になる。例えば、大きな誘導成分が存在することを利用して、より高い周波数の信号に対する指向性を与えることができる。また、電磁結合器２４０は、集中デバイスではなく、分散デバイスのように挙動する。結合器２４０の容量性および誘導性の両面のこの分散された性質は、信号の波長と結合器２４０の物理寸法が等しくなるより高い周波数で、より顕著になる。
【００２７】
電気接続あるいは不平衡電磁結合器を利用しているシステムにおけるインピーダンスの不連続性と比較すると、システム２００におけるインピーダンスの不連続性は、結合係数が適切に選択された電磁結合器２４０を使用することによって著しく改善されている。また、デバイス側構成要素２４２とバス側構成要素２４４の位置の変化に対して比較的鈍感な幾何形状を備えた電磁結合器２４０を提供することにより、費用のかかる精密製造を必要とすることなく、平衡結合係数を維持することができる。バス２１０のより一様なインピーダンスは、データを伝送するためのよりきれいな環境を提供している。本発明によるこのデータを符号化するために使用される変調スキームには、バス２１０のより雑音の少ない環境、および結合器２４０が転送する波形に対する結合器２４０自体の効果の両方が反映されている。
【００２８】
本発明の一実施形態では、電磁結合器２４０は、バス２１０上の信号の大きさの約５〜１０％を対応するデバイス２２０に転送している。これは、特定の結合器幾何形状および長さ（Ｋ_ｂ＝０．１３、Ｌ＝１ｃｍ）の場合における１％未満の信号エネルギーに相当している。バス２１０上における信号エネルギーの減衰が比較的小さいため、バス２１０のインピーダンスに対する複数のデバイス２２０による影響が制限されている。信号の減衰が制限されることによる副作用の１つは、電磁結合器２４０のデバイス側２４２の信号波形（「転送された波形」）が、バス２１０上に伝送されたエネルギーの微小部分に過ぎないことである。結合係数が対称であるため、デバイス側２４２からバス２１０への逆方向に対しても、同様の減衰が生じることになる。この信号減衰の有意性は、システム２００における雑音のタイプによって様々である。
【００２９】
スケーラブル雑音とは、信号のエネルギーでスケール化される雑音のことである。被転送波形と結合したスケーラブル雑音は、被転送波形自身と同じ量だけ減衰する。スケーラブル雑音源には、電磁結合器２４０では除去されない信号反射が含まれている。非スケーラブル雑音には、外部結合雑音、熱雑音等が含まれている。非スケーラブル雑音が対処されない場合、電磁結合器２４０による信号減衰は、システム２００の性能に影響する。システム２００における非スケーラブル雑音に対処するための戦略には、ローバスト・シンボル変調スキームの選択および差分信号の使用が含まれている。システム２００の一実施形態では、インタフェース２３０が、伝送されたデータを回復するための復調に先立って、転送された波形を増幅している。
【００３０】
電磁結合器２４０によるもう１つの副作用は、被転送波形が、バス２１０上の信号に比例して変化することである。一般的に、電磁結合器２４０を通して転送される信号には差異が生じる。例えば、電磁結合器２４０のバス側２４４上の正の信号パルス２６０は、電磁結合器２４０のデバイス側２４２上では、正に立ち上がるパルス／負に立ち下がるパルス２７０になる。システム２００に使用される１つまたは複数の変調スキームは、通信チャネルの信頼性を損なうことなく、電磁結合器２４０に関連する振幅減衰および信号弁別に適応するように選択されている。例えば、信号減衰は、非スケーリング雑音源が存在すると、使用可能な振幅変調電圧レベルの数を制限する。遷移信号方式の代わりに、あるいは遷移信号方式とは別にレベル信号方式が望ましい場合、弁別のためには、積分回路を使用して直流電圧を回復しなければならない。また、システム２００に立上り時間変調（以下で説明する）を使用する場合、信号波形の二次導関数を測定しなければならない。
【００３１】
本発明の一実施形態では、マルチドロップ・バス・システム２００はコンピュータ・システムであり、デバイス２２０は、プロセッサ、記憶装置モジュール、システム・ロジック等、様々なシステム構成要素に対応している。本発明の一実施形態は、４００ＭＨｚの信号周波数でデータを転送することができる最大１７台のデバイス２２０をサポートする、長さ５０ｃｍのバス２１０を備えている。１シンボル当たり４ビットのシンボル密度を提供する変調スキームを使用することにより、システム２００のこの実施形態は、チャネル当たり毎秒１．６ギガビットのディジタル帯域幅を提供している。比較的雑音の少ないバス２１０環境によって実現される、より高い信号周波数およびより高いシンボル密度を使用することにより、さらに広いディジタル帯域幅が提供される。例えば、適切な材料を使用することにより、マルチドロップ・バス・システムに１ＧＨｚ程度の信号周波数を使用することができる。
【００３２】
図１１は、最新技術の材料および電子パッケージに対する電磁結合バス・システム２１０の帯域幅を示す一群の曲線を示したものである。曲線の違いは、結合器の数の違い、および結合係数の目標範囲の違いを表している。曲線の形状は、１１０１のラベルが振られた通過帯域を有する帯域通過フィルタの形状である。下側の周波数拘束は、結合器２４０の周波数応答によって設定され、上側の拘束は、印刷回路基板の材料損失、パッケージ寄生インダクタンスおよびパッケージ寄生キャパシタンスによって決定される。長さ１ｃｍの結合器の場合、長さによって誘導される帯域幅の制限は、約５ＧＨｚで生じ、結合器の長さが長くなるにつれて、より低い周波数、例えば長さ４ｃｍの結合器の場合、１．２５ＧＨｚで生じることに留意されたい。したがって材料および寄生が、スケール・シンボル周波数Ｆ_Ｓをより高くする能力を制限している。例えば、広く使用されているＰＣ基板誘電材料ＦＲ４は、３ＧＨｚ以上の周波数を大きく減衰させている。ディジタル帯域幅をこれらの制約の下で広くするためには、本発明において説明する変調技法を使用することによってＮ_Ｓを大きくしなければならない。材料特性の改善に伴い、例えばＦＲ４をテフロン（登録商標）に置き換えることにより、バス・システム２１０の通過帯域１１０１の拡大に伴って、より広いディジタル帯域幅を提供するため、本発明を、Ｆ_Ｓ、Ｎ_Ｓあるいはその２つの何らかの組合せにスケール化することができる。
【００３３】
デバイス２２０とバス２１０の間を電磁結合する利点の１つは、直接結合システムあるいは結合器構成要素を正確に位置決めしなければならない電磁結合システムの場合に比べて、デバイス２２０をより容易にシステム２００に追加し、あるいはシステム２００から取り外すことができることである。例えば電磁結合器２４０を使用することにより、例えば３２ビット・バスの３２個のトレースへの電気接続または切り離しが不要になる。電気接続が不要になること、静電放電から保護される利点、信号の完全性等により、本発明の電磁結合態様は、ホット・スワッピングなどのアプリケーションに対して重要な利点を有している。
【００３４】
本発明の一実施形態では、電磁結合器２４０は、デバイス側構成要素２４２およびバス側構成要素２４４の相対位置に対する電磁結合器２４０の結合係数の感度を鈍くする幾何形状を有している。このような幾何形状により、平衡結合器２４０は、デバイス側構成要素２４２およびバス側構成要素２４４の水平方向分離または垂直方向分離の変化にもかかわらず、その結合係数を特定の範囲内に維持することができる。
【００３５】
図３Ａは、デバイス２２０とバス２１０の間の、比較的安定した結合を提供する幾何形状を有する平衡電磁結合器２４０の一実施形態３００を示したものである。結合器３００は、図２Ｂに示す座標系に対して、ｚ方向に沿って反対方向から見た図である（その一部が図３Ａに再現されている）。この配向の場合、バス側構成要素３２０は、電磁結合器３００のデバイス側構成要素３３０の上側に出現している。バス側構成要素３２０とデバイス側構成要素３３０の幾何形状は、結合器３００を介して転送されるエネルギーの量を、バス側構成要素３２０とデバイス側構成要素３３０の相対アライメントに対して比較的鈍感にしている。
【００３６】
結合器３００の場合、バス側構成要素３２０は、その端点によって決まる長手方向（ｙ軸）に対して波打っており、ジグザグ・パターンを形成している。バス側構成要素３２０の開示した実施形態には、ｘ方向に正と負に変化する、長手方向からの４つの行程が含まれている。開示した長手方向からの行程の数、大きさおよび角度は、構成要素の幾何形状を一般的に説明したものに過ぎない。これらの値は、個々の実施形態の制約に対応させるため様々である。デバイス側構成要素３３０は、バス側構成要素３２０のジグザグ・パターンに対して相補形をなす同様のジグザグ・パターンを有している。
【００３７】
反覆して交差することで、結合器３００の平行プレート領域３４０（１）〜３４０（４）（一般名としては「平行プレート領域３４０」）とフリンジ領域３５０（１）〜３５０（３）（一般名としては「フリンジ領域３５０」）を形成している。結合器３００の結合係数に対する平行プレート領域３４０およびフリンジ領域３５０の寄与は、それぞれ異なっており、いずれも構成要素３２０および３３０の相対アライメントの変化に対する影響を緩和している。例えば、プレート領域３４０の大きさは、構成要素３２０および３３０が、ｘ−ｙ平面内における基準位置から若干変化してもほとんど変化しない。構成要素３２０および３３０が、ｘ−ｙ平面における基準位置から変化すると、フリンジ領域３５０の大きさが変化し、それにより、隣接する領域が変化して互いにほぼオフセットする。Ｓが０．１２５ｃｍ、δ＝３５°およびＷが５ミル（約１２７μｍ）である結合器３００の一実施形態の場合、構成要素３２０および３３０が、公称上整列位置からｘおよび／またはｙ方向に±８ミル（約２００μｍ）変化しても、Ｋ_Ｃの変化は、わずかに±２％である。
【００３８】
また、構成要素３２０と３３０の間の垂直方向の分離の変化に対する影響も結合器３００の中で緩和される。平行プレート領域３４０中における結合は、分離（ｚ）に反比例して変化し、フリンジ領域３５０中における変化は、分離に伴ってより穏やかに変化する。正味の効果は、結合器３００の場合、ｚ方向の変化に対する感度の低下である。結合器の幾何形状をこのように選択することにより、結合器分離（ｚ）が±３０％変化しても、容量結合係数の変化は、±１５％未満である。これは、同一範囲の導体分離に対して、＋４０％／−３０％変化する平行プレート・ベース結合器幾何形状に優に匹敵している。
【００３９】
結合器３００の開示実施形態の場合、構成要素３２０および３３０は、両構成要素に沿って伝送される信号に比較的一様なインピーダンス環境を提供するため、角の部分が丸くなっている。同様の理由で、構成要素３２０および３３０は、比較的一様な交差部分を有している。要約すると、結合器３００は、いずれの環境にも重大なインピーダンス変化をもたらすことなく、デバイス２２０とバス２１０の間のローバストな信号伝送を提供している。
【００４０】
図３Ｂは、平衡電磁結合器２４０の他の実施形態３０４を示したものである。本開示実施形態の場合、一方の構成要素３２４が、蛇行すなわち構成要素３２０に関連して上で説明した幾何形状と同様のジグザグ幾何形状を保持し、第２の構成要素３３４は、実質的に直線の幾何形状を有している。構成要素３３４は、結合器３０４のバス側あるいはデバイス側のいずれの側に形成しても良い。構成要素３２４は、その反対側に形成されることになる。結合器３０４も、平行プレート領域３４４およびフリンジ領域３５４の両方を備えているが、フリンジ領域３５４は、結合器３００のフリンジ領域３５０より小さくなっている。したがって結合器３０４は、構成要素３２４および３３４の相対位置の変化に対して、結合器３００より敏感である。
【００４１】
図３Ｃは、平衡電磁結合器２４０のさらに他の実施形態３０８を示したものである。この実施形態の場合、平行プレート領域３４８とフリンジ領域３５８の両方を設けるため、一方の構成要素３２８が第２の構成要素３３８より細くなっている。
【００４２】
図３Ｄは、結合器３００が組み込まれたマルチドロップ・バス・システム３６０の一部を示したものである。バス・トレース３８０は、その長さに沿って間隔を隔てて配置された複数のバス側構成要素３２０を備えている。対応するデバイス３７０は、関連するデバイス側構成要素３３０を介して、バス・トレース３８０に結合されている。構成要素３２０および３３０は、それらの幾何形状を示すように、回転して示されている。結合器３００の実施形態は、構成要素３２０と３３０の間に、位置決めすなわち結合係数の調整を容易にするための特定の誘電材を備えている。
【００４３】
図３Ｅは、デバイス３７０をバス・トレース３８０に結合するためのメカニズムの１つを示したものである。本開示実施形態の場合、結合器３００のバス側構成要素３２０を含むバス・トレース３８０は、回路基板３８４に形成されている。バス・トレース３８０の一端は、デバイス２２０（１）に接続されている。デバイス３７０は、たわみ回路３８６上に取り付けられ、デバイス側構成要素３３０に接続されているが、図３Ｅには、その一部のみが示されている。デバイス側構成要素３３０は、たわみ回路３８６の表面に沿って連続しており、たわみ回路３８６が回路基板３８４に押し付けられる（矢印で示すように）と、バス側構成要素３２０と向き合うことになる。図３Ｅには一部しか示されていないが、たわみ回路３８６を所定の位置に保持するためのソケット３８８が設けられている。
【００４４】
たわみ回路３８６のたわみ特性により、たわみ回路３８６を回路基板３８４に押し付ける際に、たわみ回路３８６を曲げることができる。一実施形態では、デバイス側構成要素３３０は、たわみ回路３８６を回路基板３８４に押し付けることによって形成される、たわみ回路３８６の比較的平らな部分に配置されている。完全に挿入されると、ｚ軸に沿って反対方向から結合器３００を見下ろした場合、デバイス側構成要素３３０およびバス側構成要素３２０は、図３Ａに示すように整列している。バス側構成要素３２０とデバイス側構成要素３３０の間には、分離を維持するためのスペーサが設けられている。あるいは、短絡を生じることなく押し付けることができるよう、構成要素３２０および３３０のいずれか一方またはその両方に、誘電材料の被覆が施されている。デバイス側構成要素３３０をデバイス３７０に結合しているトレースは、たわみ回路３８６と共に曲がり、それによりデバイス側構成要素３３０とデバイス３７０の間のコネクタの必要性を排除している。
【００４５】
たわみ回路３８６は、例えば、１つまたは複数のたわみ層および／またはエポキシ誘電材料、ポリイミド（例えば、Ｄｅｌａｗａｒｅ州ＷｉｌｍｉｎｇｔｏｎにあるＥ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ ＮｅｍｏｕｒｓのＫａｐｔｏｎ（登録商標））あるいはポリエチレンテレフタラート（ＰＥＴ）などの弾性材料でできている。一実施形態では、デバイス側構成要素３３０は、たわみ／弾性材の層の間に挟まれており、結合器３００の形成に使用される弾性分離および誘電分離を提供している。開示したメカニズムは、デバイス３７０をバス・トレース３８０に結合するために使用される多くの方法のうちの１つに過ぎない。例えば、たわみ材料と剛性材料の様々な組合せ、ドーター・カード、およびこれらのメカニズムの変形形態を使用することができる。
【００４６】
本発明に従って実施されるマルチドロップ・バス・システムによって提供される、より雑音の少ない環境により、従来のマルチドロップ・バス・システムより高い周波数で、信頼性の高い信号を伝送することができるが、より高い信号周波数によってのみ提供される帯域幅の利得には限界がある。例えば、伝送チャネル内の信号を散乱させる不規則性の規模は、信号の周波数が高くなるほど小さくなる。また、完全に除去あるいはマスクすることができない寄生キャパシタンスおよび寄生インダクタンスにより、伝送速度が低下し、信号の振幅が減衰し、高い周波数での回路共振が生じている。さらには、表皮効果および誘電損などの材料特性により、高周波伝搬が制限されている。また、電磁結合器２４０による信号減衰も、帯域幅に影響を及ぼしている。例えば、減衰をオフセットするための伝送信号の増幅は、信号を伝送することができる周波数を制限している。
【００４７】
上で指摘したように、チャネルのディジタル帯域幅は、Ｆ_Ｓがシンボルの周波数であり、Ｎ_Ｓが１シンボル当たりの伝送ビット数（「シンボル密度」）である、ＢＷ＝Ｆ_ＳＮ_Ｓで与えられる。本発明の一実施形態では、特定のシンボル周期（１／Ｆ_Ｓ）に対して、Ｎ_Ｓを大きくするための様々な変調スキームが使用されている。所与のＦ_Ｓに対して、Ｎ_Ｓが大きいほど総合ＢＷが広くなり、高周波信号方式のみに依存する場合の限界が回避される。特定の変調スキームと高周波信号方式を組合せることにより、ＢＷが著しく広くなる。
【００４８】
以下の考察では、説明用として様々な時間領域変調スキームが使用されているが、本発明の利点は、開示する変調スキームに限定されない。形状変調（パルス中のエッジ数を変更する）などの他の時間領域変調スキーム、周波数変調、位相変調およびスペクトル拡散などの狭帯域および広帯域周波数領域変調スキーム、あるいは時間領域変調スキームと周波数領域変調スキームの両方の組合せ（高周波シヌソイドと重畳したパルス）も、本発明との使用に適している。
【００４９】
図４は、Ｆ_ＳとＮ_Ｓの間の相互作用を示す信号４１０、および複数のデータ・ビットを１つのシンボル中に符号化するために使用される様々な変調スキームを略図で示したものである。信号４１０には、１シンボル周期（Ｆ_Ｓ ^−１）の間に伝送される変調シンボル４２０が含まれている。説明用として、５ビットのデータ（Ｎ_Ｓ＝５）をシンボル４２０中に符号化する位相変調スキーム、パルス幅変調スキーム、立上り時間変調スキームおよび振幅変調スキームが示されている。本発明は、これらの変調スキームおよび他の変調スキームを、個々のシステムの帯域幅を広げるべく、単独で、あるいは複数の変調スキームを組合せて実施することができる。ビット間隔（以下を参照）、雑音源、考慮中の変調スキームの各々に適用することができる回路制限、および所与の周波数に対する有効シンボル周期を考慮することにより、１つまたは複数の変調スキームが選択される。
【００５０】
以下の考察では、「パルス」は、立上りエッジおよび立下りエッジの両方を有する信号波形を指している。パルス・ベース信号の場合、情報は、例えばエッジ位置、エッジ形状（スロープ）、およびエッジ対の間の信号の大きさの中に符号化される。本発明は、パルス・ベース信号に限らず、エッジ・ベース信号および様々なタイプの振幅、位相または周波数変調周期波形など、他の信号波形に対して実施することもできる。以下の考察は、本発明の様々な態様を説明するために、パルス・ベース信号の変調スキームに集中しているが、本発明を実践するためには、これらのスキームは必ずしも必要ではない。パルス・ベース信号に対する以下の考察と同様の考察を他の信号波形に適用し、それにより適切な変調スキームを選択することができる。
【００５１】
信号４１０の場合、第１のビットの値（０または１）は、シンボル周期内におけるシンボル４２０の立上りエッジの発生位置（ｐ_０またはｐ_１）によって表される（位相変調すなわちＰＭ）。第２および第３のビットの値は、そのパルスが有する可能な４つの幅（ｗ_０、ｗ_１、ｗ_２、ｗ_３）によって表される（パルス幅変調すなわちＰＷＭ）。第４のビットの値は、立下りエッジのスロープが大きい（ｒｔ_０）か、あるいは小さい（ｒｔ_１）かによって表され（立上り時間変調すなわちＲＴＭ）、第５のビットの値は、パルスの振幅が正（ａ_０）であるか、あるいは負（ａ_１）であるかによって表される（振幅変調すなわちＡＭ）。太線は、シンボル４２０の実際の状態を表し、ダッシュ線は、上で説明した符号化スキームに対する他の有効状態を表している。ストローブが、立上りエッジおよび立下りエッジの位置を比較する基準時間を与えるためにシンボル周期内に示されている。上で説明した各変調スキームによって符号化されるビットの数は、単に説明用の数に過ぎない。また、シンボル４２０の立上りエッジおよび／または立下りエッジにＲＴＭを適用することができ、また、ＡＭを使用して、ビットをシンボル４２０の大きさおよび／またはサインの中に符号化することも可能である。
【００５２】
ＰＭ、ＰＷＭおよびＲＴＭは、時間領域変調スキームの一例である。各時間領域変調スキームにより、１つまたは複数のビットが、例えば立上りエッジまたは立上りエッジとそれに引き続く立下りエッジなど、１つまたは複数の事象がシンボル周期の中で生じる１つまたは複数の時刻の中に符号化される。つまり、様々なビットの状態が、シンボル周期内における様々な事象時刻または事象時刻と事象時刻の差によって表される。各時間領域変調スキームと結合したビット間隔は、そのスキームの様々なビット状態を高い信頼性で弁別するために必要な時間の最少量を表している。個々のシステムで選択される変調スキームおよび選択した変調スキームによって表されるビットの数は、部分的には、選択される可能性のある変調スキームのビット間隔、およびそのビット間隔すなわちシンボル周期に適応するために有効な時間によって決定される。
【００５３】
図４のｔ_１は、位相変調スキームにおけるｐ_０とｐ_１を弁別するために必要な最少時間を表している。持続期間ｔ_１の１ビット間隔がシンボル周期内に割り当てられ、それによりパルス・エッジを高い信頼性でｐ_０またはｐ_１に割り当てることができる。ｔ_１の値は、雑音および位相の測定を妨害する回路制限によって様々である。例えば、ストローブがクロック・パルスによって提供される場合、クロック・ジッタによってストローブの位置（時間）が不確実になり、そのためにｐ_０とｐ_１を高い信頼性で弁別するために必要な最小間隔が長くなる。様々な回路制限および解決法については、以下でさらに詳細に考察する。
【００５４】
同様に、持続期間ｔ_３の１ビット間隔がシンボル周期内に割り当てられ、それにより２つの状態（ｒｔ_０、ｒｔ_１）を高い信頼性で弁別することができる。ｔ_３の大きさは、雑音および立上り時間の測定に関連する回路制限によって決定される。例えば、立上り時間は結合器２４０を通過させることによって弁別される。したがってｔ_３は、二次導関数の測定を可能にするだけの十分な長さでなければならない。
【００５５】
持続期間がｔ_２の３つのビット間隔がシンボル周期内に割り当てられ、それにより４つの状態（ｗ_ｏ、ｗ_１、ｗ_２、ｗ_３）を高い信頼性で弁別することができる。ｔ_２の大きさは、雑音およびパルス幅の測定に関連する回路制限によって決定される。パルス幅がクロック・ストローブに関連して決定される場合、クロック・ジッタに関する考慮が適用される。パルス幅が、例えばパルスの立上りエッジに関連して決定される場合は、立上りエッジ測定と立下りエッジ測定の間の電源電圧の変動などの考慮が適用される。
【００５６】
一般的に、ｎビットの値をビット間隔ｔ_ｉの時間領域変調スキーム（ｉ）中に符号化するために必要な時間は、（２^ｎ−１）・ｔ_ｉである。雑音または回路上の理由により、非一様なビット間隔が好ましい場合、変調スキームに割り当てられる総時間は、そのビット間隔のすべての合計である。複数の時間領域変調スキームを使用する場合、シンボル周期は、Σ（２^ｎ（ｉ）−１）・ｔ_ｉの他に、あらゆる追加タイミング・マージンに適応するだけの十分な長さでなければならない。この場合の合計は、使用されているすべての時間領域変調スキームに対する合計である。上の例では、シンボル周期は、ｔ_１＋ｔ_３＋３ｔ_２の他に、他のあらゆるマージンすなわちタイミングに適応しなければならない。これらの中には、チャネル帯域幅によって表される最小パルス幅、残留雑音等が含まれている。
【００５７】
複数の符号化スキームを使用することにより、シンボル時間に対する制約が軽減される。例えば、５ビットをパルス幅変調のみを使用して符号化するには、少なくとも３１・ｔ_２が必要である。ｔ_２が十分に大きい場合、単一の符号化スキームを使用することにより、必要なシンボル周期は、複数の符号化スキームを使用する場合に必要な周期より長くなる（シンボル周波数が低くなる）。
【００５８】
また、最小レゾルーション時間は振幅変調に関連している。時間領域変調スキームとは異なり、振幅変調は、エッジ位置に対して実質的に直角をなすパルス特性中にデータを符号化している。したがって、シンボル周期が適応する総ビット間隔に直接追加する必要はない。例えば、振幅変調は、電圧レベルの符号または大きさを使用してデータを符号化している。
【００５９】
しかしながら、異なる変調スキームは完全には直交していない。上の例では、２つの振幅状態（正および負）が１つのビットを符号化しており、この間隔に関連する最小時間は、例えば、振幅がＡの電圧に対する検出器回路の応答時間によって決定される。パルス幅は、少なくともＡの符号を決定するだけの十分な長さでなければならない。同様に、立上り時間状態ｒｔ_１および幅状態ｗ_３によって特徴付けられたシンボルは、位相状態ｐ_０によって特徴付けられた次のシンボルを妨害する。したがって、本発明と共に使用する変調スキームの選択に際しては、雑音および回路制限（ビット間隔の中で部分的に合計される）、変調スキームの相対インピーダンス、および他の様々な要因が考慮される。
【００６０】
図５Ａは、デバイス２２０（２）〜２２０（ｍ）のための多重ビット・シンボルを処理するのに適したインタフェース２３０の一実施形態５００のブロック図である。例えばインタフェース５００を使用して、例えばデバイス２２０（２）からのアウトバウンド・ビットをバス２１０で伝送するため、対応するシンボルに符号化し、デバイス２２０（２）が使用できるよう、バス２１０で受信したシンボルをインバウンド・ビットに復号化することができる。
【００６１】
インタフェース２３０の開示実施形態は、トランシーバ５１０および較正回路５２０を備えている。また、図５Ａには、転送された波形をトランシーバ５１０に提供するための、電磁結合器２４０のデバイス側構成要素２４２が示されている。例えば、転送された波形は、電磁結合器２４０の両端間にパルス４２０を送信することによって生成された弁別波形である。デバイス側構成要素２４２は、インタフェース２３０が通信する各チャネル、例えばバス・トレース上に設けられている。第２のデバイス側構成要素２４２’は、差分信号方式が使用された場合のためのものである。
【００６２】
トランシーバ５１０は、レシーバ５３０およびトランスミッタ５４０を備えている。レシーバ５３０は、電磁結合器２４０のデバイス側構成要素２４２上に転送された波形中に符号化されているビットを回復し、回復したビットをインタフェース２３０と関連するデバイスに提供している。レシーバ５３０の実施形態は、電磁結合器２４０の両端間の伝送時における信号エネルギーの減衰をオフセットするための増幅器を備えている。トランスミッタ５４０は、関連するデバイスによって提供されたデータ・ビットをシンボル中に符号化し、そのシンボルを電磁結合器２４０のデバイス側２４２にドライブしている。
【００６３】
較正回路５２０は、トランシーバ５１０の性能に影響を及ぼす様々なパラメータを管理している。インタフェース２３０の一実施形態では、較正回路５２０を使用して、プロセス、温度、電圧等の変動に応じて、トランシーバ５１０内の成端抵抗、増幅器利得あるいは信号遅延を調整している。
【００６４】
図５Ｂは、通信チャネルに直接接続されたデバイスのための符号化シンボルの処理に適したインタフェース２３０の一実施形態５０４のブロック図である。例えば、システム２００（図２）では、デバイス２２０（１）は、メモリ・バス（２１０）に直接接続されたコンピュータ・システムのシステム・ロジックあるいはチップセットを表し、また、デバイス２２０（２）〜２２０（ｍ）は、コンピュータ・システムの記憶装置モジュールを表している。したがって、インタフェース５０４が通信する各チャネルすなわちトレース上に、直流接続５０６が設けられている。第２の直流接続５０６’（各チャネルの）は、差分信号方式が使用された場合のためのものである。インタフェース５０４は、様々なデバイス２２０（２）〜２２０（ｍ）および局部クロックから送信される信号のタイミング差を引き起こすためのクロック同期回路５６０を備えている。
【００６５】
図６は、位相変調、パルス幅変調および振幅変調を使用してデータ・ビットが符号化され、ストローブがクロック信号によって与えられる波形の処理に適したトランシーバ５１０の一実施形態６００を示すブロック・レベルの線図である。トランシーバ６００は、データ・パッド６０２および６０４で示すように、差分信号方式をサポートしている。また、トランシーバ６００は、例えば較正回路５２０から、制御信号６０８を介して較正制御信号を受け取っている。
【００６６】
トランシーバ５１０の開示実施形態の場合、トランスミッタ５４０は、位相変調器６４０、パルス幅変調器６３０、振幅変調器６２０および出力バッファ６１０を備えている。出力バッファ６１０は、差分信号方式をサポートするために、反転出力および非反転出力を、それぞれパッド６０２および６０４に提供する。位相変調器６４０には、トランシーバ５１０とシステム・クロックを同期させるためのクロック信号が与えられる。変調器６２０、６３０および６４０の開示構成は、説明用に過ぎない。対応する変調スキームを様々な順序で適用し、あるいは複数のスキームを並列に適用することができる。
【００６７】
レシーバ５３０の開示実施形態は、増幅器６５０、振幅復調器６６０、位相復調器６７０およびパルス幅復調器６８０を備えている。復調器６６０、６７０および６８０の順序は、説明用に過ぎず、本発明を実施するためには不要である。例えば１つの信号に対して、様々な復調器を並列に動作させることができ、あるいは図に示す順序とは異なる順序で動作させることができる。
【００６８】
デバイス６９０（ａ）および６９０（ｂ）（一般名としては「デバイス６９０」）は、オンチップ成端インピーダンスとして作用しており、本発明の一実施形態では、インタフェース２３０が受信している間、アクティブである。例えば、プロセス、温度および電圧が変動した場合のデバイス６９０の有効性は、較正回路５２０によって補助されている。トランシーバ６００の場合、デバイス６９０は、Ｎ型デバイスとして示されているが、所望する機能は、直列または並列の複数のＮ型および／またはＰ型デバイスによっても提供される。較正回路５２０によって提供される制御は、ディジタル形態あるいはアナログ形態であり、出力イネーブルによって調整される。
【００６９】
図７Ａは、トランスミッタ５４０の一実施形態およびその構成要素変調器６２０、６３０および６４０の回路図である。また、図には、バス２１０を介して送信されるストローブ信号の発生に適したストローブ・トランスミッタ７９０が示されている。システム２００の一実施形態では、２つの個別ストローブが提供される。ストロ−ブの１つは、デバイス２２０（１）からデバイス２２０（２）ないし２２０（ｍ）への通信用であり、もう１つのストローブは、デバイス２２０（２）ないし２２０（ｍ）からデバイス２２０（１）への逆方向通信用である。
【００７０】
トランスミッタ５４０の開示実施形態は、クロック信号（ＣＬＫ＿ＰＵＬＳＥ）を変調し、シンボル周期毎に４つのアウトバウンド・ビットを符号化している。１ビットがシンボルの位相で符号化され（位相ビット）、２ビットがシンボルの幅で符号化され（幅ビット）、また、１ビットがシンボルの振幅で符号化される（振幅ビット）。トランスミッタ５４０を使用して、シンボル周期毎に差分シンボル・パルスが生成され、また、ストローブ・トランスミッタ７９０を使用して、シンボル周期毎に差分クロック・パルスが生成される。
【００７１】
位相変調器６４０は、ＭＵＸ７１０および遅延モジュール（ＤＭ）７１２を備えている。ＭＵＸ７１０は、ＤＭ７１２を介して、ＣＬＫ＿ＰＵＬＳＥの遅延バージョンを受け取り、ＣＬＫ＿ＰＵＬＳＥの非遅延バージョンを入力部７０４から受け取っている。ＭＵＸ７１０の制御入力により、位相ビットの値に応じて、ＣＬＫ＿ＰＵＬＳＥの遅延第１エッジまたは非遅延第１エッジが送信される。一般的には、ｐ−位相ビットを符号化する位相変調器６４０は、ＣＬＫ＿ＰＵＬＳＥの２^ｐ個のバージョンのうちの１つを選択して、異なる遅延を課している。開示実施形態の場合、位相変調器６４０の出力は、シンボル４２０の立上りエッジを表し、幅変調器６３０による立下りエッジの発生のためのタイミング基準として機能している。遅延整合ブロック（ＤＭＢ）７１４は、シンボル４２０の幅に有害な影響を及ぼす幅変調器６３０の回路遅延（ＭＵＸ７２０の遅延など）をオフセットするためのものである。ＤＭＢ７１４の出力は、追加処理用振幅変調器６２０に提供される開始信号（ＳＴＡＲＴ）である。
【００７２】
幅変調器６３０は、第１のエッジに対して、幅ビットによって表される量だけ遅延された第２のエッジを発生するためのＤＭ７２２、７２４、７２６、７２８およびＭＵＸ７２０を備えている。この第２の遅延エッジは、追加処理用振幅変調器６２０に入力される停止信号（＿ＳＴＯＰ）を形成している。トランスミッタ５４０の開示実施形態の場合、ＭＵＸ７２０の制御入力部に印加される２つのビットが、ＭＵＸ７２０の出力部にもたらされる第２のエッジに対する４つの異なる遅延のうちの１つを選択している。ＭＵＸ７２０の入力部ａ、ｂ、ｃおよびｄは、それぞれＤＭ７２２、７２４、７２６および７２８を通過した入力信号、すなわち第１のエッジをサンプルしている。例えば幅ビットが入力ｃを表している場合、ＭＵＸ７２０によって出力される第２のエッジは、第１のエッジに対して、ＤＭ７２２＋ＤＭ７２４＋ＤＭ７２６だけ遅延される。
【００７３】
振幅変調器６２０は、ＳＴＡＲＴおよび＿ＳＴＯＰを使用して、所与のシンボル周期の間にトランスミッタ５４０に提供される、それぞれ位相ビット、幅ビットおよび振幅ビットによって表される第１のエッジ、幅および極性を有するシンボル・パルスを発生している。振幅変調器６２０は、振幅ビットの状態に応じて、ＳＴＡＲＴをそれぞれエッジ−パルス発生器（ＥＰＧ）７３０（ａ）および７３０（ｂ）に経路指定するスイッチ７４０（ａ）および７４０（ｂ）を備えている。スイッチ７４０は、例えばＡＮＤゲートである。＿ＳＴＯＰは、ＥＰＧ７３０（ａ）および７３０（ｂ）（一般名としては、ＥＰＧ７３０）の第２の入力部に提供されている。ＥＰＧ７３０は、ＳＴＡＲＴを受け取ると、＿ＳＴＯＰを受け取ることによって終了するシンボル・パルスを起動する。起動させるＥＰＧ７３０に応じて、正に立ち上がるパルスまたは負に立ち下がるパルスが、差分出力バッファ６１０を介して、トランスミッタ５４０の出力部に提供される。
【００７４】
ストローブ・トランスミッタ７９０は、ＤＭ７５０および整合ロジック・ブロック７８０を備えている。ＤＭ７５０は、ＣＬＫ＿ＰＵＬＳＥを遅延し、シンボル４２０のｐ_０およびｐ_１を選択するデータ位相を決定するのに適したストローブ信号を提供している。ストローブ・トランスミッタ７９０の一実施形態では、ＤＭ７５０は、ストローブをｐ_０およびｐ_１によって表される位相ビット状態の中間に位置付けしている（図４）。ストローブは、例えばレシーバ５３０によって使用され、データの立上りエッジの着信がストローブの前のものであるか、あるいはストローブの後のものであるかどうかを決定することによって位相が復調される。したがって、ストローブ・トランスミッタ７９０のＤＭ７５０は、データ・トランスミッタ５４０の位相変調器６４０に対応している。整合ロジック・ブロック７８０は、トランスミッタ５４０の残りの回路を複製し、ＤＭ７５０が相対位置を固定した後における、データと一致するストローブのタイミングを維持している。
【００７５】
一般的には、ＤＭ７５０および整合ロジック・ブロック７８０は、データ信号に対するトランスミッタ５４０のオペレーションを、物理レイアウトのレベルでストローブに対して複製している。したがって、この遅延整合は、プロセス、温度および電圧等の変動に対して、よりローバストである。また、トランスミッタ５４０の出力部から、ボード・トレース、電磁結合器２４０、結合器２４０のもう一方の側のボード・トレースを通って、受信デバイスのレシーバ５３０の入力部に到る通信チャネルの残りの部分は、選択された相対タイミングを維持するために、データとストローブの間の遅延の中で整合される。しかしながら、この遅延整合は、説明を目的として示した一実施形態であり、本発明を実践するためには不要である。例えば、回路およびチャネルの残留部分が、ストローブ遅延に対する整合データを維持していない場合、レシーバは、ストローブの相対タイミングを較正することができ、さらには、適切に符号化されたデータからタイミングを回復することにより、ストローブの欠落を補償することもできる。
【００７６】
図７Ｂは、本発明との使用に適したプログラム可能遅延モジュール（ＤＭ）７７０の一実施形態の略図である。例えば、１つまたは複数のＤＭ７７０を、トランスミッタ５４０の開示実施形態の任意のＤＭ７１２、７２２、７２４、７２６、７２８および７５０に使用することにより、ＳＴＡＲＴおよび＿ＳＴＯＰにプログラム可能な遅延をもたらすことができる。ＤＭ７７０は、それぞれ第１のトランジスタ・セット７７４（ａ）、７７４（ｂ）および第２のトランジスタ・セット７７６（ａ）、７７６（ｂ）を介して、基準電圧Ｖ_１およびＶ_２に結合されたインバータ７７２（ａ）および７７２（ｂ）を備えている。実施形態の中には、基準電圧Ｖ_１およびＶ_２がディジタル電源電圧のものもある。トランジスタ・セット７７４（ａ）、７７４（ｂ）および７７６（ａ）、７７６（ｂ）にそれぞれ印加されるプログラム信号ｐ_１〜ｐ_ｊおよびｎ_１〜ｎ_ｋは、インバータ７７２（ａ）および７７２（ｂ）から見たコンダクタンスが変化し、したがってその速度が変化している。以下でさらに詳細に考察するように、インバータ７７２（ａ）および７７２（ｂ）のプログラム信号ｐ_１〜ｐ_ｊおよびｎ_１〜ｎ_ｋは、較正回路５２０を使用して選択されている。
【００７７】
図７Ｃは、本発明との使用に適したＥＰＧ７３０の一実施形態の略図である。ＥＰＧ７３０の開示実施形態は、トランジスタ７３２、７３４、７３６およびインバータ７３８を備えている。Ｎ型トランジスタ７３４のゲートは、ＳＴＡＲＴによってドライブされている。ＳＴＡＲＴの正に立ち上がるエッジは、シンボル・パルスの開始を表している。Ｐ型およびＮ型トランジスタ７３２および７３６のゲートは、図７ＡのＥＰＧ７３０（ａ）および７３０（ｂ）のためのＳＴＡＲＴの遅延反転コピーである＿ＳＴＯＰによって、それぞれドライブされている。＿ＳＴＯＰの負に立ち下がるエッジは、シンボル・パルスの終了を表している。＿ＳＴＯＰがハイのとき、トランジスタ７３２がオフであり、トランジスタ７３６がオンである。トランジスタ７３４は、ＳＴＡＲＴの正に立ち上がるエッジでオンになり、ノードＮをローに引張り、ＥＰＧ７３０の出力部に、シンボル・パルスの立上りエッジを生成する。引き続く＿ＳＴＯＰの負に立ち下がるエッジで、トランジスタ７３６がオフ、トランジスタ７３２がオンになり、ノードＮをハイに引張り、シンボル・パルスを終了させる。
【００７８】
所与のシンボル・パルスに対して、ＳＴＡＲＴは、対応する＿ＳＴＯＰがアサートされる前、あるいはアサートされた後にデアサートされる（エッジが負に立ち下がる）。例えば、トランスミッタ５４０の開示実施形態は、ＣＬＫ＿ＰＵＬＳＥで計時されており、狭いＣＬＫ＿ＰＵＬＳＥを使用することにより、より高いシンボル密度が得られる。したがって、ＳＴＡＲＴおよび＿ＳＴＯＰの幅は、ＣＬＫ＿ＰＵＬＳＥの幅の関数であり、ＳＴＡＲＴと＿ＳＴＯＰの分離は、幅ビットの関数である。ＳＴＡＲＴの終了および＿ＳＴＯＰの開始の異なる可能相対着信は、幅ビットによるシンボル４２０の変調に悪影響を及ぼしている。詳細には、＿ＳＴＯＰの負の立下りエッジによってシンボル・パルスが終了すると、トランジスタ７３４がオンまたはオフになる。したがってノードＮには、トランジスタ７３４を介してノードＰの寄生キャパシタンスに晒される状態と、晒されない状態が存在し、この可変性が、ＥＰＧ７３０を介したシンボル立下りエッジの遅延に、非意図的な方法で影響を及ぼしている。
【００７９】
図７Ｄは、トランスミッタ５４０の代替実施形態の略図であり、ＥＰＧ７３０（ｃ）が追加されている。ＥＰＧ７３０（ｃ）は、上で説明した可変性を防止する無矛盾タイミングを保証するため、ＳＴＡＲＴを再成形している。すなわち、＿ＳＴＯＰの開始後に、必ずＳＴＡＲＴが終了するよう、修正ＳＴＡＲＴが拡大されている。この修正ＳＴＡＲＴの拡大は、ＣＬＫ＿ＰＵＬＳＥの幅に代わって、元のＳＴＡＲＴによって開始が指示され、＿ＳＴＯＰの開始によって終了が指示される、新しいＳＴＡＲＴを生成することによって達成される。また、図７Ｄに示す代替実施形態では、遅延整合ブロック７１４およびＥＰＧ７３０（ｃ）を介した遅延の合計は、幅変調器６３０内の非意図的遅延と整合しなければならないことに留意されたい。
【００８０】
図８Ａ〜８Ｅは、システム２００の一実施形態のＣＬＫ＿ＰＵＬＳＥ、ＳＴＡＲＴ、ＳＴＯＰ、ＳＹＭＢＯＬおよびＴＲ＿ＳＹＭＢＯＬをそれぞれ示したものである。ＴＲ＿ＳＹＭＢＯＬは、電磁結合器２４０の両端間を伝送した後のＳＹＭＢＯＬの形態を表している。図８Ｄの波形と８Ｅの波形の間でスケールを変更することによって、ＳＹＭＢＯＬに対するＴＲ＿ＳＹＭＢＯＬの振幅がより小さいことが、大まかに示されている。ＴＲ＿ＳＹＭＢＯＬは、デバイス２２０がさらに処理するためのデータ・ビットを抽出するため、インタフェース２３０によって復号化される信号を表している。各ＳＹＭＢＯＬによって符号化された４つのアウトバウンド・ビットが、対応するＳＹＭＢＯＬの下に、（ｐ、ｗ_１、ｗ_２、ａ）の順に示されている。
【００８１】
図９Ａは、本発明との使用に適したレシーバ５３０の一実施形態を示す略図である。レシーバ５３０の開示実施形態は、差分データ信号を処理している。また、図９Ａには、差分ストローブ信号の処理に適したストローブ・レシーバ９０２が示されている。ストローブ・レシーバ９０２は、上で考察したレシーバと類似のレシーバ５３０のための遅延整合を提供している。レシーバ５３０およびストローブ・レシーバ９０２は、例えば、上で考察したトランスミッタ５４０およびストローブ・トランスミッタ７９０の実施形態と共に、システム２００に使用することができる。
【００８２】
レシーバ５３０の開示実施形態は、電磁結合器２４０に関連するエネルギー減衰を補償する、差分−シングル・エンド増幅器９２０（ａ）および９２０（ｂ）を備えている。増幅器９２０（ａ）および９２０（ｂ）は、転送信号上の正または負のいずれかのパルスに応答して、ディジタル・パルス（図８Ｅに示す、ＴＲ＿ＳＹＭＢＯＬ）およびその相補形パルス、例えば入力部６０２および６０４の信号を生成している。増幅器９２０は、増幅以外に、適切なタイミング信号でその出力をラッチし、後続のディジタル回路に十分なパルス幅を提供している。
【００８３】
同様に、整合ストローブ・レシーバ９０２も、付随する差分ストローブ信号を増幅している。開示実施形態の場合、受け取ったストローブを使用して、データ・シンボル４２０中の位相情報を復号化している。ストローブ・レシーバ９０２は、差分−シングル・エンド増幅器９２０（ｃ）および９２０（ｄ）、および整合回路９０４を備えている。整合回路９０４は、トランスミッタ５４０およびストローブ・トランスミッタ７９０の整合と同様、データ信号およびストローブ信号の遅延と整合させるべく、レシーバ５３０内の残りの回路のほとんどを複製している。ストローブ・レシーバ９０２の一実施形態は、位相復調器６７０に対応する回路および若干の修正が施された幅復調器６８０を備えている。例えば、ストローブ・バッファ９９０は、例えばバス２１０内のチャネル数までの複数のレシーバ５３０に分配するために、受け取ったストローブをバッファしている。ストローブ・バッファ９９０の大きさは、ストローブ・バッファ９９０がドライブするレシーバの数に応じて様々である。データ・バッファ９８０は、ストローブ・バッファ９９０に対応している。面積を節約するために、データ・バッファ９８０は、ストローブ・バッファ９９０の正確な複製である必要はない。遅延は、データ・バッファ９８０およびその負荷の両方を、ストローブ・レシーバ９０２の等価物に対して、比例的に縮小することによっても整合させることができる。
【００８４】
Ｕｎｉ−ＯＲゲート（ＵＯＲ）９４０（ａ）は、増幅器９２０（ａ）および９２０（ｂ）の出力を結合し、ＴＲ＿ＳＹＭＢＯＬの第１のエッジを回復している。ｕｎｉ−ＯＲという名称は、ゲート９４０を介した伝搬遅延が、２つの入力に対して同一であることを表している。図９Ｃは、ＵＯＲ９４０の一実施形態を示したものである。同様に、ｕｎｉ−ＡＮＤゲート（ＵＡＮＤ）９３０は、ＴＲ＿ＳＹＭＢＯＬの第２のエッジを回復している。図９Ｂは、ＵＡＮＤ９３０の一実施形態を示したものである。
【００８５】
位相復調器６７０の開示実施形態は、アービタ９５０（ｂ）（一般名としては「アービタ９５０」）およびデータ・バッファ９８０を備えている。アービタ９５０（ｂ）は、ＵＯＲ９４０（ａ）によって転送されたシンボルから回復した第１のエッジと、ＵＯＲ９４０（ｂ）によって回復されたストローブからの対応するエッジとをそれぞれ比較し、シンボルから回復した第１のエッジがストローブの第１のエッジに先行しているか、あるいは後続しているかに応じて位相ビットをセットしている。図９Ｄはアービタ９５０の一実施形態を示したものである。入力９５８の前に入力９５６がハイになると、出力９５２がハイになる。入力９５６の前に入力９５８がハイになると、出力９５４がハイになる。
【００８６】
図９Ｅは、増幅器９２０の一実施形態を示す回路図である。増幅器９２０の開示実施形態は、リセット等化デバイス９２２、利得制御デバイス９２４および予備充電ラッチ９２８を備えている。リセット・デバイス９２２は、次のシンボル周期に備えて、パルスが検出された後の増幅器９２０のリセット速度を速くしている。利得制御デバイス９２４は、プロセス、電圧、温度等の変動に対して、増幅器９２０の利得を補償している。制御信号９２６は、較正回路５２０によって提供されている。より一般的には、デバイス９２４は、直列または並列に接続された複数のデバイスであり、信号９２６は、較正回路５２０によって生成される複数のビットである。予備充電ラッチ９２８は、後続する回路の便宜のために、受け取ったパルスを再成形している。得られる出力パルス幅は、タイミング信号＿ＲＳＴによって決定される。増幅器９２０の一実施形態の場合、＿ＲＳＴは、レシーバ５３０内で使用される他のタイミング信号と共に、ＤＭ９１６（図９Ａ）によって生成されている。パワーオン・シーケンスあるいは雑音により、予備充電ラッチ９２８および信号＿ＲＳＴを矛盾状態にすることができる。回路を追加することにより、このような事象を検出し、補正することができる。
【００８７】
振幅復調器６６０の開示実施形態は、増幅器９２０（ａ）および９２０（ｂ）から増幅転送信号を受け取るアービタ９５０（ａ）を備えている。アービタ９５０（ａ）は、増幅器９２０（ａ）あるいは９２０（ｂ）のどちらが先にパルスを出力するかに応じて、振幅ビットをセットしている。
【００８８】
幅復調器６８０の開示実施形態は、遅延モジュール（ＤＭ）９１０、９１２、９１４、アービタ９５０（ｃ）、９５０（ｄ）、９５０（ｅ）および復号化ロジック９６０を備えている。回復された第１のシンボル・エッジは、ＤＭ９１０、９１２および９１４を介して送信され、異なるシンボル幅に関連する遅延を複製する一連の遅延エッジ信号が生成される。本発明の一実施形態では、ＤＭ９１０、９１２および９１４は、プログラム可能遅延モジュールとして実装されている（図７Ｂ）。アービタ９５０（ｃ）、９５０（ｄ）および９５０（ｅ）は、生成されたエッジ信号に対する第２のエッジの（一時的な）位置を決定している。復号化ロジック９６０は、この位置を一対の幅ビットにマップしている。
【００８９】
ラッチ９７０（ａ）、９７０（ｂ）、９７０（ｃ）および９７０（ｄ）は、第１および第２の幅ビット、位相ビットおよび振幅ビットを、それぞれその入力部で受け取り、クロック信号によってクロックされると、抽出した（インバウンド）ビットを、その出力部に転送している。レシーバ５３０の開示実施形態の場合、ラッチは、幅復調器６８０の遅延チェーンからの信号を、ＤＭ９１６の付加遅延を介してサンプルすることによってクロックされている。このラッチングにより、復調ビットが付随するストローブのタイミングに同期化される。また、デバイス２２０には、データを局部クロック、例えば図５Ｂに示すクロック同期回路５６０にさらに同期させる必要がある。この同期化は、数ある様々な方法のうちの任意の方法を使用して達成することができることは、本開示の利点を利用する当分野の技術者には理解されよう。
【００９０】
インタフェース２３０の実施形態の様々な構成要素には、プロセス、電圧、温度変動等を補償するため調整することができる多数の回路素子が含まれている。例えば、プロセス、電圧、温度変動等を補償するためには、プログラム可能遅延モジュール（ＤＭ７７０）によって提供される遅延、増幅器（増幅器９２０）によって提供される利得、あるいは成端抵抗（デバイス・セット６９０（ａ）および６９０（ｂ））を調整しなければならない。
【００９１】
図１０は、較正回路５２０の一実施形態を示したものである。較正の目的は、フィードバックを使用して、プロセス、温度、電圧等の変動を測定し、補償することである。図１０に示す較正回路５２０の実施形態は、遅延ロック・ループ（ＤＬＬ）である。直列に接続されたＤＭ１０００（１）〜１０００（ｍ）によって、クロック信号（ＣＬＫ＿ＰＵＬＳＥ）が遅延される。ＤＭの数は、１ＣＬＫ＿ＰＵＬＳＥ周期に整合するため、遅延の合計を設定することができるように選択される。アービタ９５０を使用して、ＤＭ１０００を介した遅延の合計が、１クロック周期未満になったこと、１クロック周期に等しくなったこと、あるいは１クロック周期を超えたことを検出している。ＤＬＬ制御１０１０は、遅延の合計と１クロック周期が整合するまで、遅延制御設定値を介して循環している。確立された制御設定値は、ＤＭ１０００の遅延に対する、プロセス、温度、電圧等の影響を反映している。較正回路５２０は、状態（温度、電圧等）が変化した時点で連続的または周期的に動作させることができ、あるいは任意の他の様々な戦略に従って動作させることができる。
【００９２】
ＤＭ７１２、ＤＭ９１０等、インタフェース２３０に使用されているすべてのＤＭに、同じ較正制御設定値を分配することができる。インタフェース２３０内のＤＭの所望の遅延は、すべてのＤＭ１０００に含まれている遅延モジュール７７０の総数に対する比率と、クロック周期に対する所望の遅延の比率が同じであるＤＭの各々に対するプログラム可能遅延モジュール７７０の数を選択することによって達成される。例えば、ＤＭ１０００の合計に総数２０の遅延モジュール７７０が存在している場合、インタフェース２３０内で使用されている任意の特定のＤＭに対して、２つの遅延モジュール７７０を使用することにより、クロック周期の１／１０の遅延を選択することができる。また、当該ＤＭを構成している選択された遅延モジュール７７０の出力部に、小さい余分の負荷を挿入することにより、任意の特定のＤＭに対する幾分かの付加遅延を選択することもできる。
【００９３】
また、較正構成回路５２０によって得られた較正情報は、状態が変化した場合に、他の回路パラメータを制御するために使用される。これらのパラメータには、デバイス６９０の成端抵抗および増幅器９２０の利得が含まれている。他の回路パラメータの制御は、遅延制御設定値の中に含まれている情報を、同様のプロセス、温度、電圧による影響、および他の回路パラメータに対する同様の条件による影響を使用して修正することによって達成される。
【００９４】
以上、マルチドロップ・バス・システムにおける高帯域幅通信を提供するためのメカニズムを開示した。開示したシステムには、マルチドロップ・バスへデータを転送し、マルチドロップ・バスからデータを転送するための電磁結合器が使用されている。電磁結合器によるバスの電気特性の摂動は比較的小さく、それにより、高周波伝送線路効果に関連する雑音が小さくなっている。雑音の少ない環境により、マルチドロップ・バス・システム内で、より高い信号周波数で様々な変調スキームを実施することができる。
【００９５】
開示した実施形態により、本発明の様々な特徴が説明されているが、本開示の利点を利用するバス・ベース・システム設計分野の技術者には、開示した実施形態に対する、特許請求の範囲の各請求項の精神および範囲を逸脱することのない様々な変形形態および改変が可能であることが認識されるであろう。
【図面の簡単な説明】
【図１】 電磁結合器を使用した従来のマルチドロップ・バス・システムのブロック図である。
【図２Ａ】 本発明による電磁結合マルチドロップ・バス・システムのブロック図である。
【図２Ｂ】 図２Ａに示す電磁結合バス・システムの一実施形態の電気特性を示すブロック図である。
【図３Ａ】 図２Ａおよび２Ｂに示す電磁結合器の実施形態、およびマルチドロップ・バス・システムにおけるそれらの使用法を示す図である。
【図３Ｂ】 図２Ａおよび２Ｂに示す電磁結合器の実施形態、およびマルチドロップ・バス・システムにおけるそれらの使用法を示す図である。
【図３Ｃ】 図２Ａおよび２Ｂに示す電磁結合器の実施形態、およびマルチドロップ・バス・システムにおけるそれらの使用法を示す図である。
【図３Ｄ】 図２Ａおよび２Ｂに示す電磁結合器の実施形態、およびマルチドロップ・バス・システムにおけるそれらの使用法を示す図である。
【図３Ｅ】 図２Ａおよび２Ｂに示す電磁結合器の実施形態、およびマルチドロップ・バス・システムにおけるそれらの使用法を示す図である。
【図４】 本発明との使用に適した様々な変調技法を介した多重データ・ビットを表すシンボルの略図である。
【図５】 本発明との使用に適したインタフェースの実施形態を示すブロック図である。
【図６】 振幅変調、パルス幅変調および位相変調を介してビットを符号化および復号化するためのトランシーバ・モジュールの一実施形態を示すブロック図である。
【図７Ａ】 図６に示すトランスミッタの一実施形態の様々な構成要素の回路図である。
【図７Ｂ】 図６に示すトランスミッタの一実施形態の様々な構成要素の回路図である。
【図７Ｃ】 図６に示すトランスミッタの一実施形態の様々な構成要素の回路図である。
【図７Ｄ】 図６に示すトランスミッタの一実施形態の様々な構成要素の回路図である。
【図８】 バス・システム２００の一実施形態の様々なデータ伝送ステージにおける信号を示す図である。
【図９Ａ】 本発明との使用に適したレシーバの一実施形態の様々な構成要素の回路図である。
【図９Ｂ】 本発明との使用に適したレシーバの一実施形態の様々な構成要素の回路図である。
【図９Ｃ】 本発明との使用に適したレシーバの一実施形態の様々な構成要素の回路図である。
【図９Ｄ】 本発明との使用に適したレシーバの一実施形態の様々な構成要素の回路図である。
【図９Ｅ】 本発明との使用に適したレシーバの一実施形態の様々な構成要素の回路図である。
【図１０】 本発明との使用に適した較正回路を示すブロック図である。
【図１１】 バス・システム２００の通信チャネルの一実施形態の周波数応答をプロットしたグラフである。

Claims (15)

1. 第１導電トレースを含むバスを備え、
   第１のシンボルを生成し、第１のシンボルを前記第１導電トレース上にドライブする第１のデバイスを備え、
   平衡電磁結合器を介して第１のシンボルをサンプルする複数の受信デバイスを備え、各平衡電磁結合器には第２導電トレースが含まれ、その第２導電トレースは、前記第１導電トレース上へ投影をされるとその投影と前記第１導電トレースとが複数回交差して反復交差をなすよう構成され、前記第１導電トレースおよび前記第２導電トレースの少なくとも一方には、ジグザグ幾何形状を有する部分であって、トレース長手方向から斜めの複数の行程が有り且つ一つおきの行程が相互に平行に構成されている部分が含まれ、前記反復交差によって三辺または四辺のフリンジ領域が形成されている、
   ことを特徴とするシステム。
2. 請求項１に記載のシステムにおいて、各平衡電磁結合器が、０．１〜０．４の範囲の結合係数を有する、ことを特徴とするシステム。
3. 請求項１または２に記載のシステムにおいて、各平衡電磁結合器が、
   前記第１導電トレースに付随した第１の構成要素、
   前記第２導電トレースに付随した第２の構成要素、および
   前記第１のトレースと前記第２のトレースの間の誘電媒体
   を備える、ことを特徴とするシステム。
4. 請求項１，２，または３に記載のシステムにおいて、前記第１および第２の導電トレースが、相補形ジグザグ幾何形状を有する、ことを特徴とするシステム。
5. 請求項１〜４の何れか１項に記載のシステムにおいて、各平衡電磁結合器が、システムの帯域幅を制限することなく、サンプルした信号エネルギー（ε）の目標小部分を転送するように選択された長さを有する、ことを特徴とするシステム。
6. 請求項１〜５の何れか１項に記載のシステムにおいて、前記第１のデバイスが、複数のビットおよびクロック信号から第１のシンボルを生成するトランスミッタを含む、ことを特徴とするシステム。
7. 請求項１〜６の何れか１項に記載のシステムにおいて、前記バスが第１の回路基板上にあり、前記複数の受信デバイスのうちの少なくとも１つが第２の回路基板上にある、ことを特徴とするシステム。
8. 請求項１〜７の何れか１項に記載のシステムにおいて、前記第１のデバイスが、第１のセットのビットをシンボル中に符号化するトランスミッタ、および、受信したシンボルを第２のセットのビットに復号化するレシーバを含む、ことを特徴とするシステム。
9. 第１の幾何形状によって特徴付けられた複数の第１の結合構成要素を有する第１導電トレースを備え、
   信号を前記第１導電トレース上にドライブする第１のデバイスを備え、
   対応する第１の結合構成要素に隣接して位置させられた複数の受信デバイスを備え、各受信デバイスが、電磁結合器を形成するため、第２の幾何形状によって特徴付けられ且つ対応する第１の結合構成要素に対して位置させられた第２の結合構成要素を有し、その第２の結合構成要素は、対応する第１の結合構成要素上へ投影をされるとその投影と対応する第１の結合構成要素とが複数回交差して反復交差をなすよう構成され、前記第１の幾何形状および前記第２の幾何形状のうちの少なくとも一方には、ジグザグ幾何形状を有する部分であって、トレース長手方向から斜めの複数の行程が有り且つ一つおきの行程が相互に平行に構成されている部分が含まれ、前記反復交差によって三辺または四辺のフリンジ領域が形成されている
   ことを特徴とするシステム。
10. 請求項９に記載のシステムにおいて、前記電磁結合器は、０．１〜０．４の範囲の結合係数を有する、ことを特徴とするシステム。
11. 請求項９または１０に記載のシステムにおいて、前記第１のデバイスが、直接電気接続を介して、信号を前記第１導電トレース上にドライブする、ことを特徴とするシステム。
12. 請求項９，１０，または１１に記載のシステムにおいて、前記第１のデバイスが、第１の集積回路のインタフェースであり、信号には、前記第１の集積回路によって提供される複数のビットを符号化するシンボルが含まれる、ことを特徴とするシステム。
13. 請求項９，１０，１１，または１２に記載のシステムにおいて、前記第１および第２の結合構成要素によって形成される電磁結合器を介して、信号が前記第１導電トレース上にドライブされる、ことを特徴とするシステム。
14. 回路基板上にあって、第１の結合構成要素を備えたバス・トレースを備え、
    前記回路基板に、前記第１の結合構成要素に関する第１の位置にて指定された精度で、取外し可能に接続されたデバイスを備え、
    前記デバイスに付随して、電磁結合器を形成する第２の結合構成要素であって、前記第１の結合構成要素上に投影をされるとその第２の結合構成要素の投影と前記第１の結合構成要素とが前記第１の位置で少なくとも一度交差して反復交差をなすように構成され、前記第１の結合構成要素および前記第２の結合構成要素の少なくとも一方には、ジグザグ幾何形状を有する部分であって、トレース長手方向から斜めの複数の行程が有り且つ一つおきの行程が相互に平行に構成されている部分が含まれ、前記反復交差によって三辺または四辺のフリンジ領域が形成されている、第２の結合構成要素を備える、
    ことを特徴とするシステム。
15. 請求項１４に記載のシステムにおいて、前記デバイスおよび第２の結合構成要素が、前記回路基板に押し付けられる、たわみ性回路基板上に取り付けられる、ことを特徴とするシステム。

Images