CN1625875A

CN1625875A - 用于具有匹配阻抗的差分线路的终端对

Info

Publication number: CN1625875A
Application number: CN03803160.4A
Authority: CN
Inventors: 谢尤斯·尚松桑
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2002-02-01
Filing date: 2003-01-23
Publication date: 2005-06-08
Anticipated expiration: 2023-01-23
Also published as: TW200400690A; US6744275B2; US20030146772A1; WO2003067838A1; CN100525263C; TWI244821B; AU2003209366A1

Abstract

本发明描述了包括耦合到差分信号传输总线对的可变阻抗匹配终端对的各种装置与方法。在一个实施例中，差分信号传输总线对包括第一总线和第二总线。可变阻抗匹配终端对包括第一可变阻抗元件和第二可变阻抗元件。每个可变阻抗元件的阻抗值取决于由该可变阻抗元件检测到的电压电平。第一可变阻抗元件耦合到第一总线。第二可变阻抗元件耦合到第二总线。第一可变阻抗元件与第二可变阻抗电阻器电隔离。

Description

用于具有匹配阻抗的差分线路的终端对

技术领域

本发明一般地涉及耦合到差分信号输入输出电路的阻抗匹配终端对。更具体地说，本发明的一个方面涉及可变阻抗匹配终端对。

背景技术

低电压差分信号传输(LVDS)是用于在铜线上高速传输二进制数据的信号传输方法。与其它传输标准相比，为了在较低的功率消耗下输送较高的数据传输速率，低电压差分信号传输一般使用较低的电压摆动(swing)。

差分信号代表两个物理量之间的差值。在严格意义上，所有的电压信号都是差分的，因为电压只能相对于另一个电压而进行测量。在某些系统中，作为对比测量电压的参考是系统“接地”。使用“接地”作为电压测量参考的信号传输方案被称为单端的。使用该术语是因为由单个导线上的电压来表示信号。

另一方面，两个导线输运差分信号。信号值是每个导线上的各个电压之间的差。

图1图示了由任意指定为正信号V+和负信号V-的两个部分构成的差分信号。正信号和负信号理论上在相位上近似相反。当一个升高时，另一个降低—但是它们的平均位置，相对于接地2.5伏特的电压电平，保持相同。此外，差分信号中传输的信息通常是正信号和负信号之间的电压差，有时称为是信号值。数学上，信号值可以由V+减V-来表示。图1图示了正弦波，不过，相同的原则也适用于方波。

标记V+和V-的一对导线电输运差分信号的两个部分。LVDS驱动器一般将TTL/CMOS信号转换为低电压差分信号。该差分信号可以以诸如644Mbps的速率通过诸如铜缆或印刷电路板迹线的介质到达LVDS接收器。接收器随后将差分信号转换回TTL/CMOS信号。

差分信号传输的第一点好处是，因为你在控制“参考”电压，所以很容易区分较小的信号。在参考接地、单端方案中，所测信号的准确值取决于系统中的“接地”的一致性。信号源与信号接收器越远，它们本地接地值之间存在偏差的可能性越大。然而，对于LVDS来说，匹配终端对电阻器的值和特性控制信号之间的差值的一致性。因此，终端对对于整个差分信号匹配得越好，系统就越能更好地识别较小信号的信息。

通用LVDS技术致力于点到点物理层接口。这包括经由印刷电路板迹线或电缆的系统内连接。LVDS数据传送的极限速率和距离取决于介质的衰减特性、耦合到环境的噪声和匹配阻抗终端对的适当阻抗终端。不适当的阻抗终端可能导致反射波和模式变换。

图2图示了将匹配终端对用于低电压差分信号传输电路的现有技术的示意图。该电路含有第一共模匹配电阻器、第二共模匹配电阻器、第三电阻器(Rp)、V+总线的输出、V-总线的输出和电源。通常使用一对共模匹配电阻器来同时匹配差分信号总线的共模阻抗值和差模阻抗值。每个共模电阻器被选择为共模阻抗值，电阻Ze。每个共模电阻器连接到电源Vcc和电阻器Rp，Rp的电阻等于2×{Ze×Zo/(Ze-Zo)}，其中Zo是总线对差分信号的差模阻抗值。电阻器Rp还连接到差分信号传输对的两个信号总线(V+和V-)之间。然而，由于电阻器连接在差分信号传输对的两个信号总线之间，所以差分信号对的共模电平和稳态可能偏移，并且差分信号的摆动可能严重降低。这些影响可能降级信号的共模电平、噪声容限，从而劣化接收器的信号完整性。此外，可能没有考虑总线的差模阻抗值和共模噪声，其可以通过产生反射波引起信号完整性降级。

附图说明

附图参考了本发明，其中：

图1图示了由任意指定为正信号V+和负信号V-的两个部分构成的差分信号；

图2图示了将匹配终端对用于低电压差分信号传输电路的现有技术的示意图；

图3图示了耦合到差分信号传输总线对的可变阻抗匹配终端对的实施例的示意图；

图4图示了示例性方波差分信号和随该差分信号传播的共模噪声信号的图形；

图5图示了压敏(voltage dependent)可变阻抗元件的实施例示意图，所述元件以偶模R+阻抗值开始，用于从电压高向电压低摆动；

图6图示了压敏可变阻抗元件的实施例示意图，所述元件以偶模R+阻抗值开始，用于从电压低向电压高摆动；

图7图示了电压参考电路的实施例的示意图，所述电压参考电路向压敏可变阻抗元件提供偏置电压；

图8图示了具有两个电流驱动器元件的差分信号传输输入—输出电路实施例的示意图，其中两个电流驱动器元件构成第一驱动器；以及

图9图示了可以使用差分信号传输输入—输出电路的示例性计算机系统的框图。

尽管本发明可以有多种修改和其它形式，但已通过附图中的示例示出了本发明的具体实施例，并且将在这里详细说明这些具体实施例。本发明应当被理解为并不限于所公开的特定形式，相反，本发明包括落入本发明的精神与范围内的所有修改、等同物和替换。

具体实施方式

为了充分理解本发明，在下面的说明中阐述了很多具体细节，例如电阻性元件的电路布局、连接、指定的元件、具体数据信号的示例等。但是，没有这些具体细节也可以实施本发明，对于本领域的技术人员来说是很明显的。在另外一些例子里，没有对公知的元件或方法进行详细的描述，而仅以框图示出，以免不必要地混淆本发明。可以使用其它的具体数字标号，例如第一驱动器。但是，具体的数字标记不应当被理解为字面上的顺序，而应当理解为第一驱动器不同于第二驱动器。因而，所阐述的具体细节仅仅是示例性的。在本发明的精神和范围内，这些具体细节可以不同并且可以设想其它的情况。术语“耦合”被定义为通过另一个元件直接或间接地连接。

通常，描述了包括耦合到差分信号传输总线对的可变阻抗匹配终端对的多种装置与方法。差分信号传输总线对包括第一总线和第二总线。可变阻抗匹配终端对包括第一可变阻抗元件和第二可变阻抗元件。每个可变阻抗元件的阻抗值取决于由该可变阻抗元件检测的电压电平。第一可变阻抗元件耦合到第一总线。第二可变阻抗元件耦合到第二总线。第一可变阻抗元件与第二可变阻抗元件电隔离。在一个实施例中，可变阻抗元件中的一个或多个并联阻抗路径可以激活来改变可变阻抗值。在一个实施例中，每个可变阻抗元件包括一个参考电压电路。在一个实施例中，每个可变阻抗元件共享一个参考电压电路。

图3图示了耦合到差分信号传输总线对的可变阻抗匹配终端对的实施例。第一差分信号传输输入输出电路302包含第一驱动器304，第一驱动器304通过第一总线306和第二总线308向第二差分信号传输输入输出电路312中的第二接收器310传输差分信号。第一差分信号传输输入输出电路302还包含第一接收器314。第一驱动器304的输出和第一接收器314的输入共享相同的连接总线，即第一总线306和第二总线308。在一个实施例中，第一总线306可以是V+，第二总线308相应地是V-。在一个实施例中，第一总线306可以是V-，第二总线308相应地是V+。

可变阻抗匹配终端对可以包括第一可变阻抗元件316和第二可变阻抗元件318。第一可变阻抗元件316在一侧连接到主电源320(Vcc)而在另一侧连接到第一总线306。第二可变阻抗元件318在一侧连接到主电源(Vcc)而在另一侧连接到第二总线308。第二可变阻抗元件318与第一可变阻抗元件316电隔离，这是因为两个元件之间的唯一电位电流路径通过主电源320。注意匹配终端对没有在该匹配终端对的两个总线之间使用电阻性连接；因此，它避免了现有技术所经受的在V+总线和V-总线之间的交叉信号完整性问题。在一个实施例中，可变阻抗匹配终端对可以用于噪声更为普遍的混合模式电路中。混合模式电路是在同一电子电路中使用模拟和数字信号的电子电路。在一个实施例中，差分信号传输输入输出电路还可以包含下述元件，例如图案(pattern)补偿与扫描器324、内插器326、锁相环328、用于动态跟踪的状态机330和核心时钟发生器332。

第二接收器310一般通过读取V+上的电压减去V-上的电压的绝对值来接收并解码由第一驱动器304传输的差分信号。例如，V+总线上的电压可以是5.0伏特，而V-负总线上的电压可以是0伏特。两个总线之间的差将是5.0伏特，平均电压为2.5伏特。类似地，V+总线上的电压可以是+2.5伏特，而V-负总线上的电压可以是-2.5伏特。两个总线之间的差仍将是5.0伏特，但平均电压为0伏特。电压值可以由电路设计者选择，但是所传输信息的原则是两个总线之间的电压差，这一点保持相同。

图4图示了示例性方波差分信号和随该差分信号传播的共模噪声信号的图形。在竖直方向上，图形400图示了所测量的互补正(V+)404和负(V-)406方波差分信号412的电压402的幅度。在竖直方向上，图形400图示了所测量的共模噪声信号408的电压402的幅度。在水平方向上，图形图示了互补差分信号412随时间409的变化以及共模噪声信号408与差分信号412的关系随着时间409的变化。注意，差分信号412和共模噪声信号408两者的电压402的幅度可能未按比例画出，而仅具有图示意义。

在时间0(T0)处，第一驱动器通过将V+总线上的电压402增加2.5伏特达到+2.5伏特并将V-总线上的电压402减少2.5伏特达到-2.5伏特，来传输差分信号412。在V+总线上，差分信号412从电压低状态414转变到电压高状态416。在V-总线上，差分信号412从电压高状态416转变到电压低状态414。

当差分信号412和共模噪声信号408两者共享相同极性时，产生偶模电流。相应的匹配阻抗可以被称为偶模阻抗。在V+总线上在时间0(T0)处，共模噪声信号408是正的并且差分信号412也是正的。在V+总线上在时间0(T0)的开始处，第一可变阻抗元件具有近似的偶模阻抗值以适当地匹配总线差分信号412和总线共模噪声信号408两者。注意，下文将描述用于将偶模阻抗值转变为奇模阻抗值的并联阻抗路径实现。在V+总线上在时间1(T1)处，当差分信号412转变到电压高状态416时，第一可变阻抗元件具有近似的奇模阻抗以适当地匹配总线差分信号412和总线共模噪声信号408两者。注意，在一个实施例中，混合模式信号是模拟信号(例如共模噪声)和数字信号(例如差分方波)的组合信号。

当差分信号412和共模噪声信号408两者具有相反极性时，产生奇模电流。相应的匹配阻抗可以被称为奇模阻抗。在V-总线上在时间0(T0)处，共模噪声信号408是正的，但是差分信号412将要变为负。在V-总线上在时间0(T0)的开始处，第二可变阻抗元件具有近似的奇模阻抗以适当地匹配总线差分信号412和总线共模噪声信号408两者。在V-总线上在时间1(T1)处，当差分信号412转变到电压低状态414时，第二可变阻抗元件具有近似的偶模阻抗以适当地匹配总线差分信号412和总线共模噪声信号408两者。

在时间2(T2)处，第一驱动器开始减少V+总线上的差分信号412并开始增加V-总线上的差分信号412。这样，V+总线上的差分信号412从电压高状态416转变到电压低状态414，并且第一可变阻抗元件从奇模阻抗值转变为偶模阻抗值。V-总线上的差分信号412从电压低状态414转变到电压高状态416，并且第二可变阻抗元件从偶模阻抗值转变为奇模阻抗值。

在时间3(T3)处，差分电压转变和可变阻抗元件值的转变完成。

在时间4(T4)处，共模噪声信号是负的。在V+总线上在时间T4处，共模噪声信号408和差分信号412具有相反的极性。在V-总线上，差分信号412和共模噪声信号408两者共享相同极性。这样，V+和V-总线上的偶模阻抗和奇模阻抗关系互换。因此在信号转变开始时，耦合到V+总线的第一可变阻抗元件具有奇模阻抗，而耦合到V-总线的第二可变阻抗元件具有偶模阻抗。在一个实施例中，共模噪声可以在例如T1到T2之间的主要为正的极性，或者在T4到T5之间的主要为负的极性。

参考图3，可变阻抗匹配终端对中的阻抗值取决于每个差分信号传输电路302、312的输出端320的电压。匹配阻抗终端对中的阻抗值取决于该电压，以在整个差分信号电压摆动期间提供适当的匹配终端。适当的阻抗匹配终端创建高的信号完整性，并且消除了来自不适当的终端末端的反射波。可以使用同时考虑总线差分信号和总线共模噪声(例如，SSO噪声)的公式来选择匹配终端对的偶模阻抗和奇模阻抗。匹配总线终端对同时降低来自差分信号和共模噪声两者的反射噪声，进而产生对符号间干扰(ISI)与过冲(overshoot)的高噪声免疫性和高信号完整性。

在一个实施例中，使用下述公式选择终端对的阻抗值。

R+＝-{Ze-Zo}{(1-k)/(1+k)}/2+Sqrt[{Ze-Zo}²{(1-k)/(1+k)}²+4*ZoZe]/2

R-＝-{Ze-Zo}{(1+k)/(1-k)}/2+Sqrt[{Ze-Zo}²{(1+k)/(1-k)}²+4*ZoZe]/2

偶模阻抗(R+)等于第一负数量加上第二正数量之和然后整个数量除2。第一负计算数量等于总线对共模噪声的阻抗(Ze)减去总线对差分信号的阻抗(Zo)的和的负数乘下述数量，所述数量为1减差模信号的噪声比例常数(k)除以1加差模信号的噪声比例常数(k)所得的数量。第二正数量等于下述数量的平方根，该数量等于总线对共模噪声的阻抗(Ze)减去总线对差分信号的阻抗(Zo)的平方乘下述数量的平方再加上4倍的总线对共模噪声的阻抗(Ze)与总线对差分信号的阻抗(Zo)的乘积，所述数量为1减差模信号的噪声比例常数(k)除以1加差模信号的噪声比例常数(k)。参考图4，该公式考虑了差分信号412和共模噪声信号408两者的匹配终端对的阻抗值。

奇模阻抗(R-)等于第一负数量加上第二正数量之和然后整个数量除2。负的第一计算数量等于总线对共模噪声的阻抗(Ze)减去总线对差分信号的阻抗(Zo)的和的负数乘下述数量，所述数量为1加差模信号的噪声比例常数(k)除以1减差模信号的噪声比例常数(k)所得的数量。第二正数量等于下述数量的平方根，该数量等于总线对共模噪声的阻抗(Ze)减去总线对差分信号的阻抗(Zo)的平方乘下述数量的平方再加上4倍的总线对共模噪声的阻抗(Ze)与总线对差分信号的阻抗(Zo)的乘积，所述数量为1加差模信号的噪声比例常数(k)除以1减差模信号的噪声比例常数(k)。注意，在一个实施例中，该公式利用适当的数学替换可以考虑其它的模拟信号而非噪声比例常数。并且，噪声比例常数可以定义为共模噪声幅度与差分信号幅度的比值。

在一个实施例中，可以基于计算、测量或仿真来估计共模噪声的电压比例常数k和极性。理论上，完美的差分信号消除诸如同时开关输出(SSO)噪声之类的噪声；然而，由于实际的物理失配、电学失配和核心电路开关，所以存在共模噪声，并且应当虑及该共模噪声以创建适当的终端。

可以通过使用有源压敏电阻性元件和R+值的N阱电阻器的并联来自动实现创建偶模R+阻抗值或奇模R-阻抗值的过程，其中有源压敏电阻性元件可以由晶体管电路实现。

图5图示了压敏可变阻抗元件的实施例示意图，所述元件以偶模R+阻抗值开始，用于从差分信号电压高向电压低摆动。在从电压低到电压高的正信号摆动之后，存在可变阻抗元件500的R-阻抗值。在从电压低到电压高的正信号摆动之后，存在可变阻抗元件500的R+阻抗值。具有从上述等式获得的阻抗值的R+N阱电阻器502连接差分信号传输输入输出电路的输出端504和正电源。三个NMOS-电阻器串联：I13-R1 512、I14-R2 514和I16-R3 516，以并联方式连接到电阻器R+502，使得随着输出端的电压Vout从电压高摆动到电压低，总的终端阻抗Rout从R+阻抗值减少到R-阻抗值，反之亦然。

欧姆定律教导，以并联方式添加其它的电阻性路径引起整个电阻性路径的总的阻抗降低。例如，如果电阻器R+502的阻抗值等于十万千欧，则每个额外的被激活的并联电路506、508、510可以将总的阻抗减少2万千欧。类似地，对并联电阻性路径506、508、510的去活(deactivate)或切断引起整个电阻性路径的总的阻抗增至原来的最大值R+。

在一个实施例中，当输出端504的电压等于电压高的状态时，并联电阻性路径506、508、510中的所有晶体管断开，并且阻抗值Rout等于电阻器R+502的阻抗值。没有电阻506、508、510的并联路径被激活。当差分信号传输电路的输出端504的信号电压近似等于差分信号摆动的三分之二时，NMOS-电阻器R1和I13 512按阻值大小分压，使得I13在其线性区域内导通。这样，当差分信号近似处于电压高减电压低的2/3时，I13开始在其线性区域内导通。I13的电阻和R1一起将阻抗值Rout降低R+值到R-值之间的1/3。第一并联阻抗路径506已被激活来改变可变阻抗元件500的阻抗，以匹配包括差分信号摆动期间的总线上的当前电压电平。当输出端504的差分信号电压Vout近似为电压摆动的1/3时，I14线性导通，并且进一步将阻抗值Rout降低R+值到R-值之间的2/3。第二并联阻抗路径508已被激活来改变可变阻抗元件500的阻抗，以匹配包括差分信号摆动期间的总线上的当前电压电平。当输出端504的信号电压等于电压低时，I16线性导通，并且和R3一起将值Rout降低到R-。可以添加或去除更多的NMOS与N阱电阻器的支路以随Vout摆动调整R+到R-的范围。

在一个实施例中，当共模噪声为负时，则匹配阻抗终端对可以使用以偶模R+阻抗值开始的压敏可变阻抗元件，用于从差分信号电压高向电压低摆动。

图6图示了压敏可变阻抗元件的实施例示意图，所述元件以偶模R+阻抗值开始，用于从差分信号电压低向电压高摆动。在从电压高到电压低的负信号摆动之后，存在可变阻抗元件600的R+阻抗值。在从电压低到电压高的正信号摆动之后，存在可变阻抗元件600的R-阻抗值。具有从上述等式获得的阻抗值的R+N阱电阻器602连接到差分信号传输输入输出电路的输出端604和正电源。PMOS晶体管612-616以并联方式连接到R+，使得在负的从电压高到电压低的摆动期间，总的输出电阻Rout逐步从R-阻抗值改变到R+阻抗值，反之亦然。取决于在输出端检测到的电压，PMOS晶体管M1到M3 612-616有选择地激活以将它们的电阻从低线性值改变为高饱和值，反之亦然。这样，并联阻抗路径606、608、610进行激活来改变可变阻抗元件600的阻抗，以匹配总线的混合模式阻抗。混合模式阻抗值考虑差分信号中的当前电压电平和共模噪声信号的电压电平。

在一个实施例中，在连续改变差分信号摆动期间，可变阻抗元件存在四个固定的阻抗值。每次激活或去活一个新的并联阻抗路径606、608、610时，都存在不同的固定阻抗值。这样，在整个差分信号摆动期间，可变阻抗元件600的阻抗都基本匹配。

偏置电压V1、V2和V3由电压参考设定，使得当输出端的电压等于电压高状态时，PMOS晶体管M1-M3 612-616处于它们的低电阻线性区域内，并且输出阻抗Rout近似为阻抗值R-。偏置电压V3大于偏置电压V2，偏置电压V2大于偏置电压V1。随着输出摆动下降到近似等于或低于V3时，PMOS晶体管M3 612进入它的饱和区域，而PMOS晶体管M2-M1 614、616仍处于线性，这引起Rout值增加到从R-阻抗值到R+阻抗值之间的1/3处。当输出604处的电压近似等于或低于V2的级别的时候，则PMOS晶体管M3 612和M2 614都处于它们的饱和区域，而M1616仍处于它的线性区域。这引起阻抗值Rout进一步增加接近从R-阻抗值到R+阻抗值之间的2/3处。最后，当输出端的电压等于或低于V1时，则PMOS晶体管M1-M3 612-616处于它们的饱和区域，并且Rout增加到R+阻抗值。

通过类似的方式，随着从电压低到电压高的输出信号摆动，Rout从R+阻抗值减少到R-阻抗值。在一个实施例中，偏置电压V3被设置为Vcc减Vtp，Vtp是M3的阈值电压电平。在一个实施例中，V1被设置为Vcc减去3倍的Vtp。在一个实施例中，V2被设置为Vcc减Vtp。在一个实施例中，选择PMOS晶体管M1-M3 612-616的长度与宽度和它们的Vtp，使得它们的线性电阻将Rout从R-顺序增加到R+，如上文所描述的那样。在一个实施例中，可以添加或去除更多的PMOS晶体管，以使信号摆动范围与Rout的范围适合。在一个实施例中，当共模噪声为正时，则匹配阻抗终端对可以使用以偶模R+阻抗值开始的压敏可变电阻元件，用于差分信号电压低向电压高摆动。

图7图示了电压参考电路的实施例的示意图，所述电压参考电路向压敏可变阻抗元件提供偏置电压。图6中V1-V3的电压参考可以使用该电压控制电压源702和PMOS二极管栈(diode stack)704以及负载电容器706。PMOS二极管栈704中的每个二极管M3-M1的输出708、710、712充当不同的参考偏置电压，例如V1、V2和V3。电压控制电压源M5 702可以被调整为产生等于电压低状态下的驱动器电流的电流，以在M4 714的栅极处产生电压低信号值。电压控制电压源M5 702产生等于电压低状态下的驱动器电流的电流，穿过等于驱动器的阻抗718的R值的N阱电阻器。M4 714充当源跟随器，在V1输出端复制电压低幅度减去M4的源极-栅极电压阈值(Vsg)的值。

在一个实施例中，M4 714向二极管栈704输出很大的电流，因而M4的Vsg很低。这样，V1的值稍高于输出的电压低信号的值。PMOS的M3-M1 708、710、702充当二极管，使得V2的值近似为电压高到电压低的摆动的1/3。V3的值近似为电压高到电压低的摆动的2/3。在一个实施例中，负载电容器706还降低来自差分输出摆动的电压馈通。这些负载电容器706还充当电源的去耦电容器。

图8图示了具有两个电流驱动器元件的差分信号传输输入—输出电路实施例的示意图，其中两个电流驱动器元件构成第一驱动器。第一驱动器可以由耦合到第一可变阻抗元件806的第一电流驱动器802和耦合到第二可变阻抗元件808的第二电流驱动器804构成。每个电流驱动器802、804产生一部分差分信号通过相应的可变阻抗元件806、808。每个可变阻抗元件806、808耦合第一驱动器的输出810和正的电源812。

图9图示了可以使用差分信号传输输入—输出电路的示例性计算机系统的框图。在一个实施例中，计算机系统900包括用于传输信息的通信机构或总线911，以及集成电路元件，例如与总线911相耦合用于处理信息的处理器912。计算机系统900中的一个或多个元件或设备(例如处理器912)可以使用差分信号传输输入—输出电路来通过总线通信。并且，计算机系统中的一个或多个元件或设备可以使用差分信号传输输入—输出电路来在该元件内部传输信息。

计算机系统900还包括耦合到总线911用于存储将由处理器912执行的指令和信息的随机存取存储器(RAM)或者其它动态存储设备904(被称为主存储器)。主存储器904还可以用于存储在处理器912执行指令期间的临时变量或其它中间信息。在一个实施例中，处理器912可以包括微处理器，但不局限于微处理器，例如Pentium、PowerPC等。

计算机系统900还包括耦合到总线911用于为处理器912存储指令和静态信息的只读存储器(ROM)和/或其它静态存储设备906，以及大容量存储器907，例如磁盘或光盘和相应的磁/光盘驱动。大容量存储器907耦合到总线911，用于存储信息和指令。

计算机系统900还可以耦合到显示设备921，例如阴极射线管(CRT)或液晶显示器(LCD)，这些显示设备耦合到总线911用于为计算机用户显示信息。包括字母数字键和其它键的字母数字输入设备(键盘)922也可以耦合到总线911，用于向处理器912传输信息与命令选择。其它的用户输入设备是耦合到总线911的游标控制设备923，例如鼠标、跟踪球、跟踪板、指示笔(stylus)或游标方向键，用于向处理器912传输方向信息与命令选择，并且用于控制游标在显示设备912上的移动。

可以耦合到总线911的另一种设备是硬拷贝设备924，其可以用于在诸如纸、胶片或类似类型介质等介质之上打印指令、数据和其它信息。此外，录音与播放设备，例如扬声器和/或麦克风(未示出)可以选择性地耦合到总线911，用于与计算机系统900音频接口。可以耦合到总线911的另一种设备是用于与电话通信的有线/无线通信能力925。

尽管已经示出了本发明的一些具体实施例，但是本发明并不局限于这些实施例。例如，本领域普通技术人员将意识到，可以使用多种不同的电路布局和电子元件来使得压敏并联阻抗路径与差分信号在基本上整个差分信号摆动期间阻抗匹配。本发明不应当理解为由这里描述的具体实施例所限制，而是应当理解为由权利要求的范围所限制。

Claims

1.一种装置，包括：

差分信号传输总线对，包括第一总线和第二总线；以及

可变阻抗匹配终端对，包括相互电隔离的第一可变阻抗元件和第二可变阻抗元件，并且分别耦合到所述第一总线和第二总线，其中所述第一可变阻抗元件的阻抗值取决于所述第一总线上的电压电平，其中所述第二可变阻抗元件的阻抗值取决于所述第二总线上的电压电平。

2.如权利要求1所述的装置，其中通过激活所述第一可变阻抗元件中的一个或多个并联阻抗路径来变化每个可变阻抗的阻抗。

3.如权利要求1所述的装置，其中所述可变阻抗元件包括参考电压电路。

4.如权利要求1所述的装置，其中所述第一可变阻抗元件包括固定的电阻性元件。

5.如权利要求4所述的装置，其中所述固定的电阻性元件包括N阱电阻器。

6.如权利要求1所述的装置，其中所述第一可变阻抗元件具有用于差分信号电压低到电压高摆动的偶模阻抗。

7.如权利要求1所述的装置，其中所述第一可变阻抗元件具有用于差分信号电压高到电压低摆动的偶模阻抗。

8.如权利要求1所述的装置，其中至少一个元件的奇模阻抗(R-)和偶模阻抗(R+)的阻抗值由下述公式计算：

R+＝-{Ze-Zo}{(1-k)/(1+k)}/2+Sqrt[{Ze-Zo}²{(1-k)/(1+k)}²+4*ZoZe]/2，

和

R-＝-{Ze-Zo}{(1+k)/(1-k)}/2+Sqrt[{Ze-Zo}²{(1+k)/(1-k)}²+4*ZoZe]/2。

9.如权利要求1所述的装置，其中所述第一总线包括差分信号传输总线的V+总线。

10.如权利要求1所述的装置，其中所述第一总线包括差分信号传输总线的V-总线。

11.一种装置，包括：

电源；

具有输出端的差分信号传输输入—输出电路；以及

用于匹配差分信号和共模噪声信号两者的电阻性终端对，所述电阻性终端对包括具有可变阻抗的至少一个元件，所述可变阻抗取决于在所述差分信号传输输入输出电路的所述输出端检测到的电压电平，所述电阻性终端对耦合到所述输出端和所述电源。

12.如权利要求11所述的装置，其中所述电阻性终端对阻抗匹配混合模式信号。

13.如权利要求11所述的装置，其中在基本整个差分信号摆动期间，所述电阻性终端对阻抗匹配所述差分信号和所述共模噪声信号。

14.如权利要求11所述的装置，其中所述电阻性终端对包括参考电压电路。

15.如权利要求11所述的装置，其中所述电阻性终端对包括第一阻抗元件和第二阻抗元件，所述第一阻抗元件与所述第二阻抗元件电隔离。

16.如权利要求11所述的装置，其中至少一个元件的奇模阻抗(R-)和偶模阻抗(R+)的阻抗值由下述公式计算：

R+＝-{Ze-Zo}{(1-k)/(1+k)}/2+Sqrt[{Ze-Zo}²{(1-k)/(1+k)}²+4*ZoZe]/2，

和

R-＝-{Ze-Zo}{(1+k)/(1-k)}/2+Sqrt[{Ze-Zo}²{(1+k)/(1-k)}²+4*ZoZe]/2。

17.一种方法，包括：

基于在差分输入输出电路的输出端检测到的电压电平，改变阻抗匹配终端对中的阻抗；以及

在基本整个差分信号摆动期间，阻抗匹配差分信号和共模噪声信号。

18.如权利要求17所述的方法，还包括：

将匹配终端对中的第一可变阻抗元件与所述匹配终端对中的第二可变阻抗元件电隔离。

19.如权利要求17所述的方法，还包括：

偏置所述匹配终端对中的参考电压以在差分信号摆动期间激活一个或多个并联阻抗路径。

20.如权利要求17所述的方法，还包括：

将所述匹配终端对阻抗匹配混合模式信号。

21.一种装置，包括：

用于基于在差分输入输出电路的输出端检测到的电压电平来改变阻抗匹配终端对中的阻抗的装置；以及

用于在基本整个差分信号摆动期间阻抗匹配差分信号和共模噪声信号的装置。

22.如权利要求21所述的装置，还包括：

用于将匹配终端对中的第一可变阻抗元件与所述匹配终端对中的第二可变阻抗元件电隔离的装置。

23.如权利要求21所述的装置，还包括：

用于偏置所述匹配终端对中的参考电压以在差分信号摆动期间激活一个或多个并联阻抗路径的装置。

24.一种计算机系统，包括：

包含一个或多个差分信号传输输入—输出电路的一个或多个集成电路，每个差分信号传输输入—输出电路具有一个输出端；以及

所述一个或多个差分信号传输输入—输出电路中的至少一个耦合到可变阻抗匹配终端对，所述可变阻抗匹配终端对包括第一可变阻抗元件和第二可变阻抗元件，所述第一可变阻抗元件耦合到第一总线，所述第二可变阻抗元件耦合到第二总线，所述第一可变阻抗元件的阻抗值取决于所述第一总线上的电压电平，所述第二可变阻抗元件的阻抗值取决于所述第二总线上的电压电平。

25.如权利要求24所述的计算机系统，其中所述第一可变阻抗元件与所述第二可变阻抗元件电隔离。

26.如权利要求24所述的计算机系统，其中在基本整个差分信号摆动期间，所述第一可变阻抗元件阻抗匹配所述差分信号。

27.一种装置，包括：

差分信号传输总线对，包括第一总线和第二总线；

可变阻抗匹配终端对，包括第一可变阻抗元件和第二可变阻抗元件，所述第一可变阻抗元件耦合到所述第一总线，所述第二可变阻抗元件耦合到所述第二总线，所述第一阻抗元件与所述第二阻抗元件电隔离，所述第一可变阻抗元件的阻抗值取决于所述第一总线上的电压电平，所述第二可变阻抗元件的阻抗值取决于所述第二总线上的电压电平，并且在基本整个差分信号摆动期间，所述可变阻抗匹配终端对阻抗匹配所述差分信号。

28.如权利要求27所述的装置，其中所述第一可变阻抗元件匹配混合模式信号。

29.如权利要求27所述的装置，其中所述装置还包括差分信号传输电路，所述差分信号传输电路具有第一驱动器和第一接收器，所述差分信号传输电路耦合到所述差分信号传输总线对和所述可变阻抗匹配终端对。

30.如权利要求27所述的装置，还包括：

正电源，所述第一可变阻抗元件耦合到所述第一总线和所述正电源，所述第二可变阻抗元件耦合到所述第二总线和所述正电源。