CN103650341A - 用于差分信号传输的平衡阻抗法 - Google Patents
用于差分信号传输的平衡阻抗法 Download PDFInfo
- Publication number
- CN103650341A CN103650341A CN201280033640.1A CN201280033640A CN103650341A CN 103650341 A CN103650341 A CN 103650341A CN 201280033640 A CN201280033640 A CN 201280033640A CN 103650341 A CN103650341 A CN 103650341A
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistor
- driver
- common
- supply power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种使用电压模式技术以不等于电源电压的二分之一的共模电压实施差分信号传输驱动器的系统和方法。本发明的实施方案在信号输出处维持平衡阻抗。在实施方案中,驱动器可以具有用于每个潜在供电电压或共模电压的多个操作模式。在实施方案中,每个潜在模式可以包括通过在驱动器中启用或停用开关或电阻器来配置驱动器,并且每个潜在模式可以具有不同的电阻器值。
Description
发明人:Mark Sayuk
Ronald Kapusta
背景
本发明的方面一般涉及数据传输的领域,并且更具体涉及在物理层的差分信号传输。
常规地,差分信号传输提供信息内容的单个实例从驱动器经具有相反状态的一对传输信号(例如数据+和数据-)到接收器的传输。差分信号传输可以用于模拟或数字系统,并提供具有低功率耗散和对电磁干扰的低敏感性的有效通信方法。差分信号传输可以使用包括例如RS-422、USB、串行ATA(SATA)、FireWire或HDMI的若干标准中的任一标准在物理层实施。
实施差分信号传输的各种方法中的每个可以具有不同的数据传输速率和输出电压规格。例如,低电压差分信号传输(LVDS)在物理层中提供数据的低功率高速传输,并有时用于需要高速数据传输的模数转换器和数字信号处理器。subLVDS驱动器类似于LVDS,但具有比标准LVDS驱动器更小的差分摆幅和更小的共模电压,并有时用于摄像机模拟前端和图像处理器。例如,LVDS驱动器可以具有高达1.9Gbps的数据率、350mV的差分输出摆幅和1.25V的共模电压,而subLVDS驱动器可以具有416Mbps的数据率与150mV的差分电压摆幅和0.9V的固定共模电压。
在常规LVDS和subLVDS驱动器中,供电电压通常是2x共模电压。因此,常规LVDS驱动器可以具有1.25V的固定共模电压与2.5V的供电电压,并且subLVDS驱动器可以具有0.9V的共模电压与1.8V的供电电压。因为用于系统的理想电源不一定是2x共模,所以单独电源经常专用于驱动器。由于多个电源一般意味着额外成本、板面积和附加的电路复杂度,因此这可能是不希望的。如果使用电流模式技术,则使用2x共模是比需求更常规的。然而,由于趋势是用于较低系统供电电压,因此电流模式技术可以具有显著余量(headroom)限制。电压模式技术很适合于低供电电压,但常规方法需要2x共模电压的电源以便具有平衡输出阻抗。因此当希望限制电源数目时,使用常规方法经常是不实际的。
图1是示出可以用于差分信号传输的常规电流模式驱动器100的部件的简化电路图。在图1的例子中,电流通过该电路驱动从而实施电流模式驱动器100。如图1所示,电流模式驱动器100可以包括每个都从电流源105延伸到电流宿(current sink)106并包括相应的输出端104a、104b的一对电路路径。每个电路路径可以包括在相应的输出端104a、104b和电流源105之间延伸的开关101a、101b以及在相应的输出端104a、104b和电流宿106之间延伸的开关102a、102b。
如图1所示,电流模式驱动器100可以接收一对差分输入信号D+和D-并可以输出一对差分输出信号OUT+和OUT-作为响应。输入信号(即D+)可以输入到第一路径的开关101a、102a。相似地,另一输入信号D-可以输入到第二路径的开关101b、102b。因此当差分输入信号被断言到电流模式驱动器100时,输入信号D+、D-中的一个导致其关联开关传导电流通过端接电阻器107从而产生由|v(OUT+)–v(OUT-)|给出的固定差分输出电压。共模电压由(v(OUT+)+v(OUT-))/2给出,并可以由伺服环路(未示出)或其他方法设定。端接电阻器107可以与电流模式驱动器100分离实施,并且已知或预期的端接电阻可以影响电流模式驱动器100的设计。
另外,常规电流模式驱动器如在图1中描绘的驱动器可需要偏置电流、偏置电流发生器和/或伺服环路从而适当操作。另外,由于较低供电电压,电流模式驱动器可能需要较大输出装置,该较大输出装置可以导致由它们的较大电容引起的提高的电源/衬底噪声。
图2是示出可以用于差分信号传输的常规电压模式驱动器200的部件的简化电路图。在图2的例子中,切换供电电压VDD、VSS而不是切换通过驱动器的电流来实施电压模式驱动器200。如图2所示,电压模式驱动器200可以包括每个都在一对供电电压(VDD、VSS)之间延伸并包括相应的输出端204a、204b的一对电路路径。每个电路路径可以包括在相应的输出端204a、204b和第一供电电压VDD之间延伸的开关202a、202b以及在相应的输出端204a、204b和第二供电电压VSS之间延伸的开关203a、203b。电压模式驱动器200进一步可以包括在每个输出端204a、204b和供电电压中的一个之间耦合的电阻器201a、201b。
如图2所示,电压模式驱动器200可以接收一对差分输入信号D+和D-并可以输出一对差分输出信号OUT+和OUT-作为响应。输入信号(即D+)可以输入到第一路径的开关202b、203b。相似地,另一输入信号D-可以输入到第二路径的开关202a、203a。因此当输入信号被断言到电压模式驱动器200时,输入信号D+、D-中的一个导致其关联开关导电,这在输出端204a、204b上产生信号电压。端接电阻器207可以与驱动器分离实施。
然而,常规电压模式驱动器如在图2中描绘的驱动器一般为平衡输出阻抗设计,这意味着电阻器201a等于电阻器201b。否则两个输出状态具有可以导致电磁干扰(EMI)的不同共模电压。另外,不平衡阻抗可以在不希望的共模信号存在的情况下导致共模到差分转换。如果电阻器201a和201b相等,则其迫使共模电压等于供电电压的二分之一。这意味着(例如)用于LVDS的2.5V电源和用于subLVDS的1.8V电源。因此可以希望用不等于2x共模电压的单供电电压在电压模式中实施高速差分信号传输的驱动器。
附图说明
本发明的各种实施方案的前述和其他方面通过查看以下详细描述连同附图变得明显。相似参考号用来表示功能上相似的元件。
图1是示出常规电流模式驱动器的部件的简化电路图。
图2是示出常规电压模式驱动器的部件的简化电路图。
图3是示出根据本发明的实施方案的示范差分信号传输系统的部件的简化框图。
图4是示出根据本发明的实施方案的实施差分信号传输驱动器的示范系统的部件的简化框图。
图5是示出根据本发明的实施方案的示范差分电压模式驱动器的部件的简化电路图。
图6是示出根据本发明的实施方案的示范差分电压模式驱动器的部件的简化电路图。
图7是示出根据本发明的实施方案的配置差分电压模式驱动器的方法的简化流程图。
图8是示出根据本发明的实施方案的实施可编程差分电压模式驱动器的示范系统的部件的简化框图。
图9是示出根据本发明的实施方案的示范差分电压模式驱动器的部件的简化电路图。
图10是示出差分电压模式驱动器的部件的简化电路图。
具体实施方式
实施了用不等于供电电压二分之一的共模电压在信号输出处维持平衡阻抗的电压模式差分信号传输驱动器。这限制了用电压模式技术实施的差分信号传输驱动器的传统弱点。另外,电压模式差分信号传输驱动器的输出可以在低供电电压操作,并提供简单驱动器设计。使用电压模式而不是常规电流模式技术提供降低的复杂度、更小的空间需求、更低噪声、ESD间距需求的最小化以及更低的余量需求。
电压模式驱动器可以消除常规偏置电流、偏置电流发生器、伺服环路或在常规电流模式驱动器中经实施维持适当共模的其他传统部件。另外,如果不需要用于驱动器和磁芯电路的不同电源,则可以消除专用高压晶体管和电平位移器。电压模式实施也可以允许消除可以在一些灵敏电路中导致电源和衬底噪声的电流模式技术常规上需要的大输出装置、大前置驱动器与支持电路。另外,在许多电压模式实施中存在的串联电阻器可以使ESD电流分流并消除由ESD间距规则导致的大输出晶体管。
图3是示出根据本发明的实施方案的示范差分信号传输系统300的部件的简化框图。如图3所示,差分信号传输系统300可以包括驱动器310、接收器320和从驱动器310传输一对信号到接收器320的一对导线或其他传输线301和302。端接电阻器RT303可以经实施在接收器320产生信号。端接电阻器RT303可以与驱动器分离地例如在接收器320实施。驱动器310可以然后引导电流通过端接电阻器303,产生代表逻辑1或逻辑0的+或-的输出电压VOD。接收器320可以然后将信号解释为二进制信息。
图4是示出根据本发明的实施方案的实施差分信号传输驱动器的示范系统400的部件的简化框图。如图4所示,示范系统400可以包括传感器410、模拟前端电路420和数字信号处理器(DSP)430。传感器410可以是模拟传感器,包括例如电荷耦合装置(CCD)或互补金属氧化物半导体(CMOS)图像传感器。模拟前端420可以包括模数转换器(ADC)421和差分信号传输接口422。差分信号传输接口422可以是将数字转换信号传输到DSP430的差分信号传输驱动器。差分信号传输接口输出(OUT+401和OUT-402)可以在一对传输线上传输到DSP430。另外,模拟前端420可以包括时钟或其他定时装置、寄存器、另外的模数和数模转换器以及其他部件(未示出),从而促进从传感器410接收的模拟信号的前端处理。DSP430可以是执行数字处理和压缩的数字图像处理器芯片,或执行包括例如滤波和纠错的其他常规数字信号处理技术的其他信号处理器。
图5是示出根据本发明的实施方案的示范差分电压模式驱动器500的部件的简化电路图。如图5所示,驱动器500可以包括每个都在一对供电电压(VDD、VSS)之间延伸并包括相应的输出端504a、504b的一对电路路径。每个电路路径可以包括在相应的输出端504a、504b和第一供电电压VDD之间延伸的开关505a、505b和电阻器501a、501b,以及在相应的输出端504a、504b和第二供电电压VSS之间延伸的开关506a、506b和电阻器502a、502b。如对于本领域那些技术人员明显的,驱动器500可以用另外的供电电压(未示出)实施。驱动器500可以进一步包括在每个输出端504a、504b和供电电压中的一个之间耦合的第三电阻器503a、503b。
如图5所示,驱动器500可以接收一对差分输入信号D+和D-,并可以输出一对差分输出信号OUT+和OUT-作为响应。输入信号(即D+)可以输入到第一路径的开关505a、506a。相似地,另一输入信号D-可以输入到第二路径的开关505b、506b。因此当差分输入信号被断言到驱动器500时,输入信号D+、D-中的一个导致其关联开关导电,这在输出端504a、504b上产生信号电压。电阻器503a、503b在该实施方案中总是导电的。
如图5所示,示范差分电压模式驱动器500用平衡输出阻抗和共模电压(VCM)配置,以使供电电压VDD≠2×VCM。驱动器500使用电压模式技术而不是常规电流模式技术实施,以使代替切换信号电流,切换电压VDD和VSS并且电阻器分压器可以在端接电阻器507两端产生信号。端接电阻器507可以与驱动器分离实施,并且已知或预期的端接电阻可以影响驱动器的设计或剩余电阻器值的选择。
驱动器的差分电压摆幅VOD和共模电压VCM取决于驱动器500内电阻器的值。在电阻器501a和501b等于电阻器502a和502b的图5的实施方案中,差分电压摆幅VOD和共模电压VCM可以如下在方程1和2中提供来给出:
在图5的实施方案中,在输出处的平衡阻抗可以在电阻器501a和501b等于电阻器502a和502b时获得。考虑D+输入为高电压电平的例子,该高电压电平使开关505a和506a导电并因此D-输入导致开关505b和506b不导电。在该例子中,如果R501a、R501b、R502a、R502b、R503a和R503b全部相等,则因为电阻器501a和电阻器503a并联,所以从输出端504a到VDD的电阻是电阻器503a的电阻的一半。因为电阻器502a和电阻器503b为输出阻抗目的而有效地并联,所以从输出端504b到电压源的电阻也是电阻器503b的电阻的一半。因此输出阻抗平衡。
驱动器500在各种设计环境中发现有应用。例如,在subLVDS应用中希望提供差分信号传输,其中VOD是150mV并且VCM是0.9V。在电阻器501a、501b、502a、502b、503a和503b每个都设定成300Ω并且端接电阻器507设定成100Ω的示范实施方案中,驱动器以VDD=1.2V符合该目标。
如提到的,在电路中存在的电阻值可以确定在操作中出现的差分电压摆幅VOD和共模电压VCM。在一些实施中,一旦驱动器500被制造在集成电路中,则电阻值可以保持稳定。电路设计师可以选择不同电阻值从而适应他们自己的设计目标。在其他实施方案中,如下讨论,电阻值可以在电路操作期间动态变化。这些实施方案容许电路设计师提供响应于驱动器的不同操作条件动态变化的差分电压摆幅VOD和共模电压VCM。
图6是示出根据本发明的实施方案的示范差分电压模式驱动器600的部件的简化电路图。如图6所示,驱动器600可以包括每个都在一对供电电压(VDD、VSS)之间延伸并包括相应的输出端604a、604b的一对电路路径。每个电路路径可以包括在相应的输出端604a、604b和第一供电电压VDD之间延伸的开关605a、605b和电阻器601a、601b,以及在相应的输出端604a、604b和第二供电电压VSS之间延伸的开关606a、606b和电阻器602a、602b。驱动器600可以进一步包括在每个输出端604a、604b和供电电压中的一个之间耦合的第三电阻器603a、603b。
如图6所示,驱动器600可以接收一对差分输入信号D+和D-,并可以输出一对差分输出信号OUT+和OUT-作为响应。输入信号(即D+)可以输入到第一路径的开关605a、606a。相似地,另一输入信号D-可以输入到第二路径的开关605b、606b。因此当差分输入信号被断言到驱动器600时,输入信号D+、D-中的一个导致其关联开关导电,这在输出端604a、604b上产生信号电压。电阻器603a、603b在该实施方案中总是导电的。在图6的实施方案中,在输出处的平衡阻抗可以在电阻器601a和601b等于电阻器602a和602b时获得。考虑D+输入为高电压电平的例子,该高电压电平使开关605a和606a导电并因此D-输入导致开关605b和606b不导电。在该例子中,如果R601a、R601b、R602a、R602b、R603a和R603b全部相等,则因为电阻器602a和电阻器603a并联,所以从输出端604b到VSS的电阻是电阻器603a的电阻的一半。因为电阻器601a和电阻器603b为输出阻抗目的而有效地并联,所以从输出端604a到电压源的电阻也是电阻器603b的电阻的一半。因此输出阻抗平衡。在电阻器601a、601b、602a、602b、603a和603b都设定成300Ω并且端接电阻器607设定成100Ω的示范实施方案中,带有VDD=1.2V的驱动器具有VOD=150mV和VCM=0.3V。端接电阻器607可以作为接收器的部分与驱动器分离实施。
如先前提到的,在电路中存在的电阻值可以确定在操作中出现的差分电压摆幅VOD和共模电压VCM。在一些实施中,一旦驱动器600被制造在集成电路中,则电阻值可以保持稳定。在其他实施方案中电阻值可以在电路操作期间动态变化。可变电阻器值可以在驱动器初始化时根据所计算的VOD和VCM需求来设定。根据另一实施方案,可变电阻器值可以从本地寄存器中存储的众多预定值中选择,其中每个值都经选择符合指定VCM。
图7是示出根据本发明的实施方案的配置差分电压模式驱动器的方法700的简化流程图。根据方法700,为差分电压驱动器确定可以具有不等于供电电压的一半的希望共模电压的配置,希望的供电电压和共模电压可以首先被选择(方框705-710)。然后电阻器配置和电阻器值可以被确定(方框715)。例如,如果平衡输出阻抗应被维持并如果共模电压大于供电电压的一半,则电阻器可以如在图5中那样配置并且电阻器值根据方程1和方程2来设定。然而如果共模电压小于供电电压的一半,则电阻器可以如在图6中那样配置。另外,其他考虑可以影响所选择的驱动器配置。例如,如果希望较低功率并且系统能够容忍因为输出信号不完全稳定引起的少量信号漂移,那么电阻器中的一些可以设定成无限阻抗,从而从驱动器有效地移除电阻器的子集。或者,如果功率可用并且希望较高速度和较低输出阻抗,则另外的开关和电阻器可以在驱动器中启用。然后,一旦选择了配置,则差分电压驱动器可以根据所确定的电阻器值来配置(方框720)。
图8是示出根据本发明的实施方案的实施可编程差分电压模式驱动器的示范系统800的部件的简化框图。如图8所示,示范系统800可以包括传感器810、模拟前端电路820和数字信号处理器(DSP)830。模拟前端820可以包括模数转换器(ADC)821、可编程差分电压模式驱动器接口822、控制器823和寄存器825。可编程差分电压模式驱动器接口822可以是将数字转换信号传输到DSP830的差分信号传输驱动器。
可编程差分电压模式驱动器接口822可以具有用于驱动器的多个操作模式。控制器823可以选择可用操作模式中的一个,并根据所选择的模式824设定差分电压模式驱动器接口822配置。设定差分电压模式驱动器接口822配置可以包括启用或停用可编程差分电压模式驱动器接口822中的电阻器或开关,并设定所启用的电阻器的值。对于每个模式,电阻器值可以由控制器823确定或可以从寄存器825检索。在实施方案中,控制器823可以为每个模式从在寄存器825中存储的多个潜在电阻器值选择。
例如,在示范实施方案中,可编程差分电压模式驱动器接口822可以具有三个潜在模式。第一模式可以与根据图10中描绘的驱动器配置的驱动器关联。第二模式可以与根据图5中描绘的驱动器配置的驱动器关联。并且第三模式可以具有经启用以利用不同电源(VDD)、较高差分摆幅(VOD)或较低输出阻抗从而促进较高数据速度的另外的电阻器和开关。图9示出用于实施可编程性的可能方法,可是本领域技术人员认识到精确配置取决于具体应用需求。根据所选择模式产生的差分电压驱动器接口输出(OUT+801和OUT-802)可以在一对传输线上传输到DSP830。
图9是示出根据本发明的实施方案的示范差分电压模式驱动器900的部件的简化电路图。如图9所示,驱动器900可以包括每个都在一对供电电压(VDD、VSS)之间延伸并包括相应的输出端904a、904b的一对电路路径。每个电路路径可以包括在相应的输出端904a、904b和第一供电电压VDD之间延伸的开关905a、905b、909a和909b与电阻器901a、901b、908a和908b,以及在相应的输出端904a、904b与第二供电电压VSS之间延伸的开关906a、906b、910a和910b和电阻器902a、902b、903a和903b。驱动器900可以进一步含有一组多路复用器(MUX)911a、911b、912a、912b、913a、913b、914a和914b。每个MUX可以具有所选择的模式输入端,该模式选择视情况确定MUX输出是否为D+或D-,或输出VDD从而设定所连接开关为静态地导电,或输出VSS从而设定所连接开关为静态地不导电。端接电阻器907可以与驱动器分离例如在接收器实施。
如图9所示,驱动器900可以接收一对差分输入信号D+和D-,并可以输出一对差分输出信号OUT+和OUT-作为响应。每个输入信号(即D+)可以输入到第一电路路径的MUX911a、912a、913a和914a。然后模式选择输入端可以确定是否将该输入信号传递到所连接开关905a、906a、909a和910a,或是否设定开关为静态地导电或静态地不导电。相似地,另一输入信号D-可以输入到第二电路路径的MUX911b、912b、913b和914b,模式选择输入端确定是否将该输入信号传递到所连接开关905b、906b、909b和910b。然后对于给定模式,开关中的任何开关可以是导电的、不导电的或接收输入信号。
例如,如果开关909a和909b由MUX913a和913b用模式选择2和模式选择6分别设定为静态地导电,并且开关910a和910b由MUX914a和914b用模式选择4和模式选择8分别设定为静态地不导电,则电路将具有与图5中示出的驱动器相同的特性。然后,当差分输入信号被断言到驱动器900时,输入信号D+、D-中的一个导致其关联开关导电,这在输出端904a、904b上产生信号电压。电阻器908a、908b在该实施方案中总是导电,而电阻器903a和903b总是不导电。
在另一模式中,如果开关909a、909b、910a和910b由MUX913a、913b、914a和914b用模式选择2、模式选择6、模式选择4和模式选择8分别设定为静态地不导电,则电路将具有与图10中示出的驱动器相同的特性。然后,当差分输入信号被断言到驱动器900时,输入信号D+、D-中的一个导致其关联开关导电,这在输出端904a、904b上产生信号电压。电阻器903a、903b、908a、908b在该实施方案中总是不导电。
根据本发明的实施方案,在驱动器900中的电阻器可以根据环境或其他因素动态调整从而实现固定共模电压和/或差分电压摆幅。例如,如果电源电压不预期地改变,则电阻器值可以被调整从而适应改变并维持希望的共模电压。控制器(未示出)可以经实施检测电源电压中的改变,或检测共模电压和/或差分电压摆幅中的改变,并因此调整驱动器900的元件。
图10是示出差分电压模式驱动器1000的部件的简化电路图。如图10所示,驱动器1000可以包括每个都在一对供电电压(VDD、VSS)之间延伸并包括相应的输出端1004a、1004b的一对电路路径。每个电路路径可以包括在相应的输出端1004a、1004b和第一供电电压VDD之间延伸的开关1005a、1005b和电阻器1001a、1001b,以及在相应的输出端1004a、1004b和第二供电电压VSS之间延伸的开关1006a、1006b和电阻器1002a、1002b。
如图10所示,驱动器1000可以接收一对差分输入信号D+和D-,并可以输出一对差分输出信号OUT+和OUT-作为响应。输入信号(即D+)可以输入到第一路径的开关1005a、1006a。相似地,另一输入信号D-可以输入到第二路径的开关1005b、1006b。因此当差分输入信号被断言到驱动器1000时,输入信号D+、D-中的一个导致其关联开关导电,这在输出端1004a、1004b上产生信号电压。
驱动器的差分电压摆幅VOD和共模电压VCM可以取决于电路1000内电阻器的值。电阻器可以因此经设定实现指定的共模电压VCM和差分电压摆幅VOD。差分电压摆幅VOD和共模电压VCM可以如下在方程3和4中提供来给出:
考虑D+输入为高电压电平的例子,该高电压电平使开关1005a和1006a导电并因此D-输入导致开关1005b和1006b不导电。在电阻器1001设定成150Ω并且电阻器1002设定成550Ω并且端接电阻器1007设定成100Ω的实施方案中,VOD是150mV并且VCM是0.9V,其中VDD=1.2V。
然而,在图10中示出的用于以不等于1.8V的电源实现0.9V共模电压的电压模式技术可以在输出处导致不平衡阻抗,并且在需要有效信号稳定的系统中可能是不希望的。另外,在输出处的不平衡阻抗可以例如通过将EMI干扰导致的共模噪声转换成差分信号来影响差分信号的准确传输。另外,由于不同时间常数,在所描绘的驱动器中的电压可以泵送到VDD和VSS并由此导致共模信号漂移。不平衡输出也可以生成EMI干扰。因此在图10中示出的驱动器可能在具有对错误或信号漂移的低容差的系统中不是有效的。由此,如在图8中的可编程差分电压驱动器可以在受限状况中利用根据图10中描绘的驱动器配置电压模式驱动器的模式。
虽然本发明已在上面参考LVDS和subLVDS差分信号传输驱动器进行了描述,但其他差分信号传输方法可以用如上描述的电压模式技术实施。另外,虽然已描绘使用开关和单独电阻器的上述电路,但在一个或多个实施方案中开关可以用晶体管实施,并且电阻器或电阻器的一部分可以用作为晶体管的开关实施。
前述讨论鉴别可以用于根据本发明的各种实施方案构建的模拟信号处理系统的功能块。在一些应用中,本文在上面描述的功能块可以作为集成软件系统的元素提供,其中该功能块可以作为计算机程序的单独元素提供。在其他应用中,功能块可以作为处理系统的分立电路部件提供,如在数字信号处理器或专用集成电路内的功能单元。本发明还有其他应用可以实施为专用硬件和软件部件的混合系统。此外,本文描述的功能块不需要作为单独单元提供。例如,虽然图8将模拟前端820的部件如控制器823和可编程差分信号传输接口822示出为单独单元,但在一个或多个实施方案中,它们的一些或全部可以被集成并且它们不需要是单独单元。除非上面以其他方式提到,这样的实施详情对本发明的操作是不重要的。
虽然本发明已在上面参考一些实施方案进行了详细描述,但在本发明的保护范围和精神内的变化对本领域那些技术人员将是明显的。因此应认为本发明仅由所附权利要求的保护范围限制。
Claims (29)
1.一种差分信号传输驱动器,其包括:
多个电路路径,每个电路路径从一对输出端中的一个延伸到一对供电电压中的一个,所述电路路径每个包括电阻器和开关,
其中所述信号传输驱动器在具有共模电压的所述输出端上生成输出电压,所述共模电压偏离所述供电电压对之间的差的二分之一;以及
其中在所述输出端的输出阻抗被平衡。
2.根据权利要求1所述的驱动器,其中电路路径的至少一个子集是有效的从而产生低信号,并且电路路径的不同子集是有效的从而产生高信号。
3.根据权利要求1所述的驱动器,其中所述多个电路路径中的每个中的所述电阻器被设定成相同值。
4.根据权利要求1所述的驱动器,其中所述多个电路路径经配置以使所述共模电压大于所述供电电压的二分之一。
5.根据权利要求1所述的驱动器,其中所述多个电路路径经配置以使所述共模电压小于所述供电电压的二分之一。
6.根据权利要求1所述的驱动器,其中所述开关被实施为晶体管。
7.根据权利要求1所述的驱动器,其中每个电路路径的所述电阻器和每个电路路径的所述开关被实施为晶体管。
8.根据权利要求1所述的驱动器,其中每个电路路径的所述电阻器的一部分和每个电路路径的所述开关被实施为晶体管。
9.一种系统,其包括:
差分信号传输驱动器,其具有多个可变电阻器和供电电压,其中所述驱动器可以经配置产生多个潜在共模电压,以使至少一个共模电压偏离所述供电电压的二分之一;以及
控制器,其选择所述潜在共模电压中的一个并根据所述选择的共模电压设定所述可变电阻器。
10.根据权利要求9所述的系统,其中所述控制器根据所述选择的共模电压启用所述电阻器的至少一个子集。
11.根据权利要求9所述的系统,其还包括:
一组寄存器,从而存储多个电阻器值;
其中每个潜在共模电压对应于所述多个电阻器值中的至少一个,并且所述控制器根据源自所述寄存器的对应于所述选择的共模电压的所述值设定所述可变电阻器。
12.根据权利要求9所述的系统,其中所述控制器设定所述可变电阻器以使所述驱动器具有带有平衡阻抗的输出端。
13.一种系统,其包括:
模拟源;
模拟信号处理器,其将源自所述模拟源的模拟信号转换成数字信号,并使用电压模式差分信号传输驱动器传输所述数字信号;以及
数字信号处理器,其处理从所述电压模式差分信号传输驱动器接收的所述数字信号;
其中所述电压模式差分信号传输驱动器具有偏离供电电压的二分之一的共模电压;
其中所述电阻器值经设定以使所述驱动器具有平衡输出阻抗。
14.一种配置电压模式差分驱动器的方法,其包括:
用控制器选择供电电压和共模电压,其中所述选择的共模电压偏离所述供电电压的二分之一;
用所述控制器启用所述驱动器中的多个电阻器从而实现所述选择的共模电压;以及
用所述控制器为所述多个电阻器选择值从而实现所述选择的共模电压;
其中所述电阻器值经设定以使所述驱动器具有平衡输出阻抗。
15.根据权利要求14所述的方法,其还包括:
启用所述驱动器中多个开关中的至少一个从而实现所述选择的共模电压。
16.根据权利要求14所述的方法,其还包括:
用所述控制器检测所述共模电压中的改变;以及
用所述控制器为所述多个电阻器调整所述值从而维持所述选择的共模电压。
17.根据权利要求14所述的方法,其还包括:
用所述控制器检测所述供电电压中的改变;以及
用所述控制器为所述多个电阻器调整所述值从而维持所述选择的共模电压。
18.一种方法,其包括:
为差分信号传输驱动器选择多个模式中的一个;
根据所述选择的模式启用所述驱动器中多个开关中的至少一个;
根据所述选择的模式启用所述驱动器中多个电阻器中的至少一个;
其中所述选择的模式指定供电电压和共模电压,所述共模电压偏离所述供电电压的二分之一;以及
其中所述选择的模式为所述多个电阻器指定值。
19.一种驱动器电路,其包括:
一对上拉开关,每个都在从相应的输出端到第一供电电压的电路路径中提供,
第一对电阻器,一个电阻器在从所述相应的输出端到所述第一供电电压的每个电路路径中提供,
一对下拉开关,每个都在从所述相应的输出端到第二供电电压的电路路径中提供,
第二对电阻器,一个电阻器在从所述相应的输出端到所述第二供电电压的每个电路路径中提供,以及
第三对电阻器,一个电阻器耦合到每个输出端并耦合到所述供电电压的共同一个;
其中在所述输出端的输出阻抗被平衡。
20.根据权利要求19所述的驱动器电路,其中所述第三对电阻器中的每个耦合到所述第一供电电压。
21.根据权利要求19所述的驱动器电路,其中所述第三对电阻器中的每个耦合到所述第二供电电压。
22.根据权利要求19所述的驱动器电路,其中所述第三对电阻器中的每个耦合到第三供电电压。
23.根据权利要求19所述的驱动器电路,其还包括另一对开关,每个都在包括所述第三对电阻器中的一个的电路路径中提供。
24.根据权利要求19所述的驱动器电路,其中
到第一电路路径的所述上拉开关和第二电路路径的下拉开关的输入耦合到第一差分信号的来源,以及
到所述第二电路路径的所述上拉开关和所述第一电路路径的下拉开关的输入耦合到第二差分信号的来源。
25.根据权利要求19所述的驱动器电路,其中所述第一对电阻器和所述第二对电阻器具有共同电阻值。
26.根据权利要求19所述的驱动器电路,其中全部电阻器具有共同电阻值。
27.根据权利要求19所述的驱动器电路,其中:
所述第一供电电压是1.2伏,
所述第二供电电压是接地,以及
在所述输出端上的电压具有0.9伏的共模电压(VCM)。
28.一种传输系统,其包括:
电压模式驱动器电路,其在1.2伏的供电电压操作、具有用于差分输出信号的一对输出,所述驱动器电路在所述输出具有平衡阻抗,所述差分输出信号具有0.9伏的共模电压。
传输线,其具有耦合到所述驱动器电路的输出端的一对导线;以及
接收器单元,其具有耦合在所述导线两端的终端阻抗。
29.根据权利要求28所述的传输系统,其中所述电压模式驱动器电路包括:
一对上拉开关,每个都在从相应的输出端到第一供电电压的电路路径中提供;
第一对电阻器,一个电阻器在从所述输出端的相应一个到所述第一供电电压的每个电路路径中提供;
一对下拉开关,每个都在从所述输出端的相应一个到第二供电电压的电路路径中提供;
第二对电阻器,一个电阻器在从所述输出端的相应一个到所述第二供电电压的每个电路路径中提供;以及第三对电阻器,一个电阻器耦合到每个输出端并耦合到所述供电电压的共同一个。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/117,805 | 2011-05-27 | ||
US13/117,805 US8476922B2 (en) | 2011-05-27 | 2011-05-27 | Balanced impedance method for differential signaling |
PCT/US2012/039580 WO2012166595A1 (en) | 2011-05-27 | 2012-05-25 | Balanced impedance method for differential signaling |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103650341A true CN103650341A (zh) | 2014-03-19 |
CN103650341B CN103650341B (zh) | 2016-05-18 |
Family
ID=47218808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280033640.1A Active CN103650341B (zh) | 2011-05-27 | 2012-05-25 | 用于差分信号传输的平衡阻抗法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8476922B2 (zh) |
EP (1) | EP2715937B1 (zh) |
JP (1) | JP5801478B2 (zh) |
CN (1) | CN103650341B (zh) |
WO (1) | WO2012166595A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104660246A (zh) * | 2015-02-07 | 2015-05-27 | 中国科学技术大学先进技术研究院 | 用于高速串行接口的接收器、差分接收机及模拟前端电路 |
CN104808735A (zh) * | 2014-11-24 | 2015-07-29 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
CN105049025A (zh) * | 2014-11-24 | 2015-11-11 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
CN107957542A (zh) * | 2016-10-17 | 2018-04-24 | 美国亚德诺半导体公司 | 用于原位差分阻抗平衡误差测量和校正的电路 |
CN111865292A (zh) * | 2020-07-28 | 2020-10-30 | 昆山龙腾光电股份有限公司 | 一种信号校正装置、方法及时序控制器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2896718A1 (en) * | 2012-12-28 | 2014-07-03 | Volcano Corporation | Intravascular ultrasound imaging apparatus, interface architecture, and method of manufacturing |
US9871539B2 (en) | 2013-07-16 | 2018-01-16 | Mediatek Inc. | Driver circuit for signal transmission and control method of driver circuit |
US9312846B2 (en) * | 2013-07-16 | 2016-04-12 | Mediatek Inc. | Driver circuit for signal transmission and control method of driver circuit |
US9590610B2 (en) | 2014-12-30 | 2017-03-07 | Mediatek Inc. | Driver circuit for signal transmission and control method of driver circuit |
US9590595B2 (en) | 2015-01-08 | 2017-03-07 | Mediatek Inc. | Driver circuit with feed-forward equalizer |
JP6471619B2 (ja) * | 2015-06-12 | 2019-02-20 | 株式会社デンソー | 電子装置 |
CN111865295A (zh) * | 2019-04-24 | 2020-10-30 | 烽火通信科技股份有限公司 | 一种低压差分信号发送器 |
US11128496B2 (en) | 2019-11-19 | 2021-09-21 | Mediatek Inc. | Transmitter with equalization |
US11088878B2 (en) * | 2020-01-03 | 2021-08-10 | Korea University Research And Business Foundation | Transceiver using multi-level braid signaling and method of operating the same |
US20230058343A1 (en) * | 2021-08-19 | 2023-02-23 | Nxp Usa, Inc. | Nmos low swing voltage mode tx driver |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050030108A1 (en) * | 1998-11-12 | 2005-02-10 | Broadcom Corporation | Integrated VCO having an improved tuning range over process and temperature variations |
CN1625875A (zh) * | 2002-02-01 | 2005-06-08 | 英特尔公司 | 用于具有匹配阻抗的差分线路的终端对 |
US20070139112A1 (en) * | 2000-09-12 | 2007-06-21 | Bocock Ryan M | Method and apparatus for stabilizing rf power amplifiers |
US20080024176A1 (en) * | 2006-07-27 | 2008-01-31 | Yanbo Wang | Low variation voltage output differential for differential drivers |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US85736A (en) | 1869-01-12 | Improvement in cultivators | ||
US5304856A (en) * | 1992-12-17 | 1994-04-19 | At&T Bell Laboratories | Article comprising a balanced driver circuit with less power dissipation than conventional circuit |
US5424662A (en) * | 1994-05-31 | 1995-06-13 | International Business Machines Corporation | Differential current mode driver circuit with low common-mode noise |
US6351185B1 (en) * | 1999-08-16 | 2002-02-26 | Globespan, Inc. | Increased output swing line drivers for operation at supply voltages that exceed the breakdown voltage of the integrated circuit technology |
US6999540B2 (en) | 2000-12-29 | 2006-02-14 | International Business Machines Corporation | Programmable driver/equalizer with alterable analog finite impulse response (FIR) filter having low intersymbol interference and constant peak amplitude independent of coefficient settings |
JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
US6847232B2 (en) * | 2001-11-08 | 2005-01-25 | Texas Instruments Incorporated | Interchangeable CML/LVDS data transmission circuit |
JP3916502B2 (ja) * | 2002-04-26 | 2007-05-16 | 富士通株式会社 | 出力回路 |
JP4205969B2 (ja) * | 2003-02-18 | 2009-01-07 | パナソニック株式会社 | 電流ドライバ回路 |
US7088179B2 (en) * | 2003-09-15 | 2006-08-08 | Analog Devices, Inc. | Single-ended input, differential output low noise amplifier |
US6943588B1 (en) | 2003-09-24 | 2005-09-13 | Altera Corporation | Dynamically-adjustable differential output drivers |
US7205787B1 (en) * | 2003-11-24 | 2007-04-17 | Neascape, Inc. | On-chip termination for a high-speed single-ended interface |
US7598779B1 (en) * | 2004-10-08 | 2009-10-06 | Altera Corporation | Dual-mode LVDS/CML transmitter methods and apparatus |
JP5262581B2 (ja) * | 2007-11-16 | 2013-08-14 | 富士通セミコンダクター株式会社 | 差動出力回路 |
US8111098B2 (en) * | 2010-05-27 | 2012-02-07 | Texas Instruments Incorporated | Segmented linear FM power amplifier |
-
2011
- 2011-05-27 US US13/117,805 patent/US8476922B2/en active Active
-
2012
- 2012-05-25 CN CN201280033640.1A patent/CN103650341B/zh active Active
- 2012-05-25 JP JP2014513621A patent/JP5801478B2/ja active Active
- 2012-05-25 WO PCT/US2012/039580 patent/WO2012166595A1/en unknown
- 2012-05-25 EP EP12794005.4A patent/EP2715937B1/en active Active
-
2013
- 2013-05-30 US US13/905,496 patent/US20130257488A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050030108A1 (en) * | 1998-11-12 | 2005-02-10 | Broadcom Corporation | Integrated VCO having an improved tuning range over process and temperature variations |
US20070139112A1 (en) * | 2000-09-12 | 2007-06-21 | Bocock Ryan M | Method and apparatus for stabilizing rf power amplifiers |
CN1625875A (zh) * | 2002-02-01 | 2005-06-08 | 英特尔公司 | 用于具有匹配阻抗的差分线路的终端对 |
US20080024176A1 (en) * | 2006-07-27 | 2008-01-31 | Yanbo Wang | Low variation voltage output differential for differential drivers |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104808735A (zh) * | 2014-11-24 | 2015-07-29 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
CN105049025A (zh) * | 2014-11-24 | 2015-11-11 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
US9337842B1 (en) | 2014-11-24 | 2016-05-10 | Via Alliance Semiconductor Co., Ltd. | Low voltage differential signaling (LVDS) driving circuit |
CN104808735B (zh) * | 2014-11-24 | 2016-08-17 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
CN105049025B (zh) * | 2014-11-24 | 2018-01-05 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
CN104660246A (zh) * | 2015-02-07 | 2015-05-27 | 中国科学技术大学先进技术研究院 | 用于高速串行接口的接收器、差分接收机及模拟前端电路 |
CN104660246B (zh) * | 2015-02-07 | 2019-05-07 | 中国科学技术大学先进技术研究院 | 用于高速串行接口的接收器、差分接收机及模拟前端电路 |
CN107957542A (zh) * | 2016-10-17 | 2018-04-24 | 美国亚德诺半导体公司 | 用于原位差分阻抗平衡误差测量和校正的电路 |
CN107957542B (zh) * | 2016-10-17 | 2021-02-19 | 美国亚德诺半导体公司 | 用于原位差分阻抗平衡误差测量和校正的电路 |
CN111865292A (zh) * | 2020-07-28 | 2020-10-30 | 昆山龙腾光电股份有限公司 | 一种信号校正装置、方法及时序控制器 |
Also Published As
Publication number | Publication date |
---|---|
EP2715937B1 (en) | 2018-02-21 |
EP2715937A1 (en) | 2014-04-09 |
CN103650341B (zh) | 2016-05-18 |
US20120299618A1 (en) | 2012-11-29 |
JP5801478B2 (ja) | 2015-10-28 |
US8476922B2 (en) | 2013-07-02 |
US20130257488A1 (en) | 2013-10-03 |
JP2014519285A (ja) | 2014-08-07 |
EP2715937A4 (en) | 2014-12-10 |
WO2012166595A1 (en) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103650341A (zh) | 用于差分信号传输的平衡阻抗法 | |
US6683472B2 (en) | Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time | |
KR101845095B1 (ko) | 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 | |
US9048824B2 (en) | Programmable equalization with compensated impedance | |
TWI533644B (zh) | 可建置式多維驅動器及接收器 | |
CN104798006B (zh) | 低摆幅电压模式驱动器 | |
CN103283148B (zh) | 具有预加重的电压模式驱动器 | |
US7990178B2 (en) | Driving circuit with impedence calibration | |
US8487650B2 (en) | Methods and circuits for calibrating multi-modal termination schemes | |
CN104583791A (zh) | 用于测试装置的接口电路 | |
US20180004281A1 (en) | Reception interface circuit and memory system including the same | |
EP3381138B1 (en) | On-chip test interface for voltage-mode mach-zehnder modulator driver | |
US20150066230A1 (en) | Data-Driven Voltage Regulator | |
US11019392B2 (en) | Methods and apparatus for an output buffer | |
CN102469052A (zh) | 开关电流线路驱动器中的功率减小 | |
US8085008B2 (en) | System for accounting for switch impendances | |
CN108153691A (zh) | 用于控制信号转换速率的集成电路 | |
CN114564431A (zh) | 混合型发射端驱动器及其应用方法 | |
CN117691987A (zh) | 信号驱动器电路 | |
CN115694142A (zh) | 用于具有高压保护和阻抗控制的多驱动器架构的装置 | |
CN107210064A (zh) | 一种信号处理电路 | |
WO2015031520A1 (en) | Data-driven voltage regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |