CN107957542B - 用于原位差分阻抗平衡误差测量和校正的电路 - Google Patents

用于原位差分阻抗平衡误差测量和校正的电路 Download PDF

Info

Publication number
CN107957542B
CN107957542B CN201710965824.6A CN201710965824A CN107957542B CN 107957542 B CN107957542 B CN 107957542B CN 201710965824 A CN201710965824 A CN 201710965824A CN 107957542 B CN107957542 B CN 107957542B
Authority
CN
China
Prior art keywords
circuit
impedance
differential
branches
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710965824.6A
Other languages
English (en)
Other versions
CN107957542A (zh
Inventor
G·芒甘阿罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107957542A publication Critical patent/CN107957542A/zh
Application granted granted Critical
Publication of CN107957542B publication Critical patent/CN107957542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/04—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/3644—Constructional arrangements
    • G01R31/3648—Constructional arrangements comprising digital calculation means, e.g. for performing an algorithm
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3842—Arrangements for monitoring battery or accumulator variables, e.g. SoC combining voltage and current measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Abstract

本公开涉及用于原位差分阻抗平衡误差测量和校正的电路。电路用于传感和补偿或减轻不平衡误差，从而恢复差分处理的预期益处。特别地，平衡系统的正分支和负分支之间的阻抗失配通过数字化通过注入合适的共模激励而开发的误差电压来传感。然后通过引入并适当地设置数字控制的阻抗来对失调进行修正，该数字控制阻抗对原始阻抗失配进行计数，从而在行使信号处理链之前原位重新平衡信号路径。

Description

用于原位差分阻抗平衡误差测量和校正的电路
优先权数据和相关申请
本专利申请从2016年10月17日提交的题为“用于原位差分阻抗平衡误差测量和校正的电路”的美国临时专利申请序列No.62/409,062获得优先权和/或要求的优先权。该美国临时专利申请的全部内容通过引用并入本文。
技术领域
本发明涉及集成电路领域，特别涉及用于原位差分阻抗平衡误差测量和校正的电路。
背景技术
在平衡电路中，信号可以在两条信号线之间的两点之间传输，通常称之为平衡电路的正和负分支。两条信号线有助于抑制影响两条信号线的噪声，因为接收点两条信号线之间的差异可以理想地恢复原始信号并消除噪声。平衡电路的名义上相同的正和负分支之间的不匹配在差分信号处理系统中引入了劣化。不平衡导致许多问题，包括不均匀的电路非线性消除和差分信号路径中任何共模(不需要的)信号的不完全消除。
发明内容
根据本发明的一个方面，提供有一种测量和校正阻抗失衡的方法，该方法包括：使用第一装置生成片上共模激励；将共模激励施加于第一装置与第二装置之间的差分信号路径接口；作为所述差分信号路径的共模激励和阻抗失衡的结果，传感所述差分信号路径的误差电压；和基于误差电压在所述差分信号路径中的一个的第一装置上设置数字可控阻抗，以减少阻抗失衡。
根据本发明的另一个方面，提供接口第二集成电路的第一集成电路，所述第一集成电路包括：由第一集成电路和第二集成电路形成的差分电路的两个分支中一个中的可控阻抗；激励电路，用于产生和施加共模激励到所述差分电路；和调整逻辑块，用于基于所述差分电路的误差电压控制可控阻抗，所述误差电压由所述差分电路的共模激励和阻抗失衡开发。
根据本发明的另一个方面，提供有设备，包括：构件，用于将共模激励施加于平衡电路的分支；构件，用于传感所述共模激励引起的误差电压；和构件，用于所述误差电压调整两个分支之一的阻抗，以补偿所述平衡电路的阻抗失衡。
附图说明
为了更全面地了解本公开及其特征和优点，参考结合附图的以下描述，其中相同的附图标记或标签表示相似的部件，其中：
图1根据本公开的一些实施方案描述两个混合信号处理块之间的信号接口；
图2根据本公开的一些实施方案描述具有戴维南等效模型的两个混合信号处理块之间的信号接口；
图3根据本公开的一些实施方案描述两个混合信号处理块之间的信号接口，其中一个块是模数转换器；
图4和5是根据本公开的一些实施方案图2中描述的重绘版本；
图6描述惠斯通电桥结构；
图7根据本公开的一些实施方案描述电路转换；
图8描述用于原位差分阻抗平衡误差测量和校正的示例性电路；和
图9描述用于原位差分阻抗平衡误差测量和校正的另一示例性电路。
具体实施方式
综述
提供电路以感测和补偿或减轻失衡误差，以恢复差分处理的预期收益。特别地，平衡系统的正分支和负分支之间的阻抗失配通过数字化通过注入合适的共模激励而开发的误差电压来感测。然后通过引入和适当地建立对原始阻抗失配和原位重新平衡信号路径进行计数的数控阻抗，并在运行信号处理链之前对不匹配进行修整。如本文所使用的，原位意图包括在电子器件已经被安装、组装和耦合在一起，例如互连在印刷电路板上，但在电子器件正常工作之前的电子器件的状态。
理解阻抗平衡
阻抗平衡在差分信号混合信号处理系统的正分支和负分支之间允许消除偶数非线性的若干来源以及差分信号路径中共模(有时是不希望的)信号的消除。这里，正分支和负分支也可以被称为平衡/差分电路的差分信号路径或正和负信号路径。然而，通常由于制造限制(在电路和器件中，否则意图被制成平衡)，正负分支之间的一些量的不匹配是不可避免的。所产生的性能下降与失配误差量成正比。
实际上，没有明确追求(可能是昂贵的)工程技术和相关的开发时间，大多数制造的电路板和无源元件导致在功能块之间的接口处的正端和负端之间的失配大小为1％至0.1％的平衡系统。缺乏这样的有针对性的工程工作，例如，包括集成电路(IC)在内的信号处理链的线性性能，例如(但不限于)模数转换器(ADC)和数模转换器(DAC)意在以其他方式提供超出线性性能，例如10b(即
Figure BDA0001436357140000031
或等效于62dB及以上)将被限制为较低的性能。一旦电子系统的所有组件都被安装并且所得到的组装的信号链即将被操作用于信号处理，这再次是“原位”，即在印刷电路板(PCB)上的问题。
称为自动调零和校准的不同类别的电路和电路技术可用于感测和补偿各种不匹配源，并补偿所产生的性能限制。例如，差分对的输入装置(双极或结栅场效应晶体管)之间的不匹配通过激光修整器件本身来校正。在另一示例中，通过借助于通过DAC注入校正电流来修整片上参考中的失配的影响。所选择的微调电流量通过烧写片上保险丝来存储在芯片上。修整序列必须在IC测试仪的生产测试过程中进行。在又一示例中，通过在其输出负载上引入不平衡来对射频混频器进行线性化。
建模阻抗失配和解决阻抗失配的可能但有限的方法
平衡的两个混合信号处理块之间的信号接口(或电路块)如图1所示。块101和块102分别表示两个处理块。这些分别通过P和N(在此称为PN端口)的平衡双端端口彼此连接。通过PN端口的连接形成包括正分支112和负分支114的理想平衡电路。每个分支具有分别标记为VP和VN的基准的节点电位(或电压)。当使用差分信号时，该端口的差分信号为Vin＝VP-VN，而共模信号为Vincm＝(VP+VN)/2。假设完美的平衡和完美的差分信号产生，Vincm是直流(DC)信号。
假设块101正在向块102提供信号，以便后者可以处理源信号。在这种情况下，图2中描绘了使用平衡的戴维南等效模型的块101和块102的线性表示。在所示的电路模型中，端口PN的左侧具有：
共模电源Vcm，其等效共模差阻抗Zcm，
差分信号源Vd分为两个半信号源，每个幅度为Vd/2，每个差分分支一个，并且每个信号源中的每一个与差分阻抗Zd的一半串联连接，
差分阻抗失配分量已经集中在整个端口，成为未知相位和幅度的阻抗Zε。差分阻抗失配分量已被建模为对负半差阻抗Zd/2的附加贡献。它可能已经添加到另一半(正半)差分阻抗；但是由于它的阶段是未知的，为了讨论起见，它被添加到下半部分(负半)差分阻抗。
由于所有的差分阻抗失配已经集中在PN左侧的戴维南等效电路上，所以方框102的模型可以简化为PN右侧的网络负载模型，由共模阻抗负载ZLCM和两个半差分负载阻抗ZL/2组成。
正支阻抗Zd/2和ZL/2串联。负分支具有串联Zd/2+Zε和ZL/2的阻抗。
在Zε＝0、Vin＝Vd*ZL/(ZL+Zd)的完美平衡网络中。但是当存在不平衡时，则Zε<或>0，Vcm将被Vd失真，并且该共模信号Vcm的一些量将叠加在差分输入Vin上。这里，这种不需要的部件被称为共模“泄漏”电压，其与失配量成比例ε＝f(Zε)。不需要的组件可以降低Vin：
Vin＝Vd*ZL/(ZL+Zd)+εVcm (1)
Vcm项，即εVcm，在Vin上承载/引入偶数阶失真，该项也可能导致信号链下的更多失真，Vin等式(1)中的运动块102。
在一个实施方案中，如图3所示，负载网络对ADC302的输入前端电路进行建模。在这种情况下，框102体现了ADC302和片上与ADC的任何伴随的前端电路。ADC驻留在封装的IC中，其输入前端电路被设计和制造为对于期望的最终失真性能而言足够平衡。然而，驱动ADC输入的片外网络(例如，在框101中)通常包括无源/离散输入滤波器(抗锯齿和/或屋顶/调理滤波器)，不太可能达到相同程度的阻抗平衡。相反，片外网络会受到制造缺陷以及系统/设计缺陷的影响，这取决于PCB和其周围环境中互连的形状和路由。这种不均匀的驱动阻抗条件的常见补救措施可以包括在ADC302的输入端引入高性能平衡-不平衡变压器，其中平衡-不平衡转换器的小心平衡的输出绕组驱动ADC输入。但是，高性能宽带线性巴伦可能笨重且昂贵，实际上可能会受到相对频带的限制(比剩余信号链更多)。
在模型和一般阻抗失配问题的另一实施例中，集成DAC驱动片外负载，例如重构滤波器。在这种情况下，块101体现集成DAC，块102体现滤波器，失配阻抗Zε可以被集总到块102的差分负载网络模型的两个部分之一(代替块101的源阻抗)。可以将失配阻抗添加到相应的ZL/2而不是Zd/2(如图2所示)。为了简单起见，各种实施例涉及图2中描述的模型，其中网络不平衡Zε被集总到驱动块101。本领域技术人员将理解，本文的各种教导也可以应用于上述情况(其中失配阻抗Zε被集总到块102的差分负载网络模型的两个分支之一)。
测量和减轻阻抗失配的技术
可以实现电路和技术以减轻两个平衡的混合信号功能块(或两个混合信号电路块)之间的接口处的正和负分支之间的阻抗失配。电路和技术通过建立数控阻抗阵列来检测阻抗失配并补偿(原位和在运行信号链之前)用于感测的失配。该阵列为分支增加了足够的阻抗负载，否则最初不足以显着减少所产生的失配，而无需(或最小化)追求进一步，耗时和昂贵的传统工程开发。本文公开的各种实施例旨在适应Zε并取消其效果，以使等式(1)中的ε尽可能接近零。
图2中的电路可以在归零差分信号Vd之后重新绘制和简化，如图4所示。相应的差分阻抗网络又可以重绘，如图5所示。在图5中看到的网络通过在与之前建模的不匹配Zε相同的负分支上插入数字可调阻抗ZT602与负载阻抗ZL/2 604串联来修改图4所示的网络。此外，激励测试源VT608分别应用于网络左侧和右侧的共模节点N1和N2，并将(概念)电压表Vε606引入PN端口来测量或探测Vin＝VP-VN。所得到的网络如图6所示。
图6所示的网络有惠斯通电桥结构。如果该桥是不平衡的，则在共模节点N1和N2处应用(共模)测试电压激励VT608将导致可测量的非零(差分)电压Vε与以前在零差分源极激励的情况下等式(1)预测的电压一致。从实际的角度来看，重要的是要强调这种测量设置的高精度/灵敏度。当我们改变ZT602时，电压表606将相应地显示由激励VT608产生的变化的电压，并且与差分网络不平衡的量成比例。该桥的平衡条件，即电压表Vε读出的条件为零伏特为：
Figure BDA0001436357140000061
这可以解决ZT:
Figure BDA0001436357140000062
这个方程提供了两个重要的考虑。首先，可以通过适当调整ZT602来重新平衡网络，从而消除出现的共模泄漏。换句话说，可以改变ZT602来补偿阻抗失衡。第二，由于对于从源块101到有效载荷块102的最大电压传输，通常将IC设计为具有|ZL|>>|Zd|，然后将该条件应用于等式(3)，非常小的Z实际上要用更高的ZT归零。这意味着小的、难以检测的、不匹配的Z可以用大的可能不准确的ZT进行补偿。
然而，在阻抗匹配以实现最大功率传输(与最大电压传输相反)的应用中，则ZL＝Zd，因此|ZT|＝|Zε|。在这种情况下，ZT602的可调节部分可以实现大值无源器件，ZT的完整网络实现可能受益于使用受控阻抗缩放部分，类似于完成的操作，例如，在具有双阵列的逐次逼近(SAR)ADC的电容DAC中。
Zε＝Rε+jXε(f)是频率相关复数。确定满足公式(3)的ZT602，并且对于实数(电阻)和虚部(无功)分量可以分别独立地实现零失调的影响。
为了确定ZT602的电阻分量，可以使用DC电压作为激励VT608。如所描述的，对于VT608，具有非零DC值，电压表V 606将不为零。在这种情况下，所有阻抗都表现为电阻，因此Zε＝Rε和ZT＝RT。因此，搜索RT的算法可以是旨在清零Vε的经典二进制搜索(例如，类似于由SARADC执行的)。这最多在最多的N个步骤中找到RT(其中N是控制RT的位数)。其他算法可用于确定电阻分量。
为了确定ZT602的无功分量XT(f)，可以使用具有用于ZT608的零直流分量的交流(AC)激励，例如正弦波，选择f适合于由块101和102形成的差分电路的预期频率操作。由于实际原因，假设XT(f)用一组电容器实现，并且XT(f)将是正的。在桥梁再次平衡(满足公式3，所有实际部件已经确定)之前，Vε将不为零。再次，可以使用二进制搜索算法或其他合适的搜索算法来确定XT(f)。在一些情况中，一旦确定了ZT602的电阻分量，就确定ZT602的无功分量XT(f)。
将ZT602放置在端口的负分支上将最终导致在DC处重新平衡桥的阻抗的有限非零电阻值RT。这隐含地假定要被归零的电阻失配对应于在负分支上比在正分支中更多的电阻。的确，这可能不是真的(事实上，如果失配的特征在于高斯误差分布，则可能只有50％的概率)。因此，如果正分支实际上比负分支更多的电阻分量，那么放在负分支上的ZT原则上应该能够模拟负阻力以恢复平衡。虽然后者在原则上是完全有可能采取积极的组成部分，在执行ZT方面，处理这个问题，并以不同的方式推广该方案，这可能会更加容易和实际。具体地说，这个问题可以通过在正分支上向P的右侧引入一个小电阻来解决，就像在PN端口的节点N右侧的负分支中先前插入的ZT一样。通过这样做，由于电阻差分失配Rε是小寄生的，所以引入这种人为的正错配迫使负分支在所有情况下都是过大的。因此，尽管不匹配R的数量仍然是未知的，并且需要如上所述地被校正，但是可以确定它将是净正电阻量(Rε>0)，并且该方案可以到达最终的正RT解。
对于Xε(f)<0的情况，可以做出类似的扩展。如果(1)Xε(f)在f处是感应的，或者如果(2)在图6的正分支上存在较高的反应失配，则不会将Zε假设为在负分支。无论哪种方式，就像在通过在正支路上增加一个小电阻引入电阻性失配的小偏移的情况下，有可能在所有情况下强制反应失配导致Xε(f)>0通过用小电容器在正极上分流小电阻。在这种情况下，负分支上的电阻和电容性过剩阻抗的假设总是被满足，并且使用一组电阻器和电容器的XT(f)的实现以及ZT在负支路中的放置并不是限制性的，并且所公开的方法同样导致错配补偿。
图7示出了电路转换，但不显示网络等效性。相反，图7显示了一种替代和等效的方式，其中可以行使在我们的桥网络的PN端口上的共模激励。再次，任务是在差分端口开发误差电压Vε，这是共模激励和现有阻抗失衡的结果。一旦桥梁如上所述重新平衡，这种误差电压就可以完全归零。
如前所述，对于图7左侧的方案，VT608在节点N1和N2处强制桥的左右两侧的共模差。如果桥是平衡的，即如果阻塞在PN端口(节点P和N)达到完美平衡，则VP和VN在共模中经历相同的相同移位，Vε为零。但是，如果阻抗没有差异平衡，则VP和VN在节点P和N之间的共模将分别有差异，并且会导致非零Vε。在图7的右侧所示的桥上将看到相同的效果。也就是说，该方案通过使用两个相同的电流激励源IT702和704耦合到节点P和N来直接强制PN端口的共模电压。再次，如果桥接器是平衡的，则VP和VN将看到相同的相同的共模移位，因此Vε为零。但是如果阻抗没有差异平衡，则VP和VN之间的共模将会有差异，并且会导致非零Vε，这可以通过引入ZT来恢复(例如，图6的ZT602)并遵循上述重新平衡程序。使用具有两个相同电流源的后一种方案，激励提供了用于测量阻抗失衡的替代方案。
数字可控电阻器和电容器，即ZT的不同实施例，可以分别包括加权或一元电阻器和电容器的可切换组。
具有电流基共模激励的示例性实施
图8示出了平衡ADC(被认为是图1的块102的一部分)在PN端口采样差分输入的实际情况。为了纠正PN端口的阻抗失衡，数控阻抗ZT842以及图8中标为“STIMULUS 802”的附加电路被引入。数控阻抗ZT842提供在差分电路的负分支上用于说明。可以包括调整逻辑块810以产生控制信号CTRL(例如数字字)来控制或设置数控阻抗ZT842。示出为激励802的附加电路对应于图7中描述的双电流源极激励的实现。具体地，激励802包括耦合到主电流分支820的电流输出DAC 804，以及分别耦合到差分电路的正和负分支的两个输出分支822和824。DAC 804产生在两个输出分支822和824上相同地镜像的电流IT，每个输出分支具有级联电流镜。输出分支822和824反映主电流分支820的电流。这两个相同的电流IT在节点P和N处被注入，以分别像图7右侧所示的方案那样对VP和VN在节点P和N施加共模激励。阻力失衡可以得到补偿，如图6所示。
本领域技术人员将容易地认识到，为了继续设置ZT602，这里不是严格要求数字控制或可变电流源的DAC，例如DAC804。直流电流源足以将电阻部分ZT和正弦电流源可用于设置ZT的反应部分。然而，通过使用DAC来实现相同的实现是相当实用的，因为它可以容易地在片上获得。使用DAC还意味着可以改变为激励注入的电流量，以改善阻抗失衡的测量。
数字设置ZT842可以与ADC 806旨在操作的信号链进行原位。简单地说，图8的网络表示块102，并且假设信号链已经与驱动块(即块101)完成，以便进行补偿。首先，PN端口没有差分信号(Vd＝0)，ZT可以开始设置842。激励DAC 804产生旨在证明PN不平衡的非零电流IT。如果存在不平衡，并且在节点P和N之间作为非零Vε发展，则在ADC 806的直接输入处也将采样比例非零输入(|Vd|>0)。信号链中的ADC806本身可用于检测不平衡，并采用设置ZT来补偿不平衡的方案。在一些情况中，真正重要的不一定是PN端口是完全平衡的，而是ADC 806看到平衡的输入，尽管网络上的任何不平衡。有利的是，ADC 806既作为补偿的不平衡检测器，也是该方案的最终受益者。如果ADC 806看到平衡输入，则可以实现更好的信号链性能。
数控阻抗ZT842可以由调适逻辑块810使用诸如上述的二进制搜索方法的合适方法来设置。其他有效的搜索方法可用于确定和设置数控阻抗ZT842。通过数控阻抗ZT842的适当设置，即适当的信号CTRL，可以获得阻抗平衡。一旦完成，激励DAC 804的输出为零，并且差分电路准备用非零差分信号Vd进行操作。很明显，PN端口的电流注入引起的任何不平衡与其他错配捆绑在一起，并得到补偿。
图9中示出了另一个实施例。在这种情况下，主DAC906(被认为是图1的块101)驱动连接到输出端口PN的后续级(图1中认为是图1的框102)，图中未示出。数控阻抗ZT942设置在差分电路的负分支上用于说明。可以包括调整逻辑块910以产生控制信号CTRL(例如数字字)来控制或设置数控阻抗ZT942。作为激励902示出的附加电路对应于图7中描述的双电流源激励的实现。具体地，激励902包括耦合到主电流分支920的电流输出DAC904以及分别耦合到差分电路的正和负分支的两个输出分支922和924。DAC904产生在两个输出分支922和924上相同地镜像的电流IT，每个输出分支具有级联电流镜。输出分支922和924反映了主电流分支820的电流。这两个相同的电流IT在节点P和N处被注入，以在节点P和N处分别对VP和VN施加共模激励，就像图7右图所示。阻力失衡可以得到补偿，如图6所示。
在主DAC906可以进行信号生成和处理之前，数控阻抗ZT942被设置为平衡PN端口的差分阻抗。首先，设置主DAC906的数字输入，使其输出名义上为中等尺寸。在这种情况下，如果PN平衡，并且如果标称DAC输出意味着在PN端口(Vd，＝0)给出零差分电压，则VP＝VN和V预期为零。然而，如果先前条件中的任何一个或两个被违反，则PN端口将产生非零差分输出(|Vd|>0)，并且可以进行补偿。如果需要，该方案也可以用于清零中等/中线规模DAC，即在中等尺度具有非零偏移量的DAC。
可以用具有激励DAC904和电流镜的激励902来执行共模激励，就像在图8中使用ADC806和激励802的先前实施例所做的那样。可以通过在PN端口之后级联的信号处理级(图中未示出)来检测所得到的差分误差V。或者，使用图9所示的附加感测ADC908，其可以连接到节点P和N以测量V并将调整逻辑块910执行的搜索引导到适当的设置ZT942。换句话说，感测ADC908可以提供V到调整逻辑块910的测量，并且调整逻辑块910可以实现一种生成适当的控制信号CTRL(例如数字字)来设置数控阻抗ZT942的方法。如上所述，对于这种感觉的需要ADC908和感应ADC908连接的节点可以自由选择。因此，图9示出了与虚线相对应的连接。
此外，根据情况，可能更合适的是在主DAC906的直接输出(即ZT942的上游)而不是在端口PN处重新平衡阻抗。在后一种情况下，感测ADC可以在ZT左侧的主DAC906的输出端子正确连接。在这种情况下，ZT的建立算法仍然保持不变，尽管可能会导致ZT的最终值略有不同。
一旦设置了ZT942，则可以关闭感测ADC 908和激励DAC904，并且差分电路准备好按照实现的阻抗平衡的预期和好处进行操作。
原位测量和校正方案
原位测量和原位校正用于阻抗失衡与实验室设置中的测量阻抗是不同的。在一组测试板上的实验室设置中测量阻抗失衡将无法解释可能导致阻抗失衡量的设备和PCB的制造或过程变化。这种类型的方案还需要知道如何和在何处安装和使用设备，这并不总是实用或可能的。此外，这种实验室测量可能无法准确地表征阻抗失衡过电压和温度。在宽范围的信号频率上表征阻抗失衡也可能是困难的。
相比之下，原始测量和原位校正方案可以使用板上的器件中的片上电路和逻辑来实现。片上意味着用于阻抗失衡和测量的电路和逻辑提供在与器件的其余部分相同的芯片封装(例如，在同一基板上的同一IC中)。这种方案可以用于测量和补偿由板中的装置形成的差分电路中存在的阻抗失衡。例如，差分电路可以包括差分信号路径，即正分支和负分支，用于在两个装置之间经由PN端口彼此接口之间传送差分信号。可以在设备进入正常操作之前，利用一个或多个参数(例如，诸如感兴趣的信号频率)来启动片上例程。参数可以由另一个设备预先确定、测量、设置/提供/选择。测量和校正方案都是使用已经在芯片上提供的设备来实现的。此外，芯片上的例程可以通过短时间离线来测试和纠正阻抗失衡，在一些情况中，基于不同的参数再次运行。
片上提供设备的原位方案意味着安装在客户主板上的设备将能够考虑到设备将遇到的阻抗失衡，从而在没有客户主板的知识的情况下更好地执行。具有片上测量和校正方案的设备可以随时随地享受更好的性能，而无需其他设备来考虑阻抗失衡。
在一些实施方案中，一种测量和纠正阻抗失衡的方法包括：用第一装置生成一个片上共模激励。例如，可以通过图8的激励802或图9的激励902在芯片上产生共模激励。可以利用数据转换器(如图8的ADC806和图9的主DAC906)在芯片上提供激励。通过提供片上电路与第一装置，测量和补偿方案可以在现场进行。该方法还包括施加共模激励到第一装置与第二装置之间的差分信号路径接口。激励可以以图7-9所示的描述中所描述的方式应用。该方法还包括感测差分信号路径的误差电压作为共模激励的结果和差分信号路径的阻抗失衡。可以提供片上电路来原位感应误差电压。该方法还包括基于误差电压的第一装置上的数字可控阻抗，以减少阻抗失衡。用平衡电路内置数字可控阻抗，可以原位补偿阻抗失衡。
在一些实施方案中，第一集成电路以图1的框101和框102所示的方式与第二集成电路接口。第一集成电路包括由第一集成电路和第二集成电路形成的差分电路的两个分支中一个中的可控阻抗、用于产生和应用共模激励到差分电路的激励电路、以及用于基于所述差分电路的误差电压控制可控阻抗的调整逻辑块，所述误差电压由所述差分电路的共模激励和阻抗失衡开发。集成电路的这些部分能够实现原位失衡测量和校正。这样的第一集成电路的例子如图8和9所示。
在一些实施方案中，设备包括用于将共模激励施加于平衡电路的分支的构件。用于施加共模激励的构件的例子可包括图6和图7的激励测试源VT608、图7的电流激励源IT702和704、图8的激励802和图9的激励902。设备还可包括用于传感所述共模激励引起的误差电压的构件。用于传感误差电压的构件的例子可包括图8的ADC 806和图9的传感ADC 908。设备还可包括用于基于所述误差电压调整两个分支之一的阻抗以补偿所述平衡电路的阻抗失衡的构件。用于调整阻抗的构件的例子可包括图8的调整块810和图9的调整块910。
实施例
例子1是测量和校正阻抗失衡的方法，该方法包括：将共模激励注入到两个装置之间接口的双端端口；作为共模激励和阻抗失衡的结果，传感穿过双端端口的终端开发的误差电压；基于误差电压设置数字可控阻抗耦合终端中的一个，以减少阻抗失衡。
在例子2中，例子1的方法当两个装置安装在印刷电路板上时和在操作由两个装置形成的最终组装的信号链之前可以执行。
在例子3中，例子1或2的方法可包括注入共模激励包括向双端端口的每一个末端注入电流。
在例子4中，上述例子中任一项所述的方法可包括传感所述误差电压包括通过传感模数转换器来传感双端端口。
在例子5中，上述例子中任一项所述的方法可包括设置数字可控阻抗包括使用二分搜索算法确定一个或多个减少误差电压的分量。
在例子6中，例子5的方法可包括数字可控阻抗的电阻和无功分量的一个或多个分量。
在例子7中，上述例子中任一项所述的方法可包括设置数字可控阻抗包括确定归零误差电压的数字可控阻抗的设置。
例子8是用于测量和校正阻抗失衡的系统，所述系统包括：具有与第二装置接口的双端端口的第一装置；激励电路，用于生成和注入共模激励到双端端口；传感电路，作为共模激励和阻抗失衡的结果，用于传感穿过双端端口的终端开发的误差电压；耦合末端中的一个的数字可调阻抗；和逻辑，用于基于传感电路的误差电压控制数字可调阻抗。
在例子9中，例子8所述的系统可包括：在双端端口上提供模拟信号的第一装置和是数字化模拟信号的模数转换器的第二装置。
在例子10中，例子8或9所述的系统可包括在第二装置中是模数转换器的传感电路。
在例子11中，例子8所述的系统可包括第一装置，包括用于在双端端口上产生模拟信号的数模转换器。
在例子12中，例子8或11所述的系统可包括在第二装置中是数字处理电路的传感电路。
在例子13中，例子8-12中任一项所述的系统可包括安装在印刷电路板上的第一装置和第二装置，并且逻辑在由第一和第二装置形成的信号链的正常操作之前运行。
在例子14中，例子8-13中任一项所述的系统可包括传感模数转换器的传感电路。
在例子15中，例子14所述的系统可包括耦合双端端口的传感模数转换器。
在例子16中，例子14所述的系统可包括在第一装置中耦合数模转换器输出的传感模数转换器。
在例子17中，例子8-16中任一项所述的系统可包括激励电路，包括耦合双端端口的数字控制的电流源，用于将基本上相同的电流作为共模激励注入双端端口的相应末端。
在例子18中，例子8-17中任一项所述的系统可包括第一装置片上的激励电路。
在例子19中，例子8-18中任一项所述的系统可包括第二装置片上的激励电路。
在例子20中，例子8-19中任一项所述的系统可包括实现二进制搜索算法的逻辑，以确定数字可调阻抗的一个或多个分量，其将零差电压归零。
例子31是测量和校正阻抗失衡的方法，该方法包括：使用第一装置生成片上共模激励；将共模激励施加于第一装置与第二装置之间的差分信号路径接口；作为差分信号路径的共模激励和阻抗失衡的结果，传感差分信号路径的误差电压；和基于误差电压在差分信号路径中的一个的第一装置上设置数字可控阻抗，以减少阻抗失衡。
在例子32中，例子31所述的方法还可包括施加共模激励包括在连接第一和第二装置的两端口处向差分信号路径中的每一个注入相同的电流。
在例子33中，例子31或32所述的方法还可包括设置数字可控阻抗包括使用搜索方法确定使误差电压最小化的一个或多个分量。
在例子34中，例子31-33中任一项所述的方法还可包括设置数字可控阻抗包括确定归零误差电压的数字可控阻抗的设置。
在例子35中，例子31-34中任一项所述的方法还可包括设置数字可控阻抗包括确定数字可控阻抗的电阻和无功分量。
在例子36中，例子31-35中任一项所述的方法还可包括施加共模激励包括施加直流电激励来测量数字可控阻抗的电阻分量。
在例子37中，例子31-36中任一项所述的方法还可包括施加共模激励包括施加交流电激励来测量数字可控阻抗的无功分量。
在例子38中，例子31-37中任一项所述的方法还可包括其中生成共模激励包括：使用数模转换器生成数字控制的电流；和使用耦合到差分信号路径的两个电流镜来镜像所述数字控制的电流。
例子39是接口第二集成电路的第一集成电路，第一集成电路包括：由第一集成电路和第二集成电路形成的差分电路的两个分支中一个中的可控阻抗；激励电路，用于产生和施加共模激励到所述差分电路；和调整逻辑块，用于基于所述差分电路的误差电压控制可控阻抗，所述误差电压由所述差分电路的共模激励和阻抗失衡开发。
在例子40中，例子39所述的第一集成电路还可包括传感电路，耦合所述差分电路，用于测量所述差分电路的误差电压，并将所述误差电压提供给所述调整逻辑块。
在例子41中，例子40所述的第一集成电路还可包括传感电路，所述传感电路是用于数字化所述差分电路的两个分支上开发的误差电压的模数转换器。
在例子42中，例子39-41中任一项所述的第一集成电路还可包括模数转换器，用于接收和数字化由第二集成电路产生并提供给差分电路的两个分支上的第一集成电路的信号，其中当激励电路施加共模激励时，所述模数转换器进一步传感所述差分电路的两个分支上开发的误差电压。
在例子43中，例子39-41中任一项所述的第一集成电路还可包括：数模转换器，用于产生信号并将所述信号提供给差分电路的两个分支上的第二集成电路；和传感模数转换器，用于传感所述误差电压，其中所述传感模数转换器耦合所述数模转换器的输出下游的两个分支。
在例子44中，例子39所述的第一集成电路还可包括：数模转换器，用于产生信号并将所述信号提供给差分电路的两个分支上的第二集成电路；和传感模数转换器，用于传感所述误差电压，其中所述传感模数转换器耦合所述数模转换器的输出的两个分支，并且在所述两个分支的一个中，所述传感模数转换器在所述可控阻抗下游。
在例子45中，例子39-44中任一项所述的第一集成电路还可包括：调整逻辑块输出用于控制可控阻抗的数字字，并改变所述数字字以减小差分电路的误差电压。
在例子46中，例子39-45中任一项所述的第一集成电路还可包括：所述第一和第二集成电路通过双端端口连接；和所述激励电路耦合所述双端端口，并在所述双端端口向两个分支中的每一个注射相同的电流激励。
在例子47中，例子39-46中任一项所述的第一集成电路还可包括：所述激励电路包括镜像所述电流输出数模转换器的输出的电流输出数模转换器和两个电流分支；和所述两个电流分支分别耦合所述差分电路的两个分支。
在例子48中，例子39-47中任一项所述的第一集成电路还可包括：所述激励电路产生直流电激励和交流电激励。
在例子49中，例子39-48中任一项所述的第一集成电路还可包括：所述调整逻辑块包括用于确定可控阻抗的一个或多个组件的逻辑，所述可控阻抗使所述误差电压归零。
例子50是设备，包括：构件，用于将共模激励施加于平衡电路的分支；构件，用于传感所述共模激励引起的误差电压；和构件，用于所述误差电压调整两个分支之一的阻抗，以补偿所述平衡电路的阻抗失衡。
在例子51中，例子50的设备还可包括构件，用于执行或实施例子1-7和31-38的方法的任一种或多种部分。
变化和实施
在某些情况下，本文讨论的功能可应用于医疗系统、科学仪器仪表、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪器仪表(可高精度)、电缆基础设施、军事(例如雷达)以及其他原位差分阻抗平衡误差测量和校正对于应用很重要的系统。
在上述实施例的讨论中，任何电容器、时钟、DFF、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其他部件都可以容易地被代替、替换或以其它方式进行修改，以适应特定的电路需要。此外，应当注意，使用互补的电子设备，硬件，软件等提供不相等的实现来实现本公开的教导。例如，电流镜可以由用于注射正确的电路代替，这可以使得能够测量阻抗失衡。数字可调阻抗可以由可以纠正阻抗失衡的其他电路代替。
用于原位差分阻抗的各种装置的部件平衡误差测量和校正可包括执行本文所述的测量和校正功能的电子电路。在一些情况中，该装置的一个或多个部分(例如，图8和9中所示的调整逻辑块)可以通过片上逻辑来提供，诸如片上处理器或片上数字信号处理电路，其特别配置用于执行本文所述的测量和校正功能的至少一部分。例如，电路可以包括一个或多个应用特定组件，或者可以包括被配置为执行本文所描述的功能的可编程逻辑门。电路可以在模拟域、数字域或混合信号域中工作。在一些情况下，处理器可以被配置为通过执行存储在非暂时性计算机介质上的一个或多个指令来执行本文描述的功能。在各种实施例中，例如用于确定本文所述的数字可修剪/可控阻抗的设置的搜索方法的功能可以在以支持这些功能的结构中布置的一个或多个可配置(例如，可编程)元件内运行的软件或固件的仿真形式来实现。在一些情况中，提供仿真的软件或固件可以在包括允许处理器(例如，设备中的片上微处理器)执行这些功能的指令的非暂时计算机可读存储介质上提供。
在一个示例实施例中，图的任何数量的电路可以在要提供/安装到相关联的电子设备的板上的IC或芯片上实现。IC或芯片可以是数据转换器芯片，例如ADC芯片、DAC芯片、接收器芯片、发射器芯片、收发器芯片、具有ADC和/或DAC的数据处理芯片、信号采集和处理芯片、信号发生芯片等。该板可以是能够容纳电子设备的内部电子系统的各种部件的通用电路板，并且还可以为其他外围设备提供连接器。更具体地，电路板可以提供电连接，通过该电连接系统的其它部件可以电气通信。
在另一个示例性实施例中，图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关联的组件和电路的设备)或被实现为插件模块到电子设备的特定应用程序的硬件。注意，本公开的特定实施例可以部分地或全部地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号和通常的射频功能：所有这些都可以提供在单个芯片基板上。其他实施例可以包括多芯片模块(MCM)，其中多个单独的IC位于单个电子封装内并且被配置为通过电子封装相互紧密地相互作用。在各种其他实施例中，原位差分阻抗平衡误差测量和校正功能可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅芯中实现。
还必须注意，本文概述的所有规格、尺寸和关系(例如，处理器数量、逻辑操作等)仅仅是为了例子和教导的目的而提供的。在不脱离本公开的精神的情况下，这样的信息可以相当大的变化。规格仅适用于一个非限制性例子，因此应解释为这样。在前面的描述中，已经参考特定的处理器和/或组件布置描述了例子实施例。在不脱离本公开的范围的情况下，可以对这些实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。
注意，通过本文提供的许多例子，可以用两个、三个、四个或更多个电气部件来描述交互。然而，这仅仅是为了清楚起见和仅仅是例子。应当理解，可以以任何合适的方式来整合该系统。沿着类似的设计替代方案、图中所示的组件、模块和元件中的任何一个可以以各种可能的配置组合，所有这些构造都明确地在本说明书的广泛范围内。在某些情况下，仅通过参考有限数量的电气元件来描述给定的一组流的一个或多个功能可能更容易。应当理解，图的电路及其教导是易于扩展的，并且可以容纳大量组件以及更复杂/复杂的布置和配置。因此，所提供的例子不应该限制范围或禁止电路的广泛教导，因为它可能适用于无数其他架构。
注意，在本说明书中，对“一个实施例”、“例子实施例”、“实施例”、“另一实施例”、一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”中所包括的各种特征(例如，元件、结构、模块、部件、步骤、操作、特性等)等旨在意味着任何这样的特征被包括在本公开的一个或多个实施例中，但是可以或可以不必须在相同的实施例中组合。
同样重要的是要注意，与原位差分阻抗平衡误差测量和校正相关的功能仅示出了可能由图中所示的系统执行或在系统内所示的一些可能的功能。这些操作中的一些可以在适当的情况下被删除或移除，或者这些操作可以在不脱离本公开的范围的情况下被修改或改变。此外，这些操作的时间可能会相当大的改变。以前的操作流程是为了例子和讨论的目的而提供的。本文描述的实施例提供了实质的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、年表、配置和定时机制。
可以向本领域技术人员确定许多其它变化、替换、改变和修改，并且本公开旨在涵盖落入本发明范围内的所有这样的改变、替换、变化和修改披露。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程来实现，并且例子中的细节可以在一个或多个实施例中的任何地方使用。

Claims (20)

1.一种测量和校正阻抗失衡的方法，该方法包括：
使用第一装置生成片上共模激励；
通过向差分信号路径中的每一个注入相同的电流将共模激励施加于接口在第一装置与第二装置之间的差分信号路径；
传感作为所述差分信号路径的阻抗失衡和共模激励的结果的所述差分信号路径的误差电压；和
基于误差电压在所述差分信号路径中的一个路径上的第一装置上设置数字可控阻抗，以减少阻抗失衡。
2.根据权利要求1所述的方法，其中施加共模激励包括在连接第一装置和第二装置的两端口处注入所述相同的电流。
3.根据权利要求1所述的方法，其中设置数字可控阻抗包括使用搜索方法确定使误差电压最小化的一个或多个分量。
4.根据权利要求1所述的方法，其中设置数字可控阻抗包括确定使误差电压归零的数字可控阻抗的设置。
5.根据权利要求1所述的方法，其中设置数字可控阻抗包括确定数字可控阻抗的电阻分量和无功分量。
6.根据权利要求1所述的方法，其中施加共模激励包括施加直流电激励来测量数字可控阻抗的电阻分量。
7.根据权利要求1所述的方法，其中施加共模激励包括施加交流电激励来测量数字可控阻抗的无功分量。
8.根据权利要求1所述的方法，其中生成共模激励包括：
使用数模转换器生成数字控制的电流；和
使用耦合到差分信号路径的两个电流镜来镜像所述数字控制的电流。
9.一种接口第二集成电路的第一集成电路，所述第一集成电路包括：
由第一集成电路和第二集成电路形成的差分电路的两个分支中的一个分支中的可控阻抗；
激励电路，用于通过向差分电路的两个分支中的每个分支注入相同的电流来产生和施加共模激励到所述差分电路；和
调整逻辑块，用于基于所述差分电路的误差电压控制可控阻抗，所述误差电压由所述差分电路的阻抗失衡和共模激励开发。
10.根据权利要求9所述的第一集成电路，还包括：
传感电路，耦合所述差分电路以用于测量所述差分电路的误差电压，并将所述误差电压提供给所述调整逻辑块。
11.根据权利要求10所述的第一集成电路，其中所述传感电路是用于数字化所述差分电路的两个分支上开发的误差电压的模数转换器。
12.根据权利要求10所述的第一集成电路，还包括：
模数转换器，用于接收和数字化由第二集成电路产生并提供给差分电路的两个分支上的第一集成电路的信号；
其中当激励电路施加共模激励时，所述模数转换器进一步传感所述差分电路的两个分支上开发的误差电压。
13.根据权利要求10所述的第一集成电路，还包括:
数模转换器，用于产生信号并将所述信号提供给差分电路的两个分支上的第二集成电路；和
传感模数转换器，用于传感所述误差电压，其中所述传感模数转换器耦合到所述数模转换器的输出下游的两个分支。
14.根据权利要求10所述的第一集成电路，还包括:
数模转换器，用于产生信号并将所述信号提供给差分电路的两个分支上的第二集成电路；和
传感模数转换器，用于传感所述误差电压，其中所述传感模数转换器耦合到所述数模转换器的输出处的两个分支，并且在所述两个分支的中的一个分支中，所述传感模数转换器在所述可控阻抗上游。
15.根据权利要求9所述的第一集成电路，其中所述调整逻辑块输出用于控制可控阻抗的数字字，并改变所述数字字以减小差分电路的误差电压。
16.根据权利要求9所述的第一集成电路，其中:
所述第一集成电路和第二集成电路通过双端端口连接；和
所述激励电路耦合所述双端端口，并在所述双端端口向两个分支中的每一个注入所述电流。
17.根据权利要求9所述的第一集成电路，其中:
所述激励电路包括电流输出数模转换器和镜像所述电流输出数模转换器的输出的两个电流分支；和
所述两个电流分支分别耦合到所述差分电路的两个分支。
18.根据权利要求9所述的第一集成电路，其中：
所述激励电路产生直流电激励和交流电激励。
19.根据权利要求9所述的第一集成电路，其中所述调整逻辑块包括用于确定使所述误差电压归零的可控阻抗的一个或多个分量的逻辑。
20.一种用于测量和校正阻抗失衡的设备，包括：
构件，用于通过向平衡电路的分支中的每个分支注入相同的电流将共模激励施加于平衡电路的分支；
构件，用于传感所述共模激励引起的误差电压；和
构件，用于基于所述误差电压调整两个分支之一的阻抗，以补偿所述平衡电路的阻抗失衡。
CN201710965824.6A 2016-10-17 2017-10-17 用于原位差分阻抗平衡误差测量和校正的电路 Active CN107957542B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662409062P 2016-10-17 2016-10-17
US62/409,062 2016-10-17
US15/673,064 US10027447B2 (en) 2016-10-17 2017-08-09 Circuits for on-situ differential impedance balance error measurement and correction
US15/673,064 2017-08-09

Publications (2)

Publication Number Publication Date
CN107957542A CN107957542A (zh) 2018-04-24
CN107957542B true CN107957542B (zh) 2021-02-19

Family

ID=60083795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710965824.6A Active CN107957542B (zh) 2016-10-17 2017-10-17 用于原位差分阻抗平衡误差测量和校正的电路

Country Status (3)

Country Link
US (1) US10027447B2 (zh)
EP (1) EP3309564B1 (zh)
CN (1) CN107957542B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081701B (zh) * 2018-10-19 2022-04-08 珠海格力电器股份有限公司 差分电路和模拟集成电路
CN113347922A (zh) * 2019-01-10 2021-09-03 亚德诺半导体国际无限责任公司 生物阻抗测量的误差校正技术
CN110991134B (zh) * 2019-11-29 2023-01-03 东南大学 一种片上功率合成器的阻抗平衡度分析方法
TWI743755B (zh) * 2020-04-23 2021-10-21 瑞昱半導體股份有限公司 發射器裝置與校正方法
US11272854B1 (en) 2020-09-02 2022-03-15 Analog Devices International Unlimited Company Noise cancellation in impedance measurement circuits
US20220166411A1 (en) * 2020-11-25 2022-05-26 Microchip Technology Incorporated Termination impedance isolation for differential transmission and related systems, methods and apparatuses
CN113364533B (zh) * 2021-05-20 2022-05-31 大连海事大学 一种任意功分比的差分信号功率测量电路
CN114089040A (zh) * 2021-11-01 2022-02-25 苏州茂鼎电子科技有限公司 一种多通道高精密lcr测试系统
CN115856437B (zh) * 2022-12-30 2023-09-08 深圳优能新能源科技有限公司 高压储能电池绝缘阻抗检测的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85106483A (zh) * 1985-08-29 1987-03-18 基思利仪器公司 结型场效应晶体管电阻式差动放大器
JPH07307625A (ja) * 1994-05-13 1995-11-21 Nec Corp アンバランス−バランス変換回路
CN1349680A (zh) * 1999-05-04 2002-05-15 梅德特里奥尼克菲塞奥-康特尔制造公司 用于控制隔离单端电路的共模阻抗失衡的方法和装置
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准
CN103650341A (zh) * 2011-05-27 2014-03-19 美国亚德诺半导体公司 用于差分信号传输的平衡阻抗法
CN104410377A (zh) * 2014-12-12 2015-03-11 长沙景嘉微电子股份有限公司 一种全差分放大器输出共模失调校正电路
CN204465471U (zh) * 2014-11-29 2015-07-08 田柯 一种可调的差动放大器电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182024A (en) 1977-12-15 1980-01-08 National Semiconductor Corporation Automatic control of integrated circuit trimming
US6472897B1 (en) 2000-01-24 2002-10-29 Micro International Limited Circuit and method for trimming integrated circuits
WO2002084859A1 (en) 2001-04-18 2002-10-24 Nokia Corporation Balanced circuit arrangement and method for linearizing such an arrangement
IL142884A (en) 2001-04-30 2006-06-11 Eci Telecom Ltd Reducing noise in a communication system
EP1571981A2 (en) * 2002-11-27 2005-09-14 Z-Tech (Canada) Inc. Eliminating interface artifact errors in bioimpedance measurements
US7430291B2 (en) 2003-09-03 2008-09-30 Thunder Creative Technologies, Inc. Common mode transmission line termination
US8687770B2 (en) 2010-04-29 2014-04-01 Ikanos Communications, Inc. Systems and methods for performing line imbalance measurement and mitigation based on a common mode sensor
CN102466756B (zh) * 2010-11-03 2016-01-20 北京普源精电科技有限公司 一种差分测量电路的零点误差消除方法及差分测量电路
FR2968860B1 (fr) * 2010-12-10 2013-01-25 Thales Sa Amplicateur differentiel de conversion asymetrique/symetrique
US8884699B2 (en) * 2012-12-18 2014-11-11 Maxim Integrated Products, Inc. Input common mode control using a dedicated comparator for sensor interfaces
US9379676B2 (en) 2014-01-28 2016-06-28 Silicon Laboratories Inc. Circuitry and methods for common-mode rejection calibration

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85106483A (zh) * 1985-08-29 1987-03-18 基思利仪器公司 结型场效应晶体管电阻式差动放大器
JPH07307625A (ja) * 1994-05-13 1995-11-21 Nec Corp アンバランス−バランス変換回路
CN1349680A (zh) * 1999-05-04 2002-05-15 梅德特里奥尼克菲塞奥-康特尔制造公司 用于控制隔离单端电路的共模阻抗失衡的方法和装置
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准
CN103650341A (zh) * 2011-05-27 2014-03-19 美国亚德诺半导体公司 用于差分信号传输的平衡阻抗法
CN204465471U (zh) * 2014-11-29 2015-07-08 田柯 一种可调的差动放大器电路
CN104410377A (zh) * 2014-12-12 2015-03-11 长沙景嘉微电子股份有限公司 一种全差分放大器输出共模失调校正电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
High frequency current probes for common-mode impedance measurements of power converters under operating conditions;Carlos Cuellar,等;《European Power Electronics and Driv》;20160825;48-55 *
差动运放电路仿真分析与最优模型探究;蒋金;《海南大学学报自然科学版》;20130930;第31卷(第3期);240-244 *

Also Published As

Publication number Publication date
EP3309564B1 (en) 2020-06-24
CN107957542A (zh) 2018-04-24
US10027447B2 (en) 2018-07-17
US20180109361A1 (en) 2018-04-19
EP3309564A1 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
CN107957542B (zh) 用于原位差分阻抗平衡误差测量和校正的电路
US10579086B2 (en) Current source calibration tracking temperature and bias current
US7130756B2 (en) Calibration method for carrying out multiport measurements on semiconductor wafers
KR101407354B1 (ko) 기기 채널 내의 하모닉 왜곡에 대한 보상
US7146283B2 (en) Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities
US8604765B2 (en) Resistance simulation and common mode rejection for digital source-measure units
US7768271B2 (en) Method for calibration of a vectorial network analyzer having more than two ports
US5734268A (en) Calibration and measurment technique and apparatus for same
JP2019509491A (ja) マルチチャネルシステムのためのクロストーク較正
Musioł et al. A new sampling-based four-terminal-pair digital impedance bridge
US9910074B2 (en) Digital approach to the removal of AC parasitics for impedance measurements
RU2447452C1 (ru) Мостовой измеритель параметров двухполюсников
CN106680690B (zh) 应用于ate测试的单端输入差分输出的时钟驱动方法
US6803776B2 (en) Current-comparator-based four-terminal resistance bridge for power frequencies
Wong Complete power sensor calibration using a VNA
Christensen A versatile electrical impedance calibration laboratory based on a digital impedance bridge
CN117043621A (zh) 使用阻抗模拟进行校准的系统和方法
Hadzhistoykova et al. Guide for sampling power and power quality measurements
US7095280B2 (en) Programmable gain instrumentation amplifier having improved dielectric absorption compensation and common mode rejection ratio
JP2008014781A (ja) ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ
Musioł et al. Experiences with a new sampling-based four-terminal-pair digital impedance bridge
CN109495110A (zh) 用于模数转换器的低噪声和低失真测试方法和系统
US11592858B1 (en) Fast LCR meter with sub-balancing
Reig et al. Resistive sensor interfacing
Mubarak et al. A method for de-embedding cable flexure errors in S-parameter measurements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant